Вы находитесь на странице: 1из 345

Л. Ф.

МАРАХОВСКИЙ

ОСНОВЫ НОВОЙ ИНФОРМАЦИОННОЙ

ТЕХНОЛОГИИ

Фундаментальные основы построения реконфигурируемых


устройств компьютерных систем и искусственного нейрона

Киев 2012
УДК 004.274
ББК 32.973.2-02
М25

Мараховский Л. Ф.
Основы новой информационной технологии. Фундаментальные
основы проектирования реконфигурируемых устройств компью-
терных систем и искусственного нейрона: монография.
Л. Ф. Мараховский, Н. Л. Михно – Germany: Saarbrcken, LAP
LAMBERT, 2012. – 347 с.

Монография рассматривает новое научное междисциплинарное направление,


состоящее из четырех новых научных направлений в обработки информации, пред-
ложенных автором. Это теорию многофункциональных автоматов 1-го, 2-го, 3-го ро-
да, разработка элементарных схем автоматной памяти, построение реконфигурируе-
мых устройств компьютерной техники на схемах автоматной памяти и теория по-
строения цифрового искусственного нейрона. Теория многофункциональных автома-
тов расширяет классическую теорию автоматов Мили и Мура и позволяет создавать
новый тип автомата 4-го рода, контролирующего катастрофические отказы в базовых
схемах памяти. Элементарные схемы автоматной памяти расширяют элементную ба-
зу компьютерных устройств, обладают повышенной надежностью и позволяют в
процессе работы изменять структуру запоминаемых состояний. В целом такого сис-
темного подхода новая информационная технология позволяет проектировать конку-
рентоспособные реконфигурируемые устройства компьютерной техники и устройст-
ва искусственного интеллекта

© Мараховский Л. Ф.,
© Михно Н. Л.,
© ГЭТУТ, 2012

Рецензенты:

Стахов А.П. – доктор технических наук, профессор, академик Ака-


демии инженерных наук Украины, Почетный профессор Таганрогского
радиотехнического университета, Президент Международного Клуба Зо-
лотого Сечения.

Борисенко А.П. – доктор технических наук, профессор, заведую-


щий кафедрой электроники и компьютерной техники Сумского государ-
ственного университета МОН молодежи и спорта Украины.

Вербицький В.Г. – доктор технических наук, профессор, директор


ІМП НАНУ

2
СОДЕРЖАНИЕ
Предисловие……………………………………………….. 8
Список сокращений………………………......................... 10
Введение…………………………………………... 11
Часть І. ОСНОВЫ ТЕОРИИ АВТОМАТОВ МИЛИ,
МУРА И МАРАХОВСКОГО……………………………….. 18
1. Особенности автоматов ………………………………….. 18
1.1. Развитие теории автоматов..………………………………..… 18
1.2. Понятия автомата: термины и определения ….......................... 21
1.2.1. Алфавитный способ преобразования информации.…..… 21
1.2.2. Понятие об алгоритме 27
1.2.3. Понятие о дискретном автомате 34
Заключение 44
2. Абстрактная теория автоматов 46
2.1. Понятие об абстрактном автомате 46
2.2. Понятие об абстрактных автоматах Мили и Мура.... 47
2.3. Понятие об многофункциональных абстрактных автоматах Мили
и Мура 52
2.4. Некоторые понятия об изменениях в функционировании и само-
организации в автоматах ……….…………… 57
2.5. Некоторые модификации абстрактных конечных автоматов 59
2.6. Понятие об абстрактных многофункциональных автоматах Ма-
раховского 62
2.7. Понятие об абстрактных автоматах, с перестраиваемой структу-
рой запоминания состояний 72
2.8. Понятие об абстрактных вероятностных автоматах 3-го рода 80
2.9. Понятие об абстрактных нечетких автоматах 3-го рода 88
2.10. Классификация детерминированных абстрактных автоматов 90
2.11. Классификация недетерминированных абстрактных автоматов 92
2.12 Понятие об автоматах четвертого рода, контролирующих рабо-
тоспособность базовых схем памяти 94
Заключение 98
3. Способы задания автоматов …. 99
3.1. Некоторые понятия в теории абстрактных автоматов. 99
3.2. Табличные и графические способы задания классических авто-
матов Мили и Мура 100
3.3. Табличные способы задания многофункциональных абстрактных
детерминированных автоматов 103

3
3.4. Табличные способы задания абстрактных вероятностных авто-
матов 3-го рода 107
3.5. Табличный способ задания абстрактных нечетких автоматов
3-го рода.. 109
3.6. Графические способы задания переходов в многофункциональ-
ных абстрактных автоматах 110
3.7. Математическая модель иерархического абстрактного автомата с
многофункциональной системой организации памяти 114
3.8. Способ задания иерархического абстрактного автомата с много-
функциональной системой организации памяти с помощью поли-
граммы 118
3.9. Формулирование полиграммы 126
Заключение 129
Часть 2. ОСНОВЫ ПОСТРОЕНИЯ СХЕМ АВТОМАТ-
НОЙ ПАМЯТИ………………………………………….…. 130
Введение 130
4. Монофункциональные элементарные схемы памяти 131
4.1. Основные понятия 131
4.2. Основы моделирование компьютерных схем 133
4.3. Элементарные схемы памяти 135
4.4. Триггер RS-типа на элементах потенциальной системы 137
4.5. Триггер RS-типа на элементах динамической системы 141
4.6. Проблемы обеспечения надежности работы автоматов 144
4.7. Методы проектирования монофункциональных схем памяти с
учетом ограничения элементной базы 148
Заключение 156
5. Структурная организация многофункциональных
схем памяти 159
5.1. Многофункциональные элементарные автоматы с памятью. Ос-
новные понятия. 159
5.2. Метод микроструктурного синтеза элементарных МФСП 160
5.3. Символьный язык описания элементарных многофункциональ-
ных схем памяти 165
5.4. Исследование возможных вариантов многофункциональных
схем памяти в символьном числе 168
5.5. Синтез многофункциональных схем памяти по символьному
описанию 170
5.6. Определение входных слов схем автоматной памяти 177
5.6.1. Определение однозначных элементарных входных слов 177

4
5.6.2. Определение укрупненных элементарных входных слов 184
5.7. Вопросы надежности многофункциональных схем памяти 188
5.7.1. Вопросы повышения надежности многофункциональных
схем памяти. 189
5.7.2. Вопросы повышения живучести многоуровневых схем па-
мяти 194
5.7.3. Вопросы контроля работоспособности базовых схем памя- 195
ти
5.8. Характеристики параметров многофункциональных схем памя-
ти 197
Заключение 207
6. Структурная организация многоуровневых схем памяти 208
6.1. Основные понятия 208
6.2. Разработка символьного языка описания многоуровневых схем
памяти 210
6.3. Определение параметров многоуровневых схем памяти посим-
вольному описанию 213
6.4. Разработка метода синтеза многоуровневых схем памяти по
символьному описанию 215
6.5. Разработка принципа структурной организации элементарных
многоуровневых схем памяти 218
6.6. Разработка метода проектирования общего автомата стратегии
для всей многоуровневой схемы памяти 220
6.7. Метод логического проектирования многоуровневой схемы па-
M
мяти класса L с одним автоматом стратегии 225
6.8. Метод логического проектирования многоуровневой схемы па-
B
мяти класса LN с автоматом стратегии для каждой группы много-
уровневых схем памяти 230
6.9. Классификация базовых элементарных схем памяти 237
6.10. Сравнение параметров базовых схем памяти 238
6.10.1. Определение количества логических элементов, необхо-
димых для построения схем памяти 238
6.10.2. Определение максимально возможной нагрузочной спо-
собности по выходам схем памяти 239
6.10.3. Определение количества внутренних связей схем памяти 240
6.10.4. Определение количества внешних связей схем памяти 240
6.10.5. Определение количества элементов на одно состояние
схем памяти 241
6.10.6. Сравнение рабочей частоты переключения и функцио-

5
нальных возможностей схем памяти 241
6.11. Вопросы построения надежных устройств на многоуровневых
схемах памяти 242
6.11.1. Вопросы надежности многоуровневых схемах памяти 242
6.11.2. Вопросы живучести многоуровневых схем памяти 247
6.11.3. Контроль работоспособности МУСП 251
6.11.4. Повышение надежности устройств, использующих МФСП
в МУСП 253
Заключение 256
ЧАСТЬ 3. СИСТЕМНЫЙ ПОДХОД К ПОСТРОЕНИЮ РЕ-
КОНФИГУРИРУЕМЫХ КОМПЬЮТЕРНЫХ УСТРОЙСТВ 258
Введение 258
7.1. Развитие реконфигурированных систем с памятью на триггерах 260
7.2. Разработка методов построения реконфигурированных регист-
ров на многоуровневых схемах памяти 264
7.3. Анализ параметров реконфигурированных параллельных реги-
стров на многоуровневых схемах памяти 274
7.4. Разработка методов построения реконфигурированных регист-
ров сдвига на многоуровневых схемах памяти 277
7.5. Методы построения реконфигурированных счетчиков на мно-
гоуровневых схемах памяти 279
7.5.1. Основные понятия 279
7.5.2. Методы построения реконфигурировананых счетчиков на
многоуровневых схемах памяти 282
7.6. Методы построения реконфигурированного устройства управ-
ления на многоуровневых схемах памяти 292
7.7. Методы построения реконфигурированных процессоров и ком-
пьютеров на схемах автоматной памяти 296
7.7.1. Введение 296
7.7.2. Методы построения реконфигурированной архитектуры
структуры процессоров на МФСП и МУСП 296
7.7.3. Исследование последовательной и параллельной обработки
иерархической информации в современных процессорах 303
8. Способов задания иерархических автоматов на многоуровневых
схемах памяти 307
9. Принципы построения реконфигурированных процессоров и
компьютеров, одновременно обрабатывающих общую и частную
информацию 312

6
10. Методы построения реконфигурированного компьютера с уче-
том «элементного» уровня. 316
11. Ускорения выполнения алгоритмов в реконфигурированных
компьютерных системах на многоуровневых схемах памяти 319
Заключение 321
ЧАСТЬ 4. МОДЕЛЬ ЦИФРОВОГО ИСКУССТВЕННОГО
НЕЙРОНА НА СХЕМАХ АВТОМАТНОЙ ПАМЯТИ. 323
Введение 323
12.1. Предварительные понятия о модели нейрона 324
12.2. Свойства человеческого мышления 325
12.3. Основы кратковременной памяти человеческого мозга 325
12.4. Проблемы создания модели человеческого мозга 328
12.5. Информационные характеристики нейрона человеческого
мозга 331
12.6. Методы проектирования модели искусственного нейрона на
схемах автоматной памяти 335
12.7. Структурная модель цифрового искусственного нейрона 336
Заключение 338
ВЫВОДЫ 339
Литература 341

7
ПРЕДИСЛОВИЕ

В последнее время многие ученые выражают обеспокоенность по поводу


низкой информационной надежностью современных микропроцессоров с
памятью на триггерах, используемых в системах управления. Иногда доста-
точно сбоя одного электронного элемента в микропроцессоре, чтобы система
начала выполнять ложную команду, которая может стать причиной аварии.
В этом свете вопросы в данной монографии, рассматривающие новую
информационную технологию на схемах автоматной памяти, позволят созда-
вать реконфигурируемые, более надежные и живучие устройства по сравне-
нию с информационной технологией на обычных двоичных триггерах.
В монографии с системных позиций теории автоматов, рассмотрены
многофункциональные автоматы 1-го, 2-го и 3-го рода, которые имеют по
два множества входных сигналов: устанавливающих и сохраняющих. Пред-
ложенные многофункциональные автоматы способны одновременно обраба-
тывать общую и частную информацию за один машинный такт Т, что очень
важно при увеличении быстродействия в реконфигурированных устройствах
во время перехода с одного режима на другой. Отдельным случаем рассмот-
рен автомат 4-го рода, который способен определять катастрофические отка-
зы в базовых схемах памяти, таких, как: триггер, многостабильная схема па-
мяти и многофункциональная схема памяти.
Исходя из системных позиций, в монографии рассмотрены схемы авто-
матной памяти: многофункциональные и многоуровневые. Предлагаемые
схемы автоматной памяти имеют меньше аппаратурных затрат на одно запо-
минаемое состояние. Они имеют новые функциональные возможности за
счет укрупненых, вероятностных и нечетких переходов, способны изменять
структуру запоминаемых состояний в схеме памяти в процессе работы, что
двоичные схемы памяти и многофункциональные схемы памяти, построен-
ные на основе двоичной схемы памяти, принципиально осуществить не в со-
стоянии. Рассмотрены функциональные схемы контроля катастрофических

8
отказов базовых схем памяти, смысл работы которых описан при работе ав-
томата 4-го рода.
Рассмотрены принципы и методы структурной организации типовых ре-
конфигурируемых устройств компьютерной техники на схемах автоматной
памяти. Параллельные регистры, регистры сдвига, счетчики, устройства
управления, микропроцессоры и компьютеры, которые допускают одновре-
менную обработку общей и частной информации, что повышает быстродей-
ствие реконфигурируемых устройств, повышает их надежность и живучесть.
В ноябре 2011 года появилось сообщении, что фирма IBM отошла от
неймановского подхода и создала чипы, способные моделировать человече-
ский мозг. Однако, они используют нейроны, которые не имеют памяти. В
монографии, в связи с этим, рассмотрена одна из предлагаемых моделей
цифрового искусственного нейрона на схемах автоматной памяти, что позво-
ляет реализовать основные функции биологического нейрона.
В целом можно заключить, что предлагаемая новая информационная
технология дает возможность системно проектировать реконфигурируемые
устройства компьютерных систем, которые обладают дополнительными ка-
чественно новыми функциональными свойствами, более высокой надежно-
стью, живучестью, быстродействием и требуют меньше аппаратурных затрат
для своей реализации по сравнению с обычными двоичными цифровыми
устройствами.
Авторы надеются, что предлагаемая монография заинтересует разработ-
чиков вычислительной техники, ученых, аспирантов и студентов техниче-
ских ВУЗов, а также людей интересующихся новыми возможностями в об-
ласти вычислительной техники и искусственного интеллекта.
Авторы будут благодарны за замечания данные читателями.
Контактные данные: Леонид Федорович Мараховский, д.т.н., профес-
сор, основатель научной школы, член-корреспондент РАЕ: (044) 525-77-39,
e-mail: marachovsky@ukr.net, Киев-28, Проспект Науки 35, корп. 4, кв. 23.

9
СПИСОК СОКРАЩЕНИЙ

ВТ – вычислительная техника;
ИИ – искусственный интеллект;
МСП – многостабильная схема памяти;
МФСП – многофункциональные схемы памяти;
МУСП – многоуровневые схемы памяти;
ЭА – элементарный автомат;
x(t) – устанавливающий входной сигнал;
e(Δ) – сохраняющий входной сигнал;
р (Т) – входное слово;
М – число устойчивых запоминаемых состояний схемы памяти;
rх – число устанавливающих x(t) входных сигналов в схеме памяти;
rе – число сохраняющих e(Δ) входных сигналов в схеме памяти;
Fp – предельная рабочая частота переключения;
РQ – нагрузочная способность по выходам;
Scв – число внутренних связей;
Sвc – число внешних связей;
L –·число элементов на одно состояние;
МЭА – многофункциональный элементарный автомат;
БА – базовый автомат;
у1(t) – выходной сигнал автомата 1-го рода;
у2(Т) – выходной сигнал автомата 2-го рода;
у3(Δ) – выходной сигнал автомата 3-го рода;
р0(Т) – однозначное входное слово;
ру(Т) – укрупненное входное слово;
СБИС – сверхбольшие интегральные схемы;
ЦИН – цифровой искусственный нейрон.

10
ВВЕДЕНИЕ

Парадигма основы новой информационной технологии на схемах ав-


томатной памяти – новое междисциплинарное направление, объединяю-
щее теорию автоматов, теорию построения схем памяти, принципы анализа
базовых схем памяти при их катастрофических отказах, методы логического
проектирования реконфигурируемых устройств компьютерной техники и
принципы построения цифрового искусственного нейрона. Автор надеется,
что основы новой информационной технологии на схемах автоматной памяти
будут способствовать построению конкурентоспособных устройств. Она по-
зволит расширить функциональные возможности, повысить надежность и
живучесть, позволит выявлению катастрофических отказов в базовых схемах
памяти реконфигурируемых устройств вычислительной техники (ВТ), реали-
зованных с памятью на триггерах, с начала их промышленного использова-
ния [3–53; 86–95; 97–122; 124–138; 140–143].
Исторически работы по ВТ пошли сразу по двум направления [109]:
 попытки смоделировать деятельность мозга, его психофизиологические
свойства воспроизвести на логической машине или на электронной вы-
числительной машине (ЭВМ), или с помощью специальных технических
устройств: искусственный интеллект или искусственный разум;
 создание компьютера, рассматриваемого как прагматический инстру-
мент, который оставляет за пределами своих исследований психофизио-
логическую деятельность человеческого мозга. Но компьютер в состоя-
нии воспринимать алгоритмы в виде программ, обладающие свойством
универсальности, которые можно хорошо или плохо исполнять.
В 1981 году Япония предложила программу создания ЭВМ пятого поко-
ления, которая позволила бы компьютерам частично владеть искусственным
интеллектом (ИИ), т. е. самостоятельно составлять программы для решения
конкретных задач, принимать самостоятельные решения и т.д. [99]. В 1983
году в США была принята стратегическая компьютерная программа, преду-

11
сматривающая опережение японских разработок по машинам пятого поколе-
ния. Соответствующие программы были приняты в Англии, Франции, ФРГ, а
также в странах членов СЭВ до 2000 года [109]. К сожалению и эти проекты
не дали ожидаемых результатов по ИИ [100–102].
Формально, в 70-80 гг. прошлого века было окончательно установлено,
что уровень развития вычислительной техники не позволяет говорить даже о
возможности приближения к Искусственному Разуму. «Разумность» автома-
тических систем была снята с рассмотрения [101].
В эти годы многие ученные поняли, что путь их пришел в тупик, вслед-
ствие незнания фундаментальных основ построения устройств ИИ.

Рис.1. Динамика развития цифровых технологий

Прогнозирование эволюционного развития цифровых микросхем и тех-


нологий с использованием математических формул, предложенных
В. И. Акуновым, продемонстрировало совпадение прогнозов с реальными
12
достижениями в этой области: линейная зависимость (закон Мура) по дан-
ным всемирно известной фирмы Интел (рис. 1) перестанет действовать к
2010 – 2015 г.г. [139].
В ноябре 2011 г. в Портленде (штат Орегон) Supercomputing Conferen-
ce'09 фирма IBM заявила о существенном прогрессе в создании вычисли-
тельной системы, которая симулирует и эмулирует способность мозга чувст-
вовать, воспринимать, действовать, взаимодействовать, познавать, и при этом
сравнима с мозгом по низкому энергопотреблению и размерам.
BlueMatter – новый алгоритм, созданный IBM Research в сотрудничестве

Рис. 2. Суперкомпьютер BlueGene/Р, на котором симулировалась


кора головного мозга

со Стэнфордским университетом, использует суперкомпьютерную архитек-


туру BlueGene/Р (рис. 2) для измерения и отображения связей между всеми
локусами коры и подкорки в мозге человека с помощью диффузной спек-
тральной томографии [1–2; 96].
Специалисты компании IBM разработали передовой процессор,
имитирующий работу человеческого мозга. «Это наше первое когнитивное
компьютерное ядро, которое сочетает в себе вычисления в виде нейронов,

13
память в виде синапсов, а связи - в виде аксонов», - рассказал в интервью
CNET руководитель исследования Дхармендра Модха.
«Биологический» процессор основывается на алгоритме BlueMatter,
который был разработан 2009 г. при попытке выявить связь между
корковыми и подкорковыми структурами головного мозга. Разработка этого
алгоритма была необходима для того, чтобы понять, как этот орган
обрабатывает и обменивается информацией, отметил Модха [1–2].
В статье [96] указывается, что «современные вычисления базируются на
модели хранимой программы, традиционно реализуемой в цифровых
синхронных последовательных централизованных схемах общего назначения
с явной адресацией памяти, которая без разбора перезаписывает данные и
создает границу между вычислениями и данными. В отличие от этого
когнитивные вычисления, подобные тем, что выполняет мозг, будут
использовать повторяемые вычислительные блоки, нейроны и синапсы,
реализуемые в смешанных аналого-цифровых асинхронных параллельных
распределенных реконфигурируемых специализированных и отказоустой-
чивых биологических субстратах с неявной адресацией памяти, которая
обновляется только при изменении информации, размывая границы между
вычислениями и данными».
По мнению Модха, такие процессоры могут прийти на смену архитекту-
ре фон Неймана, на которой построено большинство современных компью-
теров. Когда появятся первые коммерческие приложения для «биологиче-
ских» чипов, Модха не сообщил. Как считает аналитик Рик Доэрти, глава En-
visioneering Group, такие программы могут быть готовы к 2015 или 2016 году
[1–2; 96].
Для создания подобных чипов в IBM объединили достижения в области
нанотехнологий, нейробиологии и суперкомпьютеров. Начальный этап ис-
следований в области нейросинаптических чипов профинансировало амери-
канское агентство передовых научных разработок DARPA, выделив на про-
ект 21 млн. долларов. Исследования велись в рамках научного проекта Sys-

14
tems of Neuromorphic Adaptive Plastic Scalable Electronics (SyNAPSE). Сейчас
исследователи говорят, что созданные чипы пока способны анализировать
данные, но не способны самоперестраиваться, а также память еще нахо-
дится не в нейронах. Данные способности, как надеются исследователи, у
них появятся в будущем.
Будущие приложения будут предъявлять повышенные требования к
компьютерам и нам либо придется значительно наращивать вычислительные
возможности чипов, либо делать их более интеллектуальными, - говорит
Дхармендра Модха, руководитель данного проекта в IBM Research.
Исследуя неудачи и трудности создания ИИ на современном этапе автор
приходит к выводу, что фундаментальные исследования в области
человеческого мозга, его нейрона еще не привели к созданию соот-
ветствующей модели клетки нейрона, его модели связей, характеризующих
реальный объект. В связи с этим и используются супер-компьютеры (рис.2),
которые по внешним характеристикам создают пока только модель
«действия кошки».
Крупномасштабная симуляция деятельности коры головного мозга – но-
вое междисциплинарное направление, объединяющее вычислительную
неврологию, методологию симуляции и суперкомпьютеры, которое пред-
ложили американцы. В области создания когнитивного компьютера, рабо-
тающего аналогично мозгу, симуляция коры является крайне важной техно-
логией для проверки гипотез о структуре, динамике и функциях мозга [96].
В данной монографии рассматривается фундаментальные основы
реконфигурируемых устройств компьютеров, которые являються новым
научным направлением, объединяющее теорию автоматов, схемы памяти,
реконфигурируемые устройства компьютеров и искусственного нейрона на
схемах автоматной памяти [54–55; 60–64; 66–68; 70–85].
Доктор технических наук, профессор Стахов А.П. пишет в статье [129],
что недавно пришло сообщение об очередном аварийном запуске космиче-
ского аппарата связи «Меридиан». Считается, что потери от аварийного за-

15
пуска этого космического аппарата могут составить до 2 млрд. рублей. До
этого подобные аварийные запуски происходили и ранее (при запуске спут-
ников «Глобалстар»). Одной из возможных причин такого «сбоя» могут быть
«сбои» в цифровой системе управления двигателями. По странному совпаде-
нию, аварии начались после усовершенствования системы управления и ее
переводе на цифровую технику. И вот в этом, возможно, и «зарыта собака».
Дело в том, что цифровые системы управления, основанные на современных
микропроцессорах, обладают очень низкой информационной надежностью
по сравнению с аналоговыми системами. Иногда достаточно сбоя одного
электронного элемента (триггера) в микропроцессоре системы управления
для того, чтобы система начала выполнять ложную команду, что может стать
причиной аварии. Сбой цифровой системы управления вызывается как внут-
ренними, так и внешними факторами. Сбой может возникнуть, например, в
результате мощного внешнего электромагнитного воздействия на ракету-
носитель в период запуска (электромагнитный терроризм).
На низкую информационную надежность современных микропроцессо-
ров (особенно иностранного производства) обращает внимание выдающийся
российский ученый академик Ярослав Хетагуров, который пишет, что при-
менение микропроцессоров, контроллеров и программного обеспечения вы-
числительных средств (ВС) иностранного производства для решения задач в
системах реального времени (СРВ) военного, административного и финансо-
вого назначения таит в себе большие проблемы. Это своего рода «троянский
конь», роль которого только стала проявляться. Потери и вред от их исполь-
зования могут существенно повлиять на национальную безопасность России,
Украины и многих других стран [137].
Стахов А.П. в своих работах [128–130], развивая мысли академика Хета-
гурова Я.А., сделал следующее, на первый взгляд парадоксальное утвержде-
ние: «Таким образом, человечество становится заложником классической
двоичной системы счисления, которая лежит в основе современных микро-
процессоров и информационных технологий. Поэтому дальнейшее развитие

16
микропроцессорной техники и основанной на ней информационной техноло-
гии и классической двоичной системы счисления следует признать тупико-
вым направлением. Двоичная система не может служить информационной и
арифметической основой специализированных компьютерных и измеритель-
ных систем (космос, управление транспортом и сложными технологическими
объектами, нанотехнологии), а также наноэлектроннных систем, где пробле-
мы надежности, помехоустойчивости, контролеспособности, стабильности,
живучести систем выходят на передний план».
Можно назвать основные требования, предъявляемые к компьютерным
устройствам и системам управления, используемым в этих технологиях, для
атомных станций, ракетной техники, самолетной техники, железнодорожного
транспорта и т.д., в которых «сбои» двоичной памяти приводят к большим
катастрофам. Такими требованиями могут явиться: надежность и живучесть
устройств, которые нарушаются при выходе из строя одного или нескольких
элементов.
На взгляд авторов, одной из проблем в создании нового класса
перестраиваемых компьютеров и создания модели исскуственного нейрона
лежит широко используемая двоичная память, которая представляет собой
закрытую структуру, «нулевую» избыточность и обладает жестким
алгоритмом работы, не надежна при работе компьютерных систем и, как
пишут авторитетные ученые: Я.А. Хетагуров [137], А.П. Стахов [128–130], не
способна к перестройки структуры своих запоминаемых состояний.
В даной работе, с точки зрения предложенной теории
многофункциональных автоматов [55; 60; 64; 70], делается попытка
представить базовую перестраиваемую автоматную схему памяти, которая
имеет ряд преимуществ перед базовой двоичной схемой памяти (RS-
триггера). Это позволит по иному взглянуть на создание реконфигурируемых
типовых устройств ВТ и самих суперкопьютеров и принципы построения
цифрового искусственного нейрона.

17
Часть І.
ОСНОВЫ ТЕОРИИ АВТОМАТОВ МИЛИ, МУРА
И МАРАХОВСКОГО

1. Особенности автоматов

1.1. Развитие теории автоматов

Теория конечных автоматов характеризуется широким использованием в


различных областях применения дискретной техники. Эта теория получила
первоначальное развитие на базе булевой алгебры и модели дискретного уст-
ройства в виде так называемого конечного автомата. На ней основано раз-
витие методов логического проектирования дискретных устройств и методов
построения тестов для проверки последних, обеспечение надежности и ус-
тойчивости их работы, решения задач «конструирования» дискретных уст-
ройств. Возникли отдельные ответвления теории конечных автоматов в виде
теории вероятностных и нечетких автоматов, коллективного поведения авто-
матов, экспериментов и т. д. [14; 18–21; 24–26; 34–35; 90; 119; 125; 140],
Теория автоматов представляет собой раздел теории управляющих ма-
шин, изучающий математические модели преобразователей дискретной ин-
формации, называемые автоматами (от греч. аutómatos – самодействующий).
С теоретической точки зрения, такими преобразователями являются как ре-
альные устройства (вычислительные машины, автоматы, живые организмы и
т. п.), так и абстрактные системы (математические машины, аксиоматические
теории и т. д.). Характерной особенностью этих преобразователей является
дискретность функционирования и конечность областей значений парамет-
ров, описывающих их.
В Библии сказано, что в начале было слово… Когда-то язык был слабым
преобразованием вещей в сознании человека, прозрачной зыбкой моделью,
отделяющий человека от неживой материи. За прошедшие тысячелетия язык

18
развился до такой степени, что сам проявляет тенденцию к независимому
движению и управляет развитием разума. Он сконцентрировал в себе все
тайны Вселенной, в нем, возможно, скрыты ответы на извечные вопросы бы-
тия.
Одна и та же модель одного и того же явления разными людьми воспри-
нимается по-разному: формула может оставаться неизменной, но интерпре-
тация ее может быть разной. Мир человеком воспринимается с помощью мо-
делей, совершенствующих друг друга и увязываемых между собой до тех
пор, пока не происходит революция в идеях, прекращающая такое понятие
моделей и выводящее ее на новый уровень развития.
Наши модели вначале нечеткие. Это наглядно видно на примере изуче-
ния счета ребенком с 2 до 5 лет [65]. Ему необходимо повторить от 6-ти до 10
раз, чтобы он мог вначале различать один палец от двух. Наши мысли, сфор-
мированные на основе независимых моделей тоже нечеткие. Этим мы суще-
ственно отличаемся от дискретного компьютера!
Человек, помимо способности рассуждать и логически мыслить, облада-
ет, как все живые существа, способностью принимать в расчет параллельно
соображения, как общего, так и сопутствующего характера. Не рискуя сильно
ошибиться, как писал французский профессор Арнольд Кофман, – «можно
предсказать, что технология будет развиваться по пути, сближающем идеи
компьютерного и обычного человеческого мышления в ожидании того дня,
когда компьютеры начнут обрабатывать общую информацию принципиально
параллельно с частной, без предварительной последовательной обработки»
[49].
Понятие вероятности развивалось с XVII века. Идея вероятности появи-
лась в процессе развития квантовых представлений в физике в начале ХХ
столетия. Возник вопрос о соотношения динамических и статических зако-
нов. Известна дискуссия между Нильсом Бором и Альбертом Эйнштейном. В
этой дискуссии Бор отстаивал вероятностный характер микропроцессов, а

19
Эйнштейн отстаивал классическое представление, утверждая, что «Бог не иг-
рает в кости». К сожалению, эта дискуссия не завершилась и до сих пор.
Нобелевский лауреат, философ Илья Пригожин внес один новый и ис-
тинно важный момент в эту центральную для нас проблему, который позво-
ляет решить вопрос о соотношении причиной детерминированности и много-
вариантности решений в сложных системах. Почему случайность реализует-
ся именно так, как это происходит, а не иначе. Только ответ на данный во-
прос позволяет понять, что такое условие и в чем специфика его влияния
[133].
Теория автоматов возникла в середине ХХ столетия в связи с изучением
свойств конечных автоматов. Исторически наиболее рано начала развиваться
теория комбинационного синтеза релейно-контактных схем с использовани-
ем булевой алгебры [3–6;15; 21; 36; 87; 93].
В период появления электронных цифровых машин эта теория пополни-
лась теорией структурного и блочного синтеза автоматов. Возникновению
абстрактной теории автоматов было положено в работах Клини и Мура. В
работах фон Неймана было положено начало теории синтеза надежных схем
из ненадежных элементов.
В работах академика В.М. Глушкова и его школы была решена задача
сопряжения этапов абстрактного и структурного синтеза и представление
всей структурной теории автоматов в виде, пригодном для решения проблем
синтеза цифровых автоматов с запоминающими двоичными элементами лю-
бой природы. Эта объединенная математическая теория цифровых автоматов
была доведена до практического применения при разработке автоматизиро-
ванной системы логического проектирования дискретных устройств [24–26].
В основу этой теории были положены автоматы Мили (автоматы 1-го рода) и
Мура (автоматы 2-го рода) с памятью на двоичных триггерах [24].
В настоящее время вся теория автоматов делится на теорию абстрактных
и структурных автоматов Мили и Мура, функционирующих в дискретные
моменты времени ti (i = 1, 2, 3 …,n,…).

20
Настоящий раздел посвящен изложению существующей классической
теории автоматов Мили и Мура с памятью на двоичных триггерах и функ-
ционирующих в дискретные моменты времени ti, выявлению их ограничений.
В этом разделе также предлагается более общая теория многофункциональ-
ных автоматов Мараховского 1-го и 2-го рода, частным случаем которой яв-
ляются автоматы Мили и Мура, и теория автоматов 3-го рода [55; 59; 64].
Этот материал неоднократно излагался автором и его последователями в
ряде работ [70–71; 79; 83–84], в учебных пособиях при чтении обязательного
раздела по теории автоматов в курсе «Компьютерная схемотехника» [54–55;
66; 74], а также частично изложен в ряде статей и патентов. А также автором
была предложена теория автомата 4-го рода, решающая вопрос выявления
катастрофических отказов в базовых схемах памяти, что позволяет частично
контролировать работоспособность базовых схем памяти в используемых
устройствах компьютерных систем.
В настоящее время широко разрабатывается теория построения рекон-
фигурируемых систем на «автоматном» уровне. Память на триггерах, кото-
рая применяется в этих устройствах и имеет жесткую (неизменяемую) струк-
туру, не дает возможность использовать «элементный» уровень в теории по-
строения реконфигурируемых систем [32; 39; 42; 91; 104–106; 138; 143].
Расширенная автором теория автоматов позволила создать теорию про-
ектирования реконфигурируемых устройств с учетом «элементного» уровня
с памятью на элементарных многофункциональных и многоуровневых схе-
мах памяти [61–63].

1.2. Понятия автомата: термины и определения

1.2.1. Алфавитный способ преобразования информации

Философы и математики, заметив одинаковые законы развития разнооб-


разных объектов, предложили общее понятие – сложная система.

21
Система – это структурно организованный объект, в котором выделя-
ются состояния, переходы, подструктуры и взаимодействия частей. Для про-
ектирования искусственных сложных систем с системных позиций и роди-
лась наука теория автоматов, которая воспринимает информацию, изменяя
свои состояния, сохраняют эти состояния в памяти (если память присутству-
ет в автомате) и может выдавать информацию о состоянии автомата. Систем-
ный подход дает возможность анализировать многие сложные объекты, в том
числе и реальные устройства вычислительной техники, с позиции единой
общей методологии.
Понятие информации принадлежит к числу фундаментальных понятий
современной науки. Важность этого понятия обуславливается его всеобщно-
стью.
Процесс получения информации заключается в том, что из некоторой
совокупности возможных в данный момент ситуаций выбирается одно. С
наиболее общей точки зрения в понятии информация существенно не само
происходящее явление, а лишь его отношение к совокупности явлений, кото-
рые могли произойти.
Существуют два различных подхода с информационной точки зрения:
изучение явлений в непрерывном или дискретном времени. Характерным для
непрерывного подхода являются вещественные числа, которые могут изме-
няться непрерывно. При дискретном подходе временные координаты прини-
мают дискретные ряды значений. Обычно нулевой момент времени считается
начальным, а остальные моменты времени в соответствии с их номерами: 1,
2, …, n,… Чаще всего ограничиваются рассмотрением конечных временных
интервалов, начиная с нулевого или с первого момента времени.
Реальные устройства обладают рядом ограничений при приеме инфор-
мации:
 чувствительность воспринимающего устройства дает ему возмож-
ность различать лишь конечное число градаций значений величин, характе-
ризующих процесс;

22
 разрешающая способность устройства приводит к тому, что достаточ-
но малые участки пространства воспринимаются как отдельные точки;
 полосы пропускания воспринимающего информацию устройства не по-
зволяют ему различать очень близкие моменты времени.
С точки зрения воспринимающего устройства можно ограничиться дис-
кретным временем, деля реальное непрерывное время на столь малые интер-
валы, чтобы концы этих интервалов воспринимались объектом как один мо-
мент времени.
С учетом ограничений устройства, воспринимающего информацию, лю-
бая непрерывная информация сводится, фактически, в дискретную информа-
цию. Отсюда следует универсальность алфавитного способа задания ин-
формации.
При алфавитном способе задания дискретной информации используется
совокупность элементарных символов (букв), из которых составляется ин-
формация. Конечную последовательность букв конечного алфавита называ-
ют словами в данном алфавите.
Абстрактным алфавитом называют любую конечную совокупность
объектов (букв) данного алфавита. Природа этих объектов в данном случае
не существенна. Важно лишь то, чтобы рассматриваемый алфавит был ко-
нечным, то есть состоял из конечного числа букв [24–26]. В абстрактном ал-
фавите можно считать целые слова конкретного языка отдельными буквами,
если это необходимо при удобстве преобразования информации.
Различие между словами алфавитов разговорных языков и словами абст-
рактного алфавита состоит в том, что слово в абстрактном алфавите может
содержать и простое сочетание букв, которое в обычном языке не имеет ана-
логов и считается бессмысленным (например, сочетание букв «ккллммнн»).
Количество букв в конкретном слове называют обычно длиною этого слова.
Наряду со словами положительной длины (состоящими не менее чем из од-
ной буквы) в абстрактном алфавите рассматривается также пустое слово, не
содержащее ни одной буквы.

23
В дальнейшем пустое слово будем обозначать символом латинского ал-
фавита е. При рассмотрении классических автоматов Мили и Мура с памя-
тью на триггерах в дискретном автоматном времени под пустым словом е
будем понимать входной сигнал, при котором в схемах памяти сохраняется
состояние из определенного множества состояний. Это входное слово е не
способно переводить автомат в новое состояние и поэтому при рассмотрении
функционировании автомата в дискретном автоматном времени опускается,
хотя и подразумевается. Поэтому в дискретном автоматном времени этому
пустому слову е не выделена длина. В этом случае, удобно обозначать пустое
слово в полном соответствии, не выписывая на соответствующем этому сло-
ву месте ни одной буквы.
При расширении алфавита можно целые фразы, абзацы и даже книги
рассматривать как отдельные слова. Универсальность алфавитного способа
задания информации не всегда являются единственным. Специфические ме-
тоды для изучения непрерывной информации полностью сохраняют свое
значение.
При рассмотрении многофункциональных автоматов Мараховского
(многофункциональных автоматов 1-го, 2-го и 3-го рода) с памятью, которые
в процессе функционирования под влиянием пустого слова е могут изменять
структуру запоминания в схеме памяти, дискретное автоматное время не
подходит. В этом случае вводиться непрерывное автоматное время, в кото-
ром слову е выделяется длина, как букве абстрактного алфавита [55].
Поскольку целью настоящего раздела является изучение цифровых ав-
томатов (дискретных преобразователей информации) с системных позиций, в
дальнейшем под словом информация всегда будем понимать, если специаль-
но не оговорено противное, информацию, заданную в дискретной алфавит-
ной форме.
Рассмотрим понятие преобразование информации, которая представлена
в алфавитной форме. С абстрактной точки зрения преобразование информа-
ции есть отображение одного класса явлений в другой класс явлений в со-

24
ответствии с определенным законом. Например, явление  из некоторого
класса А явлений влечет за собою некоторое определенное явление  из того
же самого или из другого класса явлений В, то говорят, что задано преобра-
зование информации

1
 →  = f(  ) , (1.1)

где стрелка «→» – знак преобразования информации, то есть отображение


явления  в явление  .
Если подобное отображение осуществляется определенным объектом, то
такой объект называется преобразователем информации.
Алфавитным отображением (оператором)  называется всякое соот-
ветствие (функция), сопоставляющее слово в том или ином алфавите слова в
том же самом или в некотором другом фиксированном алфавите.
Первый алфавит при этом называется входным, а второй – выходным ал-
фавитом другого оператора. В случае совпадения входного и выходного ал-
фавита говорят, что алфавитный оператор задан в соответствующем алфави-
те.
В цифровых автоматах имеют дело в основном с однозначными алфа-
витными операторами, сопоставляющими каждому входному слову не более
одного выходного слова. Если алфавитный оператор не сопоставляет данному
входному слову р никакого выходного слова q, то говорят, что он не опреде-
лен на этом слове. Совокупность всех слов, на которых алфавитный оператор
определен, называется его областью определения.
Под термином алфавитный оператор понимают однозначное, вообще
говоря, частично определенное отображение множества слов во входном ал-
фавите оператора в множество слов в его выходном алфавите. Чтобы вход-
ной и выходной алфавиты оператора совпадали, достаточно их объединить в
один алфавит.

25
С каждым алфавитным оператором связывается интуитивное представ-
ление о его сложности. Наиболее простыми являются операторы, осуществ-
ляющие побуквенное отображение. В автоматах без памяти используется по-
буквенное отображение, в которых каждая буква х входного слова р заменя-
ется некоторой буквой у выходного оператора q, зависящей только от буквы
х, но не от выбора входного слова р. Побуквенное отображение определяется
заданием соответствия между буквами входного и выходного алфавита.
Большое значение имеет кодирующее отображение, которое называют
просто кодированием. В наиболее простом виде кодирование заключается в
сопоставлении каждой букве а1 алфавита А некоторой конечной последова-
тельности b b ... b в алфавите B, называемой кодом соответствующей бук-
i1 i2 ik
вы. Различным буквам алфавита А сопоставляются различные коды. Коди-
рующее отображение должно быть обратимым, то есть взаимная однознач-
ность соответствующего кодирующего отображения. Обратимость кодирова-
ния будет всегда выполняться, если соблюдаются следующие два условия:
1. коды различных букв исходного алфавита А различны;
2. код любой буквы алфавита А не может совпадать ни с каким из отрез-
ков кодов других букв алфавита В.
С помощью простейших эквивалентных преобразований, информацию,
заданную в любом конечном алфавите, можно записать в стандартном дво-
ичном алфавите, содержащим две цифры (буквы) 0 и 1. Двоичное кодирова-
ние должно соблюдаться при выполнении следующего соотношения:

2m ≥ n, (1.2)

где n – число различных букв исходного алфавита А;


m – количество цифр двоичного алфавита, необходимых для кодирования
букв алфавита А.
Кодирование информации в двоичном алфавите неоднозначно. Для лю-
бого исходного алфавита существует бесконечное множество таких преобра-
26
зований. Такие преобразования называются двоичным кодированием исход-
ной информации.
Не нарушая общности можно утверждать, что стандартный двоичный
алфавит может использоваться в роли входной и выходной информации в
преобразователях информации.
Это утверждение очень важно, потому что в реальных дискретных уст-
ройствах обычно значение сигнала разбивается на два типа: высокое давле-
ние – низкое давление, высокий потенциал – низкий потенциал и т. д., кото-
рые условно принимаются в двоичном алфавите за 1 или 0.
Подводя итоги можно сказать, что алфавитный способ преобразования
информации является универсальным для описания входных воздействий на
произвольный автомат и получения выходных результатов этих воздействий,
которые представляются в виде соответственно двух алфавитов (входного и
выходного) или одного объединенного алфавита.

1.2.2. Понятие об алгоритме

Понятие алгоритма является одним из фундаментальных понятий со-


временной математики. Известно, что слово алгоритм пришло из Персии.
Предложил его автор книги c математики Abu Jafer Mohammed ibn Musa al
Khowarizmi. Он определил его как определенный специальный метод разре-
шения поставленной проблемы.
Любое целенаправленное действие сложной системы связано с понятием
алгоритма. Он определяет последовательность действий объекта для дости-
жения цели. Так первобытные люди придумывали алгоритмы охоты и изо-
бретали алгоритмы первых кулинарных рецептов. Алгоритмы повседневной
жизни человека отличаются неоднозначностью и расплывчивостью выбора
принятия решений, не всегда оптимальным исполнением. Это соответствует
действию системы в ситуации с неполной информациею. Когда, как говорят,

27
«картина» для человека ясна, то он старается действовать наиболее опти-
мальным или известным ему способом.
Человечество всегда искало способы описания найденных правил для
решения своих задач в виде алгоритмов. Сохранились древние магические
рецепты, математические тексты, книги боевого искусства, где описывались
приемы действий в тех или иных ситуациях. Сохранились и переиздаются
книги духовного содержания, такие как: Библия, Талмуд, Коран, где раскры-
ваются расплывчатые алгоритмы духовного воспитания человека.
Потребности человечества в обобщении многочисленных подходов к
решению разнообразных задач привели к созданию теории алгоритмов.
Понятие алгоритма является одним из фундаментальных понятий со-
временной математики. В математической теории алгоритмов существует
большое разнообразие определений алгоритма, которые ориентированы на
различные способы вычислительной реализации. Например, арифметическое
исчисление предикатов (К. Гедель, 1931), λ-определимые (А. Черч, 1936) и
частично-рекурсивные (С. Клини, 1936) функции, машины Поста и Тьюринга
(Э. Пост, 1936 и А. Тьюринг, 1937), алгоритмы Маркова (А. А. Марков, 1951)
и многих других видных ученых. Попытку описать общую теорию алгорит-
мов предпринял В. М. Глушков в книге «Теория алгоритмов» [25], в которой
он с системных позиций описал абстрактную теорию алгоритмов и связал ее
с компьютерами, автоматами и самосовершенствующимися системами.
В соответствии с дискретной точки зрения произвольное преобразова-
ние информации можно рассматривать как отображение (вообще говоря, час-
тичное) множества слов в некотором конечном алфавите в множество слов в
том же самом или любом другом конечном алфавите. Такие отображения
принято называть алфавитными операторами.
Алфавитный оператор определяется на бесконечном множестве слов и
не может наглядно быть задан простой таблицей соответствия. Поэтому ал-
фавитные операторы стремятся задать с помощью конечных систем правил,
которые называют алгоритмами.

28
Алгоритмы могут быть однозначные, вероятностные, нечеткие, само-
совершенствующиеся и т. д.
Примером однозначного алгоритма может быть система правил сложе-
ния целых чисел в произвольной позиционной системе счисления (двоичной,
восьмеричной, десятичной и т. д.), которая состоит из правил поразрядного
сложения и определения поразрядного переноса в старший разряд. Этот ал-
горитм сложения чисел С = А + В можно задать в формульном виде так [65]:

 a  b , при ai  bi  q; 0, при ai  bi  q,


сi   i i pi 1   (1.3)
ai  bi  q, при ai  bi  q, 1, при ai  bi  q.

где сі — цифра і-го разряда результата;


рі+1 — перенос в і+1 разряд;
q– основание системы счисления.
Этот алгоритм перерабатывает слова а+b в алфавите, состоящим из q
цифр и знака сложения, в слова в том же алфавите, но без знака суммы (+).
Примером вероятностного алгоритма могут быть различные игры (в
кости, в шашки, в шахматы и т. д.). Применительно к вероятностным алго-
ритмам выбор «лучшего» хода определяется не однозначно, а случайно, в со-
ответствии с какими-либо вероятностными критериями.
Игру в шахматы можно трактовать как преобразование слов в конечном
алфавите. В качестве алфавита здесь применяются символы шахматной но-
тации. Словами считают конечные последовательности букв алфавита. Одни
последовательности представляют собою шахматные позиции, а другие –
бессмысленные наборы символов, как например, 3КЛad. Алгоритм задается
лишь для слов, представляющих осмысленные позиции в позицию, возни-
кающую из нее после выполнения очередного хода. Опыт игры в шахматы
показывает, что можно составить конечную систему стратегических правил,
позволяющих в каждой конкретной ситуации выбрать единственный наи-

29
лучший (в некотором смысле) ход. Присоединяя эту систему стратегических
правил к правилам движения фигур, получаем алгоритм, который, несмотря
на свою неоднозначность, можно назвать алгоритмом шахматной игры. Раз-
работанный машинный алгоритм шахматной игры позволил компьютеру вы-
играть у чемпиона мира Каспарова [47].
Нечеткие (размытые, расплывчатые или неопределенные) алгоритмы,
допускающие использования нечетких инструкций, широко распространены
в различных сферах человеческой деятельности. Они позволяют описывать
приближенные рассуждения и, следовательно, являются полезным инстру-
ментом для приближенного анализа таких систем и процессов принятия ре-
шений, которые слишком сложны для применения общепринятых количест-
венных методов [34–35; 49].
Интересными типами алгоритмов являются самосовершенствующиеся
(обучающие), которые обычно задаются в виде специальным образом орга-
низованной системы алгоритмов [25].
В простейшем случае система состоит из двух алгоритмов, один из ко-
торых является рабочим (многофункциональным) и осуществляет переработ-
ку информации (преобразование входных слов в выходные), а второй – кон-
тролирующий или обучающий алгоритм. Контролирующий алгоритм воздей-
ствует на рабочий алгоритм, изменяя режим его работу.
Характер изменений, вносимый обучающим алгоритмом, обычно делит-
ся на два типа. Первый тип изменений обычно меняет те или иные числовые
параметры в неизменной схеме алгоритма. В самосовершенствующихся ал-
горитмах второго типа обучающий алгоритм меняет не только числовые па-
раметры, но и структуру схемы рабочего алгоритма. Ступенчатая организа-
ция системы самосовершенствующихся алгоритмов позволяет моделировать
формы самосовершенствования и самоорганизации.
Одно из важнейших фундаментальных понятий теории алгоритмов яв-
ляется рекурсия. Под рекурсией в общем смысле понимают такой способ ор-
ганизации системы, при котором она в отдельные моменты своего развития,

30
определяемые ее правилами, может создавать (вызывать) собственные изме-
нения копий, взаимодействовать с ними и включать их в свою структуру. За-
коны изменения копий при вызове также включаются в правила системы и
могут зависеть от многих параметров: от состояния системы и других под-
систем в момент вызова копии, от информационного наполнения заданных
параметров, от правил самой системы. Частным случаем является чистая ре-
курсия, в которой отсутствуют изменения при вызове копии. Существует
многообразие вариантов поведений копий. Они могут существовать и разви-
ваться параллельно с главной системой, исчезать после своего этапа функ-
ционирования, по-разному взаимодействовать между собой. Все определяет-
ся правилами системы. В теории алгоритмов доказано, что, используя рекур-
сию, можно из ограниченного количества функциональных единиц получить
все многообразие вычислительных функций [10].
При организации цикличных процессов используются рекурсивные вы-
ражения, которые описывают любой член последовательности чисел. Таким
примером могут быть числа Фибоначчи, где первые два члена равны 1, а ос-
тальные вычисляются с помощью формулы ai = ai-2 + ai-1. Такая формула на-
зывается рекурсивною. Входными данными для каждого последующего ша-
га являются результаты предыдущего [128; 130].
Структурная блок схема алгоритма определения ряда чисел Фибоначчи,
чтобы последнее число не превышало 100, представляет вычислительный
рекурсивный процесс с неизвестным числом повторений (рис. 1.1).
Многочисленные попытки уточнения понятия алгоритма привели к ус-
тановлению способов точного задания произвольных алгоритмов.
В.М.Глушков приводит один из таких способов, принадлежащий
А.А. Маркову [25].

31
Алгоритмы А.А. Маркова, называемые также нормальными алгорит-
мами, преобразуют слова, заданные в любом конечном алфавите А = А(а1,
…, an), в слова в том же самом алфавите, причем, как правило, алгоритм ока-
зывается определенным лишь для части слов и задает, следовательно, час-
тичное отображение.

НАЧАЛО

A(1) = 1 : A(2) = 1 : I = 3

так
A(I) > 100 КОНЕЦ
ні

A(I) = A(I - 2) + A(I - 1)

A(I - 2) = A(I - 1) : A(I -1) =A(I)

Рис. 1.1. Определение чисел Фибоначчи


С достаточной убедительностью В.М. Глушков показал, что любой ал-
горитм эквивалентен некоторому нормальному алгоритму. Поэтому, не на-
рушая общности, говоря о произвольном алгоритме, иметь в виду только
нормальные алгоритмы.
Сложность и большой объем вычислений способствовали созданию
специализированных вычислительных устройств. Они прошли сложный
путь развития. Среди них можно выделить класс универсальных устройств
обработки информации – это компьютеры. Проникновение компьютеров в
разные сферы практической деятельности людей значительно повлияло на
эволюцию теории алгоритмов, на выбор новых направлений их использова-
ния. Появились новые направления разработки алгоритмов, такие, как: ма-
шинные алгоритмы, алгоритмы на разных языках программирования и т. д.

32
Теория машинных алгоритмов стала важною частью теории алгоритмов и
прикладной математики.
Вычислительные машины (компьютеры) являются аппаратной реализа-
цией конечных автоматов. Они могут быть цифровыми, аналоговыми или
гибридными.
В данной работе основное внимание будет уделяться цифровым автома-
там (компьютерам), которые функционируют в автоматном времени. Начи-
ная с 40-х годов ХХ столетия, вся цифровая вычислительная техника проек-
тировалась в целом с использованием классической теории автоматов Мили
и Мура, память в которых использовалась в основном на триггерах (элемен-
тарных монофункциональных схемах памяти с закрытой структурой и с «ну-
левой» избыточностью). Все существующие машинные алгоритмы в той или
другой мере использовали только один однозначный тип перехода в автома-
тах Мили и Мура – детерминированный переход за один машинный такт из
одного состояния в другое, который зависел от предыдущего состояния ав-
томата а(ti-1) и входного сигнала х(ti) в дискретный момент времени ti. Это
обстоятельство определило последовательность работы машинных алгорит-
мов. Для параллельных алгоритмов необходимо было использовать анало-
гичную дополнительную аппаратуру. Примером может служить использова-
ния не менее двух сопроцессоров в компьютере и т. д.
С появлением многофункциональных автоматов Мараховского на схе-
мах автоматной памяти [55; 58–64; 66–67; 70–85], возможности теории алго-
ритмов расширились в связи с качественно новыми дополнительными пере-
ходами в устройствах компьютера (hardware) [59]. Автоматная схема памяти,
используя меньшее количество аппаратуры на одно запоминаемое состояние
по сравнению с триггерами, в тоже время, оказалась в состоянии осуществ-
лять качественно новые переходы в автоматах.
Автоматная схема памяти способна еще выполнять качественно новые
переходы, такие как [64]:

33
1. детерминированный переход за счет входного «пустого» сигнала е,
то есть осуществлять переход за один машинный такт по двум пере-
менным х и е;
2. вероятностный переход в одно из подмножеств автомата, которые
сохраняются под влиянием входных сигналов е;
3. нечеткий переход в одно из четких подмножеств автомата, которое
входит в нечеткое множество.
Появление возможности осуществлять качественно новые переходы в
схемах памяти позволило Мараховскому и его ученикам расширить теорию
автоматов [56–64; 66–85]. Авторы надеются, что это обогатить в дальнейшем
и теорию компьютерных алгоритмов, и теорию построения устройств ком-
пьютеров, а также сможет явиться элементной базой для построения рекон-
фигурируемых устройств, которой недостает в современных работах по ког-
нитивному направлению при создании модели человеческого мозга [1–2;
101].
Подводя итоги можно сказать, что рассмотрение многофункциональных
автоматов, предложенных Мараховским [55], функционирование которых
рассматривается в непрерывное автоматное время, расширяет теорию клас-
сических автоматов Мили и Мура и создает в ней новое направление, позво-
ляющее описывать устройства на схемах автоматной памяти, создавать каче-
ственно новые вычислительные алгоритмы. Построение многоуровневых
схем памяти на основе многофункциональных автоматов, которые не только
изменяют структуру запоминания состояний, но и определяют направление
запоминаемой информации для образования связей с новыми схемами памя-
ти, необходимых для создания нейронных сетей [1–2; 92; 96; 101].

1.2.3. Понятие о дискретном автомате

Дискретными автоматами Мили и Мура называют устройства преобра-


зующие информацию в дискретные моменты времени, которые в математике

34
отождествляются как точка на числовой оси (рис. 1.2, а) ti (i = 0, 1, 2, …, n,
…), а в реальном устройстве как такт t (рис. 1.2, б).
Дискретную информацию считают алфавитной, заданной в том или дру-
гом алфавите. В современных дискретных автоматах принято отождествлять
буквы используемого стандартного алфавита с цифрами той или одной сис-
темы счисления (чаще всего двоичной или десятичной). Поэтому дискрет-
ные автоматы принято называть цифровыми автоматами.

ti-1 ti ti+1

Рис. 1.2, а. Точки на числовой оси


t
пустое
такт t
слово е

Такт машинный

Рис. 1.2, б. Машинний такт

Основным качеством, выделяющим дискретные автоматы из числа всех


других преобразователей информации, является наличие дискретного (при
этом в реальных устройствах всегда конечного) множества внутренних со-
стояний и свойства скачкообразного перехода из одного состояния в другое
во время такта t машинного такта (рис. 1.2, б), который занимает не более
двух-трех задержек τэ элемента. Скачкообразный переход означает возмож-
ность трактовать его как мгновенный (на определенной степени абстракции),
который совершается непосредственно, минуя какие-либо состояния. Такая
абстракция, достаточно хорошо описывает основные свойства реальных
цифровых автоматических устройств (прежде всего устройств компьютеров
и самих компьютеров) и поэтому принята для построения теории цифровых
автоматов.
35
Второе допущение состоит в том, что переход в следующее состояние
оказывается возможным после переходного процесса в схемах памяти авто-
мата, которые имеют разброс параметров, но для данного автомата составля-
ет некоторый фиксированный промежуток времени, который обычно выби-
рается равным четырем задержкам τэ элемента. Такой интервал дискретности
автомата обычно выбирается как такт t машинного такта Т (рис. 1.2. б.).
Промежуток между тактами t в теории автоматов принято называть пустым
словом е нулевой длины, т. к. под воздействием слова е автомат не способен
переходить из одного состояния в другое, а только, выполняет функцию δe
сохранения установленного состояния [64]. Такое допущение дает возмож-
ность рассматривать функционирование цифрового автомата Мили или Му-
ра в дискретном автоматном времени ti (рис. 1.2, б). При построении такого
дискретного автоматного времени различают два основных случая:
1. синхронные автоматы, в которых машинный такт определяется ге-
нератором синхронизирующих импульсов, и, обычно, имеет одинаковые вре-
менные промежутки такта t, во время которого поступают устанавливающие
х(t) входные сигналы на входы автомата. Промежутки между тактами t, на
которые поступают пустые входные слова е, в работе автоматов Мили и Му-
ра не принимаются во внимание потому, что они не способны участвовать в
переходах схемы памяти автоматов на триггерах;
2. в асинхронных автоматах дискретное время определяется исключи-
тельно лишь в момент переходов в схемах памяти автомата из одного со-
стояния в другое.
Теория асинхронных автоматов существенно отличается от теории син-
хронных автоматов тем, что в ней рассматриваются не только моменты фак-
тически имевших место переходов, но также и такие переходы, которые в
данный момент возможны, но не произошли переходы. К числу таких мо-
ментов причисляют моменты прихода входных сигналов х(t) импульсного
типа (мгновенных) и изменения уровня напряжения сигналов потенциально-
го типа, действующих во временном интервале такта t (рис. 1.2, б). При этом

36
считают, что интервал дискретности автомата ограничивает минимально
возможное расстояние между дополнительно вводимыми моментами авто-
матного времени. При таком допущении теория асинхронных автоматов в
ряде случаев может быть сведена к синхронному случаю, поскольку факти-
чески длины интервалов между последовательными моментами дискретного
автоматного времени в идеализированной теории автоматов (без учета пере-
ходных процессов) не имеет никакого значения, так как на автомат в этот
момент поступает пустое слово е нулевой длины. Имея в виду такое обстоя-
тельство, в функционировании автоматов Мили и Мура используется абст-
рактное дискретное автоматное время, принимающее целые неотрица-
тельные значения: t = 0, 1, 2, …, n, …, и строится теория, как теория после-
довательных синхронных автоматов, хотя в действительности она охватыва-
ет в значительной мере и теорию асинхронных автоматов.
Переходы из одного аi состояния автомата в другое ak вызываются
входными сигналами x(t), возникающими вне автомата и передающимися в
автомат по конечному числу входных каналов. В отношении х(t) входных
сигналов цифровых автоматов принимаются два допущения: во-первых, для
любого цифрового автомата число различных х(t) входных сигналов обяза-
тельно конечно, а, во-вторых, х(t) входные сигналы рассматриваются как
причина перехода автомата из одного состояния в другое и относятся к мо-
ментам времени, определяемым соответствующими им переходами. Особо
следует подчеркнуть, что реальный физический входной сигнал, вызываю-
щий изменения состояния автомата в момент времени ti, может кончиться до
наступления этого момента, однако, тем не менее, он относится именно к
моменту времени ti, а не ti-1.
Результатом работы цифрового автомата является выдача выходных
сигналов у, передаваемых из автомата во внешние цепи по конечному числу
выходных каналов. В отношении выходных сигналов у вводятся допущения,
аналогичные тем, которые были сделаны для случая входных сигналов х. Во-
первых, для любого цифрового автомата число различных выходных сигна-

37
лов у обязательно конечно, а, во-вторых, каждому отличному от нуля мо-
менту автоматного времени относится соответствующий ему выходной сиг-
нал у.
В многофункциональных автоматах Мараховского, которые названы по
фамилии предложившего их автора, используется автоматная память [61––
63], вводится и используется автоматное непрерывное время. В автоматном
непрерывном времени кроме такта ti используется еще промежуток между
тактами ti, интервал которого обозначим символом «  ». Это объясняется
тем, что в интервале  используется сохраняющий входной сигнал е(  ), ко-
торый в автоматах Мили и Мура называется пустым словом нулевой длины
и не учитывается при синтезе автоматов, а в многофункциональных автома-
тах может использоваться для осуществления укрупненных переходов в ав-
томатной памяти автомата.
Рассмотрим автоматное непрерывное время с учетом синхронных сиг-
налов τj и дадим ряд определений.
Определение 1.1. Тактом t назовем промежуток времени, на протяже-
i
нии которого на автомат можно подавать произвольный синхронизирующий
сигнал τi.
Определение 1.2. Внутренним тактом  назовем меньший открытый
j

промежуток времени между появлениями синхронизирующих сигналов τi.


Определение 1.3. Внешним тактом T j назовем меньший открытый

справа промежуток времени, который соответствует периоду синхронизиро-


ванного сигнала τi.
Такты, что определены, можно выразить такой формулой:

T j  t j   j ; j  0,1, 2, ..., n , ... . (1.4)

38
Информационные входные сигналы х(t) подаются на входные каналы
сложного автомата и синхронизируются сигналом τj. Эти входные сигналы
воздействуют на автомат в автоматное непрерывное время такта t .
j

Определение 1.4. Внутренним единичным тактом Δ0 автоматного непре-


рывного времени назовем меньший открытый промежуток времени между
появлением двух произвольных и последовательных синхронизированных
сигналов τр и τр + 1.
Определение 1.5. Внешним единичным тактом Т0 назовем меньший от-
крытый справа промежуток времени, который соответствует периоду време-
ни между появлением двух произвольных и последовательных синхронизи-
рующих сигналов τр и τр + 1.
Внешний единичный такт Т0 в соответствии со временем равен сумме
продолжительности такта t и внутреннего единичного такту Δ0. Эта зави-
j

симость рассматривается таким равенством:

Т0= t + Δ0. (1.5)


j

Продолжительность внешнего такта T j равна продолжительности

внешнего такта Та автомата. За один внешний такт Та на автомат воздейст-


вуют все синхронизирующие сигналы τj по одному разу.
Определение 1.6. Внешним тактом Та автомата назовем меньший откры-
тый справа промежуток времени, который соответствует периоду воздейст-
вия всех синхронизирующих сигналов τj (j = 1, 2 ,…, C) на входных каналах
автомата.
Автомат, что описывает реальное устройство компьютера, должен
удовлетворять простейшим требованиям надежности и стабильности со-
стояний аі и выходных сигналов уі.

39
Необходимо учитывать, что на входные каналы элементарных автома-
тов поступают сигналы определенной продолжительности τj.
Под влиянием входного сигнала x(t) во время такта t элементарный
j

автомат с памятью может переходить в определенное состояние при реали-


зации однозначного перехода. Под воздействием входного сигнала е(Δ) во
время внутреннего единичного такта Δ0 элементарный многофункциональ-
ный автомат с памятью может переходить в новое состояние при реализации
функции укрупненного, вероятностного или нечеткого перехода.
Новое установленное состояние элементарного автомата может сохра-
няться после окончания такта t при однозначном переходе или после
j

внутреннего единичного такта Δ0 при реализации функций укрупненного


или вероятностного перехода.
Временные соотношения синхронизирующих и входных сигналов ил-
люстрирует рис. 1.3.
Выходной сигнал уj элементарного автомата фиксирует новое устойчи-
вое состояние в автомате и сохраняет неизменным это состояние на всем
временном отрезке T j . Отрезок T j определяется в соответствии с такой

формулою:

T j =  – Δ0. (1.6)
j

Внешний такт Та автомата своею продолжительностью равный сумме


внешних единичных тактов Т0:

C
Ta   (T
j 1
0 ) j. (1.7)

40
Автоматное непрерывное время дает более полную возможность иссле-
довать закон функционирования автоматов Мили и Мура, реализованных на
триггерах, чем дискретное автоматное время tі. Однако, исследовать много-
функциональные автоматы Мараховского, реализованные на схемах авто-
матной памяти, на протяжении внутреннего такта Δі, необходимо только в
автоматном непрерывном времени [64].

U1

х1(t) e1(Δ) t
U2

tτ1 Δ0 t

tτ1 Δτ1

Т0
Тτ1

Рис. 1.3. Временные соотношения синхронизирующих и входных


сигналов

В автоматах Мили, рассматриваемых в автоматном дискретном време-


ни, выходной сигнал у1(t) определяется парой (х(t), а(t-1)), а сам автомат на-
зывается автоматом первого рода.
В автоматах Мура, рассматриваемых в автоматном дискретном времени,
сдвинутый выходной сигнал у2(Т) определяется парой одинаковых состоя-
ний а(t) и а(Δ), где Т = t + Δ. Состояние а(t) устанавливается только после
41
перехода автомата в это состояние под воздействием х(t) входного сигнала.
Состояние а(Δ) сохраняется при сохраняющем е(Δ) входном сигнале. Сам
автомат называется автоматом второго рода.

В многофункциональных автоматах, реализованных на схемах автомат-


ной памяти и рассматриваемых в автоматном непрерывном времени, выход-
ной сигнал исследуется как для многофункционального автомата 1-го и 2-го
рода с использование входных сигналов х(t) и е(Δ). Автоматы Мараховского
являются более общим типом цифровых автоматом, а автоматы Мили и Му-
ра являются их частным случаем. Кроме этого, в автоматах Мараховского
рассматривается и автомат 3-го рода, который дополняет теорию автоматов
1-го и 2-го рода.
Схемы автоматной памяти представляют собою матрицу запоминаемых
состояний [64], состоящую из блоков πj, представляющих строки матрицы, в
которых сохраняются подмножества определенных состояний автоматной
схемы памяти под влиянием входного сигнала е(Δ), и блоков µі, представ-
ляющие столбцы матрицы с определенными подмножествами состояний ав-
томатной схемы памяти, устанавливаемых входным сигналом х(t).
Обратим внимание, что в триггерах сохраняется одно подмножество со-
стояний автомата под воздействием только одного сохраняющего входного
сигнала е(Δ), которое в работе автоматов Мили и Мура не рассматривается,
и, как говорилось ранее, называется пустым словом нулевой длины [25].
В детерминированных автоматах Мараховского дополнительно рас-
сматривается функция δе сохранения состояний а(Δ), которая определяется
парой (а(t), е(Δ)). Входной сигнал е(Δ) сохраняет состояние а(t) автоматов 1-
го и 2-го рода после его установки на всем протяжении машинного такта Т в
определенном подмножестве πj (рис. 1.3). Функции переходов из одного со-
стояния а(Δ-1) в другое состояние а(t) определяется парой (а(Δ-1), х(t)), а со-
хранение состояния а(Δ) во время промежутка Δ определяется парой (а(t),
е(Δ)).

42
В автоматах 3-го рода функция укрупненного перехода из состояния а(t)
в состояние а(Δ) осуществляется под воздействием входного сигнала е(Δ) в
определенном подмножестве µi и определяется парою (а(t), е(Δ)).
Типы выходных сигналов у определяют род автомата. Выходной сигнал
у1 автомата первого рода определяется парой (а(Δ-1), х(t)), выходной сигнал
у2 автомата второго рода определяется парой (а(t), а(Δ)), а выходной сигнал
у3 автомата третьего рода определяется парой (а(t), е(Δ)).
Общая теория автоматов при описанных допущениях разбита на абст-
рактную теорию автоматов и структурную теорию автоматов. В абст-
рактной теории автоматов отвлекаются от структуры самого автомата и его
входных и выходных сигналов. Входные и выходные сигналы рассматрива-
ются как буквы двух фиксированных алфавитов – входного и выходного.
Абстрактная теория изучает лишь те переходы, которые осуществляет авто-
мат под воздействием входных сигналов, и те выходные сигналы, которые
выдаются.
Абстрактная теория автоматов, таким образом, близка к теории алго-
ритмов, являясь по существу ее дальнейшей детализацией.
Структурная теория автоматов, прежде всего, интересуется структу-
рой, как самого автомата, так и его входных и выходных сигналов. В струк-
турной теории рассматриваются, прежде всего, способы построения автома-
тов из элементарных автоматов, способы кодирования входных и выходных
сигналов элементарными сигналами, передаваемыми по реальным входным
и выходным каналам и т. п.
Таким образом, структурная теория автоматов является продолжением и
дальнейшим развитием абстрактной теории. В частности задача идеализиро-
ванного (без учета переходных процессов) цифрового автомата естествен-
ным образом подразделяется на этапы абстрактного и структурного синтеза.
Частным случаем дискретных автоматов являются автоматы, обладаю-
щие одним внутренним состоянием, которые называют комбинационными
схемами или автоматами без памяти. Работа таких автоматов состоит в

43
том, что они сопоставляют каждому входному сигналу х(t) соответствующий
выходной сигнал у(t).
Основная идея методики синтеза автомата состоит в том, чтобы еще на
уровне абстрактной теории преодолеть основные затруднения, вызванные
наличием памяти, а на уровне структурной теории свести задачу синтеза к
задаче синтеза комбинационных схем.
Теория многофункциональных автоматов, кроме детерминированных
однозначных и укрупненных переходов, рассматривает еще вероятностные и
нечеткие переходы.
Один тип вероятностных переходов определяет переходы из вполне оп-
ределенного состояния автомата а(Δ-1) подмножества πi в состояние а(Δ)
подмножества πk (πi ≠ πk) с определенной вероятностью Р1 под влиянием па-
ры (хр(t). ek(Δ)), в которой входной сигнал хр(t) устанавливает в схеме памяти
не запоминаемое состояние ар(t) ни при одном входном сигнале e(Δ). Другой
тип вероятностных переходов определяет переходы из вполне определенно-
го состояния автомата а(Δ-1) подмножества πi в состояние а(Δ) подмножест-
ва πk (πi ≠ πk) под влиянием пары (х(t). ев(Δ)), в которой входной сигнал ев(Δ)
с определенной вероятностью Р2 определяет подмножество сохраняемых со-
стояний πk. Вероятностный переход второго типа возможен при рассмотре-
нии трех уровней автоматной схемы памяти в цифровом автомате.
Нечеткие переходы в нечеткие подмножества Qн, состоящие из опреде-
ленного числа четких подмножеств πi, определяют переходы из вполне оп-
ределенного состояния автомата а(Δ-1) подмножества πi в состояние а(Δ)
подмножества πk (πi ≠ πk) с определенной вероятностью Рн под влиянием па-
ры (хр(t). ев(Δ)).
Вероятностные и нечеткие переходы являются расплывчатыми и в
большой степени зависят от физических свойств реальных автоматов.

Заключение

44
Теория классических автоматов Мили и Мура, которая развивалась бо-
лее 50 лет и является законченной разработкой, внедрена на сегодняшний
день почти во все автоматические дискретные устройства современных ком-
пьютеров, использующих память на триггерах. Теория же многофункцио-
нальных автоматов Мараховского внедрена только при разработках экспе-
риментальных цифровых устройств, использующих память на многофунк-
циональных схемах памяти. В связи с этим, авторы решили познакомить на-
чинающих специалистов вначале с классической теорией автоматов Мили и
Мура. Более опытных специалистов по теории автоматов Мили и Мура с
теорией многофункциональных автоматов Мараховского. Возможно, эта
теория найдет свое достойное применение при разработках реконфигури-
руемых перспективных и конкурентоспособных цифровых устройств и уст-
ройств искусственного интеллекта.

45
2. АБСТРАКТНАЯ ТЕОРИЯ АВТОМАТОВ

2.1. Понятие об абстрактном автомате

Объектом изучения в абстрактной теории автоматов с точки зрения сис-


темного подхода вплоть до 90-х годов ХХ столетия являлись абстрактные ав-
томаты Мили и Мура, функционирующие в дискретном автоматном времени.
В последующие годы, в связи с бурным развитием больших интегральных
схем и сверхбольших интегральных схем (СБИС), которые представляют со-
бою целые функциональные блоки компьютера (процессоры, оперативную
память и т. д.), интерес к теории автоматов упал, хотя все они реализуются
автоматами Мили и Мура. Даже некоторыми учеными в конце ХХ века вы-
сказывалась мысль, что теория автоматов себя изжила.
Однако, это совсем не так! Лучшим подтверждением является создание
теории многофункциональных автоматов (в том числе и автоматов Марахов-
ского), которые дали толчок для развития новых направлений в таких облас-
тях вычислительной техники, как:
1. теории построения схем автоматной памяти, которая в состоянии из-
менять свои состояния по двум переменным с реконфигурацией струк-
туры запоминания состояний;
2. теории построения многоуровневых схем памяти, которые в состоя-
нии обрабатывать одновременно общую информацию (в автомате стра-
тегии) и частную информацию (в схемах автоматной памяти) без пред-
варительной обработки;
3. методов построения компьютера на предложенных схемах памяти,
способных реконфигурировать структуру обработки информации и од-
новременно обрабатывать частную и общую информацию без предвари-
тельной обработки;
Кроме этого, данные автоматы способны осуществлять переход по двум
входным переменным, а также реализовать как вероятностные, так и нечет-

46
кие переходы, которые, по мнению авторов, найдут свои применения в об-
ласти реконфигурируемых вычислительных устройств и систем.
Рассмотрим понятия об абстрактных автоматах Мили, Мура и Марахов-
ского.

2.2. Понятие об абстрактных автоматах Мили и Мура

В теории абстрактных автоматов часто отвлекаются от его структуры.


Понятие абстрактного автомата в теории дискретных устройств воплотило в
себе системный подход, при котором предмет или явление рассматриваются
как нечто целостное, и основной акцент в исследованиях делается на выявле-
нии многообразии связей и отношений с внешней средой. Понятие состояния
в определении автомата введено в связи с тем, что часто возникает необхо-
димость в описании систем, выходы которых зависят не только от состояния
входов в данный момент, но и от некоторой предыстории, то есть от сигна-
лов, которые поступали на входы системы ранее и изменяли ее функциони-
рование. Состояния, рассматриваемые в данный момент, и соответствуют не-
которой памяти о прошлом, позволяя устранять время как явную перемен-
ную и выразить выходной сигнал как функцию только с аргументами состоя-
ния и входного сигнала в данный отрезок времени.
С точки зрения последовательных монофункциональных автоматов Ми-
ли и Мура общая характеристика автомата достаточно полно описана в рабо-
те [26], в которой комбинационные схемы названы формерами. Известны ка-
нонические схемы автоматов Мили, Мура или в общем случае С-автомата.
Эти автоматы представляет собой устройства из взаимодействующих регист-
ра на триггерах и комбинационных схем [26],
В частном случае автомат может состоять из одной комбинационной
схемы и тогда его рассматривают как автомат с одним состоянием или три-
виального автомата, либо из одного регистра, запоминающего не менее двух

47
состояний, и тогда его рассматривают как нетривиальный автомат Мура с
памятью.
Класс автоматов, у которых выход не зависит от предыстории, и в каж-
дый момент времени определяется лишь входным сигналом в этот же момент
времени, называется комбинационными схемами, которые в своей структуре
не имеют обратных цепей для запоминания, как это осуществляется в схемах
памяти. Такой класс автоматов на абстрактном уровне можно описать трех-
компонентным вектором:

А = (Х, Y, λ), (2.1)

у которого:
 Х – конечное множество входных сигналов;
 Y – конечное множество выходных сигналов;
 λ : Х → Y – функция выходов, реализующая отображение φλ Х на Y.
Комбинационные схемы иногда называют функциональными преобра-
зователями и изображают следующим образом (рис. 2.1):

Х Y
λ

Рис. 2.1. Функциональные преобразователи

Определение 2.1. Абстрактный автомат А Мили или Мура задается как


совокупность шести объектов:

А = (Х, Y, Q, δ, λ, а0), (2.2)

где

48
 Х – конечное множество входных сигналов, называемых входным
алфавитом;
 Y – конечное множество выходных сигналов, называемых выходным
алфавитом;
 Q – произвольное множество, называемое множеством состояний
автомата;
 а0 – элемент из множества Q, называемым начальным состоянием
автомата;
 двух функций δ(а, х) и λ(а, х), задающих однозначные отображения
множества пар (а, х), где а  Q и х  Х, в множества Q и Х.
Функция δ(а, х) называется функцией перехода автомата, а функция
λ(а, х) – функцией выходов (для автомата Мили) или сдвинутой λ(а) функци-
ей выходов (для автомата Мура). Автомат, заданный функцией выходов,
называется автоматом первого рода; автомат, заданный сдвинутой функ-
цией выходов, – автоматом второго рода.
Абстрактный автомат Мили или Мура функционирует в дискретном
времени, принимая целые неотрицательные значения t = 0, 1, 2, … . В каж-
дый момент времени t этого времени он находится в определенном состоя-
нии а(t) из множества Q состояний автомата, причем в начальный момент
времени t=0 автомат всегда находится в своем начальном состоянии а0, то
есть а(0) = а0. В каждый момент времени t, отличный от начального, автомат
способен воспринимать входной сигнал х(t) – произвольную букву входного
алфавита Х и выдавать соответствующий выходной сигнал у(t) – некоторую
букву выходного алфавита Y.
Процедура, устанавливающая соответствие между последовательностя-
ми входных, состояний и выходных сигналов, называют функционированием
модели абстрактного автомата.
Автомат с начальным состоянием а0 называют инициальным абстракт-
ным конечным автоматом.

49
Закон функционирования абстрактного автомата в случае автомата пер-
вого рода (автомата Мили) задается уравнениями в автоматном дискретном
времени:

а(t) = δ(а(t – 1), х(t)), у1(t) = λ1(а(t – 1), х(t)), (t = 1, 2. …), (2.3)

для автомата второго рода (автомата Мура), функционирующего в автомат-


ном дискретном времени, – уравнениями:

а(t) = δ(а(t – 1), х(t)), у2(t) = λ2(а(t)), (t = 1, 2. …), (2.4),

а в случае С-автомата, в котором реализовались функции выходов автоматов


Мили и Мура – уравнениями:

а(t) = δ(а(t – 1), х(t)), у1(t) = λ1(а(t – 1), х(t)), у2(t) = λ2(а(t)),
(t = 1, 2. …), (2.5)

Установлением закона функционирования заканчивается определение


абстрактного автомата. Смысл понятия абстрактного автомата состоит в реа-
лизации некоторого отображения φ множества слов входного алфавита в
множество слов выходного алфавита. Отображение φ в автоматах Мили и

Мура реализуется так: каждое слово р  х i1 , x i2 ,..., x ik входного алфавита

Х = (х1, х2, …, хn), или, более кратко, каждое входное слово, последовательно,
буква за буквой, подается на вход данного абстрактного автомата А, установ-
ленного предварительно в начальное состояние а0. Возникающая таким обра-
зом конечная последовательность входных сигналов, автомата А
x(1)  х ,..., x(k )  x , на основании закона функционирования автомата вы-
i1 ik

зывает появление однозначно определенной конечной последовательности


q= y(1), y(2), …, y(k) выходных сигналов. Эту последовательность называют

50
выходным словом, соответствующим входному слову р. Допустимыми
входными словами называются те и только те входные слова р, на которых с
помощью функций δ и λ (описанным выше способом) определяются
соответствующие выходные слова q=φ(р).

Входные сигналы автомата Мили

Комбинационная Комбинационная
схема 1 (КС1) Регистр на схема 2 (КС2) вы-
входных сигналов триггерах ходных сигналов

Выходные
сигналы
а
Входные сигналы автомата Мура

Комбинационная Комбинационная
схема 1 (КС1) Регистр на схема 2 (КС2) вы-
входных сигналов триггерах ходных сигналов

Выходные
сигналы
б

Входные сигналы

Обобщенная
Регистр на комбинационная
триггерах схема
Выходные сигналы

Рис. 2.2. Структурные схемы монофункциональных автоматов


1-го и 2-го рода

51
Построенное указанным способом искомое отображение φ, а именно: q =
=φ(р), называют отображением, индуцированным абстрактным автома-
том А.
Автомат называется конечным, если конечны все три определяющие его
множества Х, Y, Q. Автомат называется вполне определенным, если его функ-
ции переходов δ и выходов λ заданы на всех парах (а, х), и частичным авто-
матом – в противном случае.
По количеству выполняемых преобразований все множество автоматов
делится на два класса: монофункциональные автоматы Мили и Мура и мно-
гофункциональные автоматы Мили и Мура.
Каноническая схема автомата Мили (рис. 2.2, а), автомата Мура
(рис. 2.2, б) или С-автомата в обобщенном виде (рис. 2. 2, в) состоят из, связан-
ных между собою, регистра и комбинационных схем.

Монофункциональный автомат имеет жесткую структуру и всегда реа-


лизует одно и то же преобразование {X} в {Y}. Для такого автомата величина
функциональности f равна 1 (f = 1).

2.3. Понятие об многофункциональных абстрактных автоматах


Мили и Мура

С конца 60-х и начала 70-х годов ХХ века начались исследования после-


довательных многофункциональных логических устройств [32; 90–91; 138;
143]. Эти работы положили начало общей теории многофункциональных ав-
томатов Мили и Мура. В этих работах использовались триггеры с коммути-
руемыми функциями входных и выходных сигналов, управляемые автомата-
ми стратегии (настройки). Вначале в автоматах стратегии обрабатывалась
общая информация, которая потом своими выходными сигналами настраива-
ла многофункциональный автомат на реализацию одного монофункциональ-
ного автомата Мили, Мура или С-автомата, в которых обрабатывалась част-
ная информация.

52
Основа многофункциональных автоматов Мили и Мура была положена
в структуры реконфигурируемых устройств компьютерной техники, в их ал-
горитмическое управление и в программное обеспечение искусственного ин-
теллекта [16; 23; 25; 30; 33; 39; 41–42; 47; 52; 88; 91; 98; 102; 109–112; 116;
124; 132–134; 142].
В общем случае автомат может характеризоваться не одной парой функ-
ций δ и λ, а несколькими такими функциями. Тогда он реализует при каждой
i-ой настройке различные отображения φi (не менее двух) автомата, которые
определяются парой функций переходов δ(i) и выходов λ(i).
Определение 2.2. Абстрактный многофункциональный автомат А Мили
или Мура задается как совокупность восьми объектов:

А = (Х, Y, Q, Δ, Λ, Q0, U, f), (2.6)

где
 Х – конечное множество входных сигналов, называемых входным
алфавитом;
 Y – конечное множество выходных сигналов, называемых выходным
алфавитом;
 Q – произвольное множество, называемое множеством состояний
автомата;
 Q0 – множество из множества Q, называемым начальным множе-
ством состояний автомата (Q0Q);
 Δ – множество функций переходов δ(i)(а, х) и λ(а, х), задающих одно-
значные отображения множества пар (а, х), где а Q и хХ, в множества
Q и Х;
 Λ – множество функций выходов λ(i)(а, х), задающих однозначные
отображения множества пар (а, х), где аQ и хХ, в множества Q и Х;
 U – множество настроек функций переходов и выходов (U={Uδ,
Uλ});
53
 f – функциональность автомата, которая описывается как:
__
( f i . :U U  i  i , i  1, L, L  Q) .
i i

Некоторый i-й монофункциональный автомат Аі задается как шестиком-


понентный кортеж или вектор:

Аі = (Хі, Yі, Qі, δ(і), λ(і), а(і)0), (2.7)

в котором компоненты автомата не отличаются от компонентов, описанных


в (2.2)
Исходя из уравнений (2.3) и (2.4) функционирования монофункциональ-
ных автоматов 1-го и 2-го рода, получим уравнения законов функционирова-
ния детерминированных многофункциональных абстрактных автоматов та-
ких же типов 1-го и 2-го рода:
Для многофункциональных автоматов 1-го рода (автоматов Мили) зада-
ется уравнениями в автоматном дискретном времени:

а(і)(t) = δ(і)(а(і)(t – 1), х(і)(t), U(і)δ),


у(і)(t) = λ(і)(а(і)(t – 1), х(і)(t), U(і)λ), (2.8)
(t = 1, 2. …, i = 1, 2, …L),

для автомата 2-го рода (автомата Мура), функционирующего в автоматном


дискретном времени, – уравнениями:

а(і)(t) = δ(і)(а(і)(t – 1), х(і)(t), U(і)δ),


у(і)(t) = λ(і)(а(і)(t), U(і)λ), (2.9),
(t = 1, 2. …, i = 1, 2, …L),

а, в случае, объединенного С-автомата, в котором реализуются функции вы-


ходов автоматов Мили и Мура – уравнениями:

54
а(і)(t) = δ(і)(а(і)(t – 1), х(і)(t), U(і)δ),
у1(і)(t) = λ(і)(а(і)(t – 1), х(і)(t), U(і)λ),
у(і)(t) = λ(і)(а(і)(t), U(і)λ), (2.10)
(t = 1, 2. …? i = 1, 2, …L),

Смысл понятия многофункционального абстрактного автомата состоит в


реализации некоторого множества отображений φi множества слов входного
i-го алфавита в множество слов выходного i-го алфавита. Отображение φi в

автоматах Мили и Мура реализуется так: каждое слово рi  х i1 , x i2 ,..., x ik

входного i-го алфавита Хi = (х1, х2, …, хn), или, более кратко, каждое входное
слово, последовательно, буква за буквой, подается на вход данного абстракт-
ного автомата Аi из множества многофункционального автомата А, установ-
ленного предварительно в начальное состояние а(i)0. Возникающая таким об-
разом конечная последовательность рi входных сигналов, автомата Аi
x  x(1), х(2),..., x(k ) , на основании закона функционирования автомата вы-
ik

зывает появление однозначно определенной i-й конечной последовательно-


сти qi= y(1), y(2), …, y(k) выходных сигналов. Эту последовательность qi на-
зывают выходным i-м словом, соответствующим входному слову рi. Допус-
тимыми входными словами называются те, и только те, входные слова рi, на
которых с помощью функций δ(і) и λ(і) (описанным выше способом) опреде-
ляются соответствующие выходные слова qi=φ(рi).
Каноническая схема многофункционального абстрактного автомата с на-
стройкой функций переходов и выходов представлена на рис. 2.3.
Монофункциональные и многофункциональные автоматы 1-го и 2-го
рода и их объединение С-автомат [21; 24–26; 32; 90], реализующие свою ре-
гистровую память на триггерах и функционирование которых рассматривает-
ся в автоматном дискретном времени, являются частным случаем автоматов
Мараховского (многофункциональных автоматов 1-го и 2-го рода) [55].

55
Uδ Входные сигналы автомата Мили Uλ

Комбинационная Комбинационная
схема 1 (КС1) Регистр на схема 2 (КС2) вы-
входных сигналов триггерах ходных сигналов

Выходные
сигналы
а

Uδ Входные сигналы автомата Мура Uλ

Комбинационная Комбинационная
схема 1 (КС1) Регистр на схема 2 (КС2) вы-
входных сигналов триггерах ходных сигналов

Выходные
сигналы
б

Uδ Uλ Входные сигналы

Обобщенная
Регистр на комбинационная
триггерах схема
Выходные сигналы

Рис. 2.3. Структурные схемы многофункциональных автоматов


Мили и Мура с настройками Uδ и Uλ из автомата стратегии

56
Автоматы Мараховского реализуют свою регистровую память на схемах
автоматной памяти, и функционирование их рассматривается в автоматном
непрерывном времени.

2.4. Некоторые понятия об изменениях в функционировании и


самоорганизации в автоматах

При решении различных задач теории автоматов часто возникают до-


полнительные условия на рассматриваемые автоматы, определяющие те или
иные подклассы класса всех конечных автоматов [59; 93]. Одним из таких
условий является понятие многофункциональных автоматов совместно с ав-
томатами настройки (автоматами стратегии).
При проникновении в структуру процессов самоизменения и самоорга-
низации делается целесообразным рассмотрение не отдельного автомата (ал-
горитмов), а системы автоматов (алгоритмов). В простейшем случае такая
система состоит из двух автоматов (алгоритмов). Первый из этих двух явля-
ется многофункциональным и называется рабочим автоматом (алгоритмом) и
осуществляет непосредственную переработку подаваемой на его вход част-
ной информации. Второй может быть монофункциональным или тоже мно-
гофункциональным автоматом (алгоритмом). Он предназначенный для обра-
ботки общей информации, оценки функционирования рабочего автомата (ал-
горитма), внесения соответствующих изменений в функционирование рабо-
чего автомата и называется контролирующим или обучающим, а иногда и
автоматом стратегии. В случае, когда рассматриваются автоматы Мили и
Мура, то эти изменения вносятся в функции переходов и выходов рабочего
автомата (рис. 2.4).
Если контролирующий автомат первой ступени многофункциональный,
то под ним можно поместить контролирующий автомат второй ступени, в за-
дачу которого входит оценивать действия автомата первой ступени и вносить
в него необходимые изменения. По аналогии можно вводить контролирую-

57
щие автоматы третьей, четвертой и даже более высокой ступени. Построен-
ную подобным образом иерархию автоматов (алгоритмов) называют много-
ступенчатой или системой автоматов, применительно к понятиям самоиз-
менения, самоорганизации и самосовершенствования. Подобная многосту-
пенчатая организация системы самосовершенствующихся автоматов (алго-
ритмов) позволяет моделировать высокие формы самосовершенствования и
самоорганизации [25].

Входные сигналы
Автомат автомата настройки
настройки
(стратегии)
U

Uδ Uλ
Uδ Uλ Входные сигналы

Обобщенная
Регистр на комбинационная
триггерах схема
Выходные сигналы

Рис. 2.4. Обобщенная структурная схема многофункциональ-


ного автомата Мили и Мура с автоматом настройки (стратегии)

При рассмотрении теории самоорганизующих систем (автоматов, алго-


ритмов) весьма существенным являются понятия одномерной и многомерной
случайной величины, значениями которых являются конечные упорядочен-
ные наборы вещественных чисел или, иначе говоря, вещественные векторы
той или иной (конечной) размерности.
Различают непрерывные и дискретные случайные величины. Непрерыв-
ная случайная величина может принимать произвольные значения в той или

58
иной области (открытом множестве) соответствующего векторного про-
странства. Совокупность возможных значений дискретной случайной вели-
чины могут служить лишь дискретные множества точек, каждая точка кото-
рого может быть заключена в сферу, не содержащую других точек того же
самого множества. Свойство случайности, рассматриваемых величин, рас-
пространяется и при испытаниях. В каждом испытании случайная величина
принимает значение из области ее определения.
Области определения дискретных случайных величин могут быть ко-
нечными либо счетными бесконечными. В обоих случаях выполняется усло-
вие нормировки:

 f ( xi ) 1, (2.11)
i

где суммирование предполагается распространенным на всю область опре-


деления данной случайной величины.

2.5. Некоторые модификации абстрактных конечных автоматов

Содержательная модель абстрактного конечного автомата основывается


на ряде предположений относительно работы исследуемого реального уст-
ройства. Обобщая некоторые из этих предположений, получаем различные
модификации понятия абстрактного автомата: асинхронного, вероятностно-
го, нечеткого и т. д.
Работа реального устройства, которое исследуется в моделях автоматов
Мили и Мура, наблюдается лишь в выделенные моменты времени t1, t2, и т.д.
Изменения, происходящие с устройством, между наблюдаемыми моментами
с точностью до несущественных деталей определяются информацией в мо-
менты t1, t2 и т.д. Одно из возможных обобщений этого допущения заключа-
ется в рассмотрении двух независимых последовательностей времени t1, t2 и

59
τ1, τ2, таких, что в моменты t1, t2 наблюдаются поступающие на входные узлы
внешние сигналы, а в моменты τ1, τ2 – наблюдаются выходные сигналы уст-
ройства. При этом предполагается, что устройство имеет функцию перехода.
Эта функция однозначно определяется по входному сигналу и состоянию
устройства и описывается уравнением (2.3) во времена t1, t2, …. Выходные
сигналы устройства определяются во времени τ1, τ2, …, которые определятся
соотношениями: tn≤ τs< τs+1<…<τs+l< tn+1, и однозначно определяются по
входному сигналу и состоянию устройства в момент времени tn.
Возникающая в результате модель представляет собою содержательную
модель абстрактного конечного асинхронного автомата.
Абстрактный конечный асинхронный автомат определяется как автома-
ты Мили и Мура, но без начального состояния. Асинхронные автоматы реа-
лизуют преобразования слов из входного алфавита Х* в выходной алфавит
Y*, при котором длина слова может изменяться, а также быть пустой. В част-
ности, асинхронный автомат может заменять каждый символ а(i) слова p =
а(1), а(2)… а(m) на кодирующий этот символ слово в алфавите Y* и выпол-
нять ряд других преобразований слов, встречающихся в теории кодирования.
Успехи развития теории алгоритмов и теории детерминированных авто-
матов поставили на повестку дня задачу выявления новых принципиальных
возможностей, которые таит в себе использование случайных актов в про-
цессе дискретной обработки информации. Смысл теории вероятностных ав-
томатов состоит в получении позитивного значения случайности в дискрет-
ных преобразователях информации. Вероятностный автомат по существу по-
является только тогда, когда вероятности не постулируются вычислимыми.
Вероятностный автомат определен как неконструктивный элемент из-за
предположения об отсутствии вычислимости вероятностных переходов, кро-
ме специального случая, когда рассматривается рациональный вероятност-
ный автомат [18].
Рассматривается еще одна модификация конечного автомата – нечеткие
автоматы. Теория нечетких подмножеств наилучшим образом позволяет

60
структурировать все то, что разделено не очень точными границами, напри-
мер, мысль, язык, восприятия людей. Заслуга профессора Л.А. Заде состоит
во введении понятия взвешенной принадлежности, которая дает понятие не-
четкого (размытого) подмножества [34–35].
Нечеткие автоматы получаются в результате замены функций переходов
и выходов нечеткими отношениями. Нечеткое подмножество М задается
функцией, отображающейся в отрезке [0, 1]. Таким образом, роль функции
переходов и выходов в нечетком автомате осуществляют функции, отобра-
жающие множества Q × X × Q и Q × X × Y в отрезке [0, 1], где Q – множест-
во состояний, X – входной алфавит, Y –выходной алфавит. Для нечетких ав-
томатов естественно обобщаются основные понятия и задачи, характерные
для нечетких автоматов [34–35; 55; 64].
Вероятностные и нечеткие автоматы в этой монографии подробно рас-
сматриваться не будут. Это связано тем, что они обычно на практике не при-
меняются в виде конструктивных элементов.
Однако, на взгляд авторов это не совсем верное утверждение.
Математика предлагает куда более простое объяснение. В 1928 году
Фрэнк Пламптон Рамсей, английский математик, философ и экономист, до-
казал, что такие упорядоченные конфигурации неизбежно присутствуют в
любой большой структуре, будь то группа звёзд, совокупность случайно раз-
бросанных камешков или последовательность чисел, полученных бросанием
игральной кости. Если речь идёт о достаточно большом количестве звёзд, то
всегда можно найти группу, которая с очень большой точностью образует
какую-нибудь заданную конфигурацию: прямую линию, прямоугольник или,
если уж мы заговорили о звёздах, большой ковш. Фактически теория Рамсея
утверждает, что любая структура обязательно содержит упорядоченную под-
структуру. Как впервые провозгласил около четверти века назад американ-
ский математик Теодор С. Моцкин, из теории Рамсея следует, что полный
беспорядок невозможен [144].

61
2.6. Понятие об абстрактных многофункциональных автоматах
Мараховского

Функционирование абстрактных многофункциональных автоматов Ма-


раховского, построенных на схемах автоматной памяти [64], рассматривается
в автоматное непрерывное время (рис. 1.3).
Для лучшего понимания использования автоматного непрерывного вре-
мени рассмотрим в нем работу последовательных монофункциональных ав-
томатов Мили и Мура.
Определение 2.3. Монофункциональный абстрактный автомат, вклю-
чающий в виде компонентов пустое слово е и функцию δе сохранения со-
стояний, описывается восьмикомпонентным вектором:

А = (Х, Y, Q, δ, λ, δе, a0, e), (2.12)

у которого:
 компоненты Х, Y, Q, δ, λ и a0 имеют те же значения и тот же смысл,
что и при описании вектора (2.2);
 е (е  Х) – сохраняющий входной сигнал;
 δе: Q  е → Q – функция сохранения состояния, реализующее ото-
бражение De Qe на Q, при котором произвольное состояние

aі(aі  Q) сохраняет свое значение.


Пустое слово е(∆), названное сохраняющим входным сигналом, воздей-
ствует в автомате А на его входные узлы во время отсутствия входных сигна-
лов х(t), где х Х. При одновременном воздействии входных сигналов х(t) и
е(t) сигнал е(t) поглощается сигналом х(t):

х(t)  е(t)= х(t) (2.13)

62
Структуру восьмикомпонентного монофункционального абстрактного
автомата А в обобщенном виде представлена на рис. 2.5.

Х е Y
А

Рис. 2.5. Структура автомата А с памятью на триггерах

В реальных устройствах на входные узлы поступает последовательная


пара входных сигналов х(t) и е(∆), которые определяют элементарное вход-
ное слово р(Т) = х(t), е(∆). При использовании в качестве схем памяти тригге-
ров, все состояния элементов памяти запоминаются только при одном сохра-
няющем е(∆) входном сигнале. Этот сохраняющий е(∆) входной сигнал не в
состоянии изменить состояние автомата. Это и объясняет то, что в автоматах,
в которых используются в качестве памяти триггеры, входной сигнал е(∆)
опускается, а функционирование самого абстрактного автомата рассматрива-
ется в автоматное дискретное время.
Однако, на уровне абстрактной теории автоматов Мараховского, кото-
рые в дальнейшем будем просто называть автоматом М, с многофункцио-
нальной системой организации памяти, используют переходы по двум пере-
менным х(t) и е(∆) в схемах автоматной памяти [61–63], значение сохраняю-
щего е(∆) входного сигнала необходимо учитывать и использовать для рас-
смотрения функционирования автоматов в автоматном непрерывном време-
ни [55; 64].
Схему автоматной памяти условно можно представить в виде матрицы, в
которой столбики представляют собою подмножества µi (   Q) состояний
i j i

автомата, а строки – подмножества πj (  j  Q) состояний автомата


j

(табл. 2.1).

63
Таблица 2.1
Матрица состояний
схемы автоматной памяти
µ1 µ2 ….. µn
π0 a10 a20 … an0
π1 a11 a21 … an1
π2 a12 a22 … an2
… … … … …
πm a1m a2m … anm

Триггеры и многостабильные схемы памяти (МСП) можно представить


как строку π0 автоматной матрице (табл. 2.1) в связи с тем, что все ее ai со-
стояния сохраняются при одном сохраняющем е(∆) входном сигнале в одном
множестве всех его состояний. Эти схемы обладают полнотой функций пере-
ходов, когда из каждого ak состояния можно под воздействием определенно-
го входного х(t) сигнала перейти в любое, наперед заданное, ai состояние
схемы памяти; а также полнотой системы выходов, когда каждое ai состояние
отождествляется с выходным уi сигналом, который отличный от всех других.
В многофункциональной схеме автоматной памяти (МФСП) [63] пере-
ходы в момент t под воздействием входных х(t) сигналов могут происходить
из одного состояния в другое в определенном подмножестве πi, а в моменты
∆ автоматного непрерывного времени Т под воздействием входного е(∆) сиг-
нала могут происходить переходы из одного состояния в другое в определен-
ном подмножестве µi состояний автомата. Таким образом, в матричной схеме
автоматной памяти возможны переходы по двум переменным х(t) и е(∆) в
одном машинном такте Т автоматного непрерывного времени [64].
Определение 2.4. Математическою моделью дискретного устройства с
многофункциональной системой организации памяти на схемах автоматной
памяти является абстрактный автомат М определяемый как пятнадцатиком-
понентный кортеж или вектор [64]:

64
А = (Х, Е, YI, YII, YIII, Q, π, e0, a0, δo, δe, δy, λ1, λ2, λ3), (2.14)
у которого:
 Х = {x0, x1,…, xN-1} – множество информационных входных сигна-
лов (входной информационный алфавит);
 Е = {е0, е0,…, еR-1} – множество сохраняющих входных сигналов
(входной сохраняющий алфавит);
 YI = { Y01 , Y11 ,...,YK1 1 } – множество выходных сигналов типа 1 (выход-
1

ной алфавит типа 1):


 YII = { Y02 , Y12 ,...,YK2 1 } – множество выходных сигналов типа 2 (вы-
2

ходной алфавит типа 2);


 YIII = { Y03 , Y13 ,...,YK3 1 } – множество выходных сигналов типа 3 (вы-
3

ходной алфавит типа 3);


 Q = {a0, a1,…, am1} – произвольное множество состояний (алфавит
состояний);
 π = { π0, π1,…, πR-1} –множество блоков πj состояний (алфавит бло-
ков состояний);
 е0  Е – начальный сохраняющий входной сигнал;
 a0  π0 (  j  Q) – начальное состояние автомата;
j

 δo: Q  X→ Q – однозначная функция переходов, реализующая ото-


бражение D  Q  X в Q. Другими словами, функция δo: некото-
0

рым парам „состояние – информационный входной сигнал” (а(∆-1),


х(t)) ставит в соответствие состояние автомата а(t)= δo(а(∆-1), х(t)),
где а  Q;
 δe: функция сохранения состояний блока πj при а  πj, реализующая
отображение D  Q  e в πj. Другими словами, функция δе: неко-
 j e

торым парам „состояние – сохраняющий входной сигнал” (а(t),

65
е(∆)) ставит в соответствие состояние автомата а(∆)= δе(а(t), е(∆)),
где а  πj, а(t) = а(∆) (πj  Q);
 δy: Q  E→ πj – функция укрупненных переходов, реализующая
отображение D  Q  e в πj. Другими словами, функция δу неко-
yj

торым парам „состояние – сохраняющий входной сигнал” (а(t),


е(∆)) ставит в соответствие состояние автомата а(∆)= δу(а(t), е(∆)),
где а(t)  πp, а(∆) πj, а(t)  а(∆) (а(t), а(∆)  Q);
 λ1: Q  X→ YI – функция выходов типа 1, реализующая отображе-
ние D  Q  X в YI. Другими словами, функция λ1: некоторым па-
1

рам „состояние – информационный входной сигнал” (а(∆-1), х(t))


ставит в соответствие выходной сигнал автомата у(t)= λ1(а(∆-1),
х(t)), где у  YI;
 λ2: Q → YII – функция выходов типа 2, реализующая отображение
D  Q в YII. Другими словами, функция λ2: некоторым парам „со-
2

стояние – состояние” (а(t), а(∆)), которые равны друг другу а(t)=


а(∆), ставит в соответствие выходной сигнал автомата у(Т)= λ2(а(t),
а(∆)), где у  YII;
 λ3: Q  E→ YIII – функция выходов типа 3, реализующая отображе-
ние D  Q  Е в YIII. Другими словами, функция λ3: некоторым па-
3

рам „состояние – сохраняющий входной сигнал” (а(∆), е(∆)) ставит


в соответствие выходной сигнал автомата у(∆)= λ3(а(∆), е(∆)), где
у  YIII;
Абстрактные автоматы М представляют собою объединение автоматов
1-го, 2-го и 3-го рода, функционируют в автоматное непрерывное время Тi,
которое состоит из двух отрезков ti и ∆i (Тi= ti+∆i), описанных ранее.
В каждый момент ∆i автомат способен воспринимать входной е(∆) со-
храняющий сигнал – произвольную букву входного сохраняющего алфавита
Е и находится в определенном состоянии а(∆) подмножества πj из множества

66
Q (πj  Q) состояний автомата, причем в начальный момент времени ∆=0
инициальный автомат всегда находится в своем начальном состоянии а0, то
есть а(0)=а0.
В каждый момент ti автомат 1-го рода способен воспринимать входной
х(t) информационный сигнал – произвольную букву входного информацион-
ного алфавита Х и осуществлять переход в новое состояние а(t), которое
принадлежит определенному подмножеству состояний πj, сохраняющегося
при входном сигнале еj(∆) и входящего во множество состояний Q (πj  Q), а
также выдавать соответствующий выходной сигнал у1(t) – некоторую букву
выходного алфавита YI.
Закон функционирования абстрактного автомата в автоматном непре-
рывном времени в случае автомата 1-го рода задается уравнениями:

a(t )   (a( 1), x(t ));


 0

a()   e (a(t ), e()); (2.15)

 y1L (t )  1 (a( 1), x(t )),

a(t ), a()  ; i  0, 1, 2,...;   0, 1, 2,... .
 j

В каждый момент ti автомат 2-го рода способен воспринимать входной


х(t) информационный сигнал – произвольную букву входного информацион-
ного алфавита Х и осуществлять переход в новое состояние а(t), которое
принадлежит определенному подмножеству состояний πj, сохраняющегося
при входном сигнале еj(∆) и входящего во множество состояний Q (πj  Q), а
также выдавать соответствующий выходной сигнал у2(Т) – некоторую букву
выходного алфавита YII.
Закон функционирования абстрактного автомата в автоматном непре-
рывном времени в случае автомата 2-го рода задается уравнениями:

67
a(t )   (a( 1), x(t ));
 0

a()   e (a(t ), e()); (2.16)

 y L2 (T )  2 (a(t ), a()),

a(t ), a()  ; i  0, 1, 2,...;   0, 1, 2,... .
 j

В каждый момент ti автомат 3-го рода способен воспринимать входной


х(t) информационный сигнал – произвольную букву входного информацион-
ного алфавита Х и осуществлять переход в новое состояние а(t), а также спо-
собен воспринимать сохраняющийся входной сигнал еj(∆)– произвольную бу-
кву входного сохраняющего алфавита Е и осуществлять в каждый момент ∆i
переход в новое состояние а(∆) входящего в подмножество µi множество со-
стояний Q (µi  Q), а также выдавать соответствующий выходной сигнал
у3(Δ) – некоторую букву выходного алфавита YIII.
Закон функционирования абстрактного автомата в автоматном непре-
рывном времени в случае автомата 3-го рода задается уравнениями:

a(t )   (a( 1), x(t ));


 0

a()   y (a(t ), e()); (2.17)

 y L3 ()  3 (a(), e()),

a(t )  , a()  ; i  0, 1, 2,...;   0, 1, 2,... .
 j j

Установлением законов функционирования абстрактных автоматов 1-го,


2-го и 3-го рода обобщенного абстрактного автомата М заканчивается опре-
деление абстрактного автомата.
Смысл понятия абстрактного автомата 1-го рода состоит в реализации
некоторого отображения φ1 последовательного множества элементарных р
слов, состоящих из букв входного информационного алфавита Х и букв
входного сохраняющего алфавита Е, в множество слов выходного алфавита
YI.

68
Каждое элементарное входное слово р (р=х, е), последовательно подает-
ся на вход данного абстрактного автомата М, установленного предварительно
в начальное состояние. В момент такта t под воздействием входной х(t) бук-
вы входного информационного алфавита Х автомат М способен перейти в
новое состояние подмножества состояний πj, сохраняющегося при входной
букве еj(∆) входного сохраняющего алфавита Е автомат М, и входящего в
множество состояний Q (πj  Q), а также выдавать соответствующий выход-
ной сигнал у1(t) – некоторую букву выходного алфавита YI.
Смысл понятия абстрактного автомата 2-го рода состоит в реализации
некоторого отображения φ2 последовательного множества элементарных р
слов, состоящих из букв входного информационного алфавита Х и букв
входного сохраняющего алфавита Е, а также выдавать соответствующий вы-
ходной сигнал у2(Т) – некоторую букву выходного алфавита YII.
Смысл понятия абстрактного автомата 3-го рода состоит в реализации
некоторого отображения φ3 последовательного множества элементарных р
слов, состоящих из букв входного информационного алфавита Х и букв
входного сохраняющего алфавита Е, в множество слов выходного алфавита
YIII.
В момент такта t под воздействием входной х(t) буквы входного инфор-
мационного алфавита Х автомат М способен перейти в новое состояние аi
подмножества состояний μi, а потом перейти в новое состояние аk подмноже-
ства состояний μj при входной букве еj(∆) входного сохраняющего алфавита Е
автомат М, и входящего во множество состояний Q (μi  Q), а также выда-
вать соответствующий выходной сигнал у3(Δ) – некоторую букву выходного
алфавита YIII.
Возникающие таким образом конечные последовательности входных
элементарных слов р(Т) = х(t), е(∆) на основании законов функционирования
автомата в автоматном непрерывном времени Т вызывают соответственно
определенные конечные последовательности qi= φi(p) выходных букв из со-
ответствующих входных алфавитов YI, YII, YIII. Эту последовательность qi на-

69
зывают выходным словом автомата 1-го, 2-го или 3-го рода обобщенного ав-
томата М.
Таким образом, отнесся каждой последовательности входных элемен-
тарных слов р соответствующую ему последовательность выходного слова qi,
получаем искомое отображение φi, которое называют отображением, инду-
цированным абстрактным автоматом М, который в состоянии работать как
автомат 1-го, 2-го и 3-го рода.

Y1
А Y2
Е Y3

Рис. 2.6. Структурная схема абстрактного М-автомата А

Абстрактный М-автомат А, который описывается вектором (2.14), имеет


два входа Х и Е и три выхода Y1, Y2, Y3 (рис. 2.6). Функционирование автома-
та исследуется в автоматном непрерывном времени Т [64; 70].
Абстрактный автомат, описывающий реальное компьютерное устройст-
во, должен удовлетворять элементарным требованиям надежности, устойчи-
вости состояний и выходных символов (слов). Здесь следует отступить от су-
губо абстрактного понятия символов входного алфавита и учитывать, что на
входные каналы (узлы) реального устройства поступают устанавливающие и
сохраняющие сигналы вполне определенной длительности. Под действием
какого-либо устанавливающего входного сигнала x(t) устройство переходит
во вполне определенное состояние а(t) и должно оставаться в нем, пока не
закончится действие этого входного сигнала. На уровне абстрактной модели
это означает, что если при поступлении входного сигнала x(t) автомат пере-
шел в состояние а(t), то он должен оставаться в нем, пока сохраняется дли-
тельность входного сигнала x(t) (многократное воздействие символа x за пе-
риод времени t в состоянии а). В период воздействия сохраняющего входного
70
сигнала e(Δ) состояние а(t) сохраняется (а(t) = а(Δ)) в автоматах 1-го и 2-го
рода или осуществляется укрупненный переход в новое состояние а(Δ), то
есть состояние а(t) ≠ а(Δ), в автоматах 3-го рода. Выполнение этого условия
необходимо также для ориентации на определенную реализацию автомата в
задаваемом элементном базисе [64].
Для правильной (функционально надежной) работы автомата А нельзя
позволять, чтобы на входные узлы схемы памяти поступали сигналы, кото-
рые брали участие в создании выходных сигналов и по цепи обратной связи
подавались бы в тот же самый момент t на входные узлы тех же самых схем
памяти. В связи с этим в памяти автомата целесообразно использовать за-
держки для появления входных сигналов обратной связи в следующий мо-
мент времени t+1. Примером использования линии задержки в схемах памя-
ти могут быть двухступенчатые регистры, использующие в качестве задерж-
ки вторую ступень памяти. Каждая ступень в регистре тактируются синхро-
импульсами τi (i=1, 2) только одной серии, или отдельные группы схем памя-
ти, каждая из которых имеет устанавливающие х(t) входные сигналы, кото-
рые тактируются синхроимпульсами τi (i=1, 2) только одной серии. При ис-
пользовании нескольких групп схем памяти для создания обратных связей
можно использовать выходные сигналы других групп, которые в данный мо-
мент t имеют устойчивые выходные сигналы.
Таким образом, структурная схема многофункционального автомата
М состоит из схемы автоматной памяти (регистра) и пяти комбинационных
схем. Она представлена комбинационной схемой функций возбуждения па-
мяти первой ступени регистра, сохраняющей комбинационной схемой памя-
ти первой ступени регистра, комбинационной схемой выходов типа 1, симво-
лизирующие автомат 1-го рода, комбинационной схемой выходов типа 2,
символизирующие автомат 2-го рода, и комбинационной схемой выходов ти-
па 3, символизирующие автомат 3-го рода. Структурная схема многофунк-
ционального автомата М представлена на рис. 2.7.

71
у1(t) у2(Т) у3(Δ)

комбинацион- комбинацион- комбинацион-


ная схема ная схема ная схема
выходов выходов выходов
типа 1 типа 2 типа 3

РЕГИСТР

комбинационная
схема функций
возбуждения

комбинационная
схема сохране-
ния состояний

х(t) е(Δ)

Рис. 2.7. Состав структурной схемы абстрактного многофункцио-


нального М-автомата

2.7. Понятие об абстрактных автоматах, с перестраиваемой


структурой запоминания состояний

Многофункциональные автоматы на схемах автоматной памяти имеют


возможность с помощью автомата настройки U выполнять комутацию
функций возбуждения и выходов, как это осуществлялось при реализации в
автоматах с памятью на триггерах (рис. 1.4), а также с помощью

72
g-ступенчатого автомата А, имеющего (g-1) автомат стратегии АМ, который
генерирует сохраняющие е(∆) входные сигналы для абстрактного М-автомата
А и выполняет перестройку (регенерацию) функций сохранения состояний
многофункциональной памяти автомата Ау, что является новым в теории ие-
рархических, многофункциональных автоматов.
Обобщенную структурную схему многофункционального автомата А на
схемах автоматной памяти, которые составляют регистр Rg на схемах
автоматной памяти, комбинованные схемы (КС), автомата настройки U и
(g-1)-ступенчатого автомата стратегии АМ иллюстририрует рис. 2.8.
Основные понятия. Принцип структурной организации элементарных
многоуровневых устройств памяти (МУСП) состоит в том, что их разбивают
на управляющие и управляемые многофункциональные схемы автоматной
памяти, соединенные между собой следующим способом:
 БА (базовые автоматы типа И-НЕ, ИЛИ-НЕ или И-ИЛИ-НЕ) і-й
группы управляемой МФСП Аі, количество Ri которых больше
единицы (Ri>1), через сохраняющую входную шину, соединены с
выходными шинами одной или нескольких МФСП Аk (k=1, 2, ...,
і-1), которые составляют (g-1)-ступенчатый автомат стратегии АМ для
МФСП Аі;
 устанавливающие входные и выходные шины многоуровневой
схемы памяти (МУСП) Аі (і=1, 2, ..., g) соответственно соединены с
общими входными и выходными шинами МУСП.
Суть принципа запоминания состояний в МУСП с много-
функциональной системой организации между МФСП состоит в том, что
устанавливающими входными сигналами xi(t) состояния управляемых МФСП
аі запоминаются только в том случае, если они принадлежат блокам πі
состояний, которые запоминаются под влиянием сохраняющегося входного
сигнала ej(Δ), который генерируется управляющей МФСП Аk.

73
Входные сигналы

автомата А

Регистр Rg Комбинационные схемы

Выходные сигналы
Uδ Uλ

автомата А
(g-1)-ступенчатого ав-
томата стратегии АМ Автомат настройки U

Входные сигналы автомата

настройки U

Входные сигналы (g-1)-ступенчатого автомата стратегии АМ

Рис. 2.8. Обобщенная структурная схема многофункционального


автомата А на схемах автоматной памяти

Под воздействием входного сигнала xi(t) устанавивается состояние aі(t)


управляемой МФСП, которое, при последующем воздействии сохраняющего
входного сигнала ej(Δ), переводит состояние aі(t) в новое состояние ak(Δ) в
блоке μі. При этом происходит укрупненный переход в новый блок πj
состояний схемы памяти (см. табл. 2.1). При запоминании в МУСП возникает
качественно новая вертикальная иерархическая взаимосвязь состояний,
которая определяет блоки πj состояний аі управляемых МФСП зависимо от
запоминающих состояний ak управляющих МФСП.
МУСП с многофункциональной системой организации определяет такую
структуру, в которой многофункциональный режим работы одного
устройства определяется другим устройством, так называемым автоматом
стратегии АМ. Автомат стратегии АМ в МУСП может быть моно- и
многофункциональным устройством памяти. В зависимости от возможностей

74
автомата стратегии АМ МУСП с многофункциональной системой
организации можно определить как открытою, полуоткрытою или закрытою
структурою.
Рассмотрим открытые и полузакрытые структуры устройств памяти.
Определение 2.5. Открытою многоуровневою структурою устройства
памяти МУСП с многофункциональною системою организации назовем
автомат, который состоит из двух устройств: управляемой МФСП Ау и
многофункционального автомата стратегии АМ, которые имеют
объединенные множества состояний, входные Х и выходные Y алфавиты и
сохраняющий входной алфавит ЕН автомата стратегии АМ.
Открытую многоуровневую структуру устройства памяти МУСП с
многофункциональною системою организации иллюстрирует рис. 2.9. Такая
структура позволяет расширить многофункциональность, используя
дополнительный автомат стратегии.
Определение 2.6. Полузакрытою многоуровневою структурою
устройства памяти МУСП с многофункциональною системою организации
назовем автомат, который состоит из двух устройств: управляемой МСП Ау и
многофункционального (или монофункционального) автомата стратегии АМ,
которые имеют объединенные множества состояний, входные Х и выходные
Y алфавиты.
Полузакрытую многоуровневую структуру устройства памяти МУСП с
многофункциональною системою организации иллюстрирует рис. 2.10.
Триггеры и регистры на триггерах представляют собою закрытые структуры
памяти, в связи с тем, что они не способны изменять структуру
запоминаемых состояний.
МФСП вместе с автоматом стратегии может создавать полузакрытые
или открытые многоуровневые структуры устройств памяти с
многофункциональною системою организации.

75
ху уу
Ау
Х
Ey уМ
Y

хМ
АМ
уH

EH

Рис. 2.9. Открытая многоуровневая структура

ху уу
Ау
Y
Х
Ey уМ

хМ
АМ

Рис. 2.10. Полузакрытая многоуровневая структура

Иерархический абстрактный автомат А с памятью на МФСП


рассматривается как g-ступенчатое (g > 1) устройство, состоящее из
регистров Rj(j = 1, 2, …, g), которые взаемодействуют одновременно, и двух
комбинационных схем КС1і, КС2і (і = 1, 2, ..., g) на каждой ступени. На
уровне g (верхнему) иерархический g-ступенчатый автомат А способен
функционировать как многофункциональный автомат 1-го, 2-го, а также 3-го
рода, который имеет (g–1)-ступенчатый автомат стратегии АМ,

76
использующийся для сохранения определенного блока πі состояний
соответствующего автомата на уровне g.

Входные сигналы g-уровня

Комбинационная Комбинационная
схема 1g (КС1) Регистр Rg схема 2g (КС2) вы-
входных сигналов ходных сигналов

Выходные сиг-
налы g-уровня
Еg

Входные сигналы (g-1)уровня

Комбинационная Комбинационная
схема 1 g-1 (КС1) Регистр Rg-1 схема 2g-1 (КС2)
входных сигналов выходных сигна-
лов
Выходные сигна-
(g – 1)-уровневый Е g-1 лы (g-1)-уровня
автомат стратегии АМ

Рис. 2.11. Структурная схема автомата 1-го рода


(открытая g-уровневая структура)

Каноническую структуру g-ступенчатого абстрактного автомата 1-го, 2-


го и 3-го рода на МФСП одновременно с (g – 1)-ступенчатым автоматом
стратегии изображено на рис. 2.11 —2.13.
В отличии от автоматов Мили (1-го рода) и Мура (2-го рода) с памятью
на триггерах, функционирование которых рассматривается в автоматном
дискретном времени, автоматы Мараховского на МФСП , функционирование
которых рассматривается в автоматном непрерывном времени [64], способны
при различных входных сигналах еj(Δ) запоминать состояния определенных

77
блоков (подмножеств) πj(πj  Q). В соответствии с этой способностью можно в
каждом из блоков πj(πj  Q) реализовать различные монофункциональные
автоматы Мили и Мура, а также, воспользовавшися разными блоками
πj(πj  Q) памяти МФСП g-уровня и реализовать многофункциональные
автоматы 1-го и 2-го рода (рис. 2.11–2.12).

Входные сигналы g-уровня

Комбинационная Комбинационная
схема 1g (КС1) Регистр Rg схема 2g (КС2) вы-
входных сигналов ходных сигналов

Выходные сиг-
налы g-уровня
Еg

Входные сигналы (g-1)уровня

Комбинационная Комбинационная
схема 1 g-1 (КС1) Регистр Rg-1 схема 2g-1 (КС2)
входных сигналов выходных сигна-
лов
Выходные сигна-
(g – 1)-уровневый Е g-1 лы (g-1)-уровня
автомат стратегии АМ

Рис. 2.12. Структурная схема автомата 2-го рода


(открытая g-уровневая структура)

Регистр Rg на МФСП и комбинационные схемы (КС) – это устройства,


которые используются для обработки частной информации верхнего g-
уровня. Каждое такое устройство можно описать как абстрактный автомат,
который обрабатывает входную информацию и сохраняющие еj(Δ) входные

78
сигналы которого, принадлежащие множеству Еg (еj(Δ)  Еg), поступают из
(g–1)-уровневого автомата стратегии (рис. 2.11)

Входные сигналы g-уровня

Комбинационная Комбинационная
схема 1g (КС1) Регистр Rg схема 2g (КС2) вы-
входных сигналов ходных сигналов

Выходные сиг-
налы g-уровня
Еg

Входные сигналы (g-1)уровня

Комбинационная Комбинационная
схема 1 g-1 (КС1) Регистр Rg-1 схема 2g-1 (КС2)
входных сигналов выходных сигна-
лов
Выходные сигна-
(g – 1)-уровневый Е g-1 лы (g-1)-уровня
автомат стратегии АМ

Рис. 2.13. Структурная схема автомата 3-го рода


(открытая g-уровневая структура)

Таким образом, приходим к выводам, что автоматы Мили и Мура, кото-


рые используют память на триггерах, являются частным случаем автоматов
М, которые реализуют свою память на МФСП.
Показано, что, автоматы М g–уровневой ступени на МФСП одновре-
менно с (g–1)-уровневым автоматами стратегии АМ имеют уникальную спо-
собность обрабатывать частную и общую информацию за один такт машин-
ного времени.

79
Показано, что автоматы М g–уровневой ступени на МФСП имеют ка-
чественно новые (по сравнению с автоматами на триггерах) переходы из од-
ного состояния в другое под воздействием еj(Δ) входных сигналов:
укрупненные, вероятностные и нечеткие.

2.8. Понятие об абстрактных вероятностных автоматах 3-го рода

Различия между дискретными автоматами, которые описывают функ-


ционирование устройств компьютера и даже самого компьютера, и моделя-
ми, которые использует человеческий мозг, состоит в той способности, кото-
рая позволяет человеку думать и делать заключения в неточных, неколичест-
венных, нечетких, расплывчатых терминах, принимая в расчет параллельные
соображения как общего, так и сопутствующего, частного характера [49].
Талантливый математик Фрэнк Пламптон Рамсей доказал, что полная
неупорядоченность невозможна. Каждое достаточно большое множество чи-
сел, точек или объектов обязательно содержит высоко упорядоченную струк-
туру [144].
Основным элементом человеческого мозга является нейрон, важнейшую
роль в котором играют перестройки надмолекулярных структур в различных
частях нервной клетки, а также волны структурных перестроек, сопровож-
дающие передачу информации в пределах данного нейрона и от нейрона к
другому нейрону [101]. Нейронную память представляют в матричном виде,
управляемую по двум координатам возбуждающими и тормозящими вход-
ными сигналами и способную выполнять структурную перестройку передачи
информации в иерархических ансамблях нейронов [37–38].
Рассматриваемые многофункциональные автоматы 3-го рода способны
переходить в новое состояние по двум координатам (переменным) информа-
ционных (устанавливающих) и сохраняющих входных сигналов и осуществ-
лять структурную перестройку подмножеств запоминаемых состояний, кото-
рую можно сравнить с работой нейрона [37–38]. В связи с этим представляет

80
интерес исследование функционирования многофункциональных автоматов
3-го рода при поступлении на них вероятностных или нечетких входных
слов.
Вероятностные переходы в автоматах 3-го рода происходят под воздей-
ствием вероятностных элементарных рв1(Т) входных слов автоматного не-
прерывного времени двух типов:

рв1(Т) = хр(t), ej(∆), (2.18)

где хр(t) –информационный входной сигнал (хр  Х), который однозначно ус-
танавливает состояние памяти автомата, не сохраняемое ни при одном со-
храняющем ej(∆) входом сигнале;
и
рв2(Т) = хі(t), e вj (∆), (2.19)

где e вj (∆) – вероятностный сохраняющий входной сигнал ( e вj  Е).


Информационный хр(t) входной сигнал (хрХ) в детерминированных
автоматах является запрещенным, так как устанавливает на выходных узлах
схем памяти выходной сигнал, который не сохраняется ни при одном сохра-
няющем ej(∆) входом сигнале и ведет к вероятностным переходам, что не раз-
решено (просто запрещено).
Вероятностное слово первого типа (2.18) позволяет осуществлять ве-
роятностный переход в тактовый внутренний момент ∆ из ар(t) состояния,
которое не запоминается, в неопределенное состояние вполне определенного
πj блока состояний автомата, под воздействием сохраняющего ej(∆) входного
сигнала.
Вероятностное слово второго типа (2.19) позволяет осуществлять ве-
роятностный переход в тактовый внутренний момент ∆ из определенного
аі(t) состояния в неопределенное состояние вполне определенного μі блока

81
состояний под воздействием вероятностного сохраняющего eвj (∆) входного
сигнала.
Таким образом, вероятностные переходы в автоматах 3-го рода спо-
собны осуществлять переходы из одного состояния в состояние определен-
ного блока состояний с определенной мерой вероятности.
Специалисты по теории Рамсея стараются вычислить, сколь велико
должно быть множество звёзд, чисел или каких-либо объектов, чтобы можно
было гарантировать существование определённой желаемой подструктуры.
На решение таких задач часто требуются десятилетия, и поддаются они толь-
ко при самом изобретательном и тонком рассуждении. Пытаясь найти реше-
ния поставленной задачи, специалисты по теории Рамсея помогают тем са-
мым инженерам в построении более совершенных сетей коммуникации и
систем передачи и поиска информации. Они также открыли некоторые мате-
матические методы, которые пригодятся учёным в будущем. Возможно, са-
мое важное заключается в том, что теория Рамсея исследует основополагаю-
щую структуру математики, т.е. структуру, пронизывающую всю Вселенную.
В отличие от многих разделов современной математики теорию Рам-
сея можно изложить на интуитивном уровне. В самом деле, привлекатель-
ность этой теории отчасти обусловлена той простотой, с которой можно
сформулировать её задачи.
Теорию Рамсея можно сформулировать в ещё более общем виде. Если
число объектов в совокупности достаточно велико и каждые два объекта свя-
зывает одно из набора отношений, то всегда существует подмножество дан-
ной совокупности, содержащее заданное число объектов, и при этом такое,
что в нём все объекты связаны отношением одного типа.
Есть некая ирония в том, каким образом за два года до смерти Рамсей
вывел теорию, ныне называемую его именем. Он пришёл к основной идее,
пытаясь доказать тезис, выдвинутый Расселом и Альфредом Нортом Уайтхе-
дом в их основополагающем труде «Principia Mathematica» (Основы матема-
тики). Они предположили, что все математические истины могут быть выве-

82
дены из ограниченного набора аксиом. Развивая эту идею, немецкий матема-
тик Давид Гильберт предположил, что должна существовать процедура, по-
зволяющая решить, следует ли то или иное утверждение из данного набора
аксиом или нет. Рамсей показал, что в некотором частном случае такая про-
цедура принятия решения существует. (Спустя несколько лет Курт Гёдель и
его последователи, англичанин Алан Тьюринг и другие, исчерпывающим об-
разом доказали, что в общем случае такой процедуры не существует.)
Усилиями Рамсея, Эрдёша, Ван дер Вардена и многих других были
заложены основы теории, носящей имя Рамсея. Для нас очень важен сам ре-
зультат теории Рамсея, утверждающий, что каждое достаточно большое
множество чисел, точек или объектов обязательно содержит высоко упоря-
доченную структуру [133; 144]. С этой точки зрения мы и подходим к созда-
нию вероятностных и нечетких автоматов 3-го рода.
Рассмотрим два типа вероятностных абстрактных автомата 3-го рода в
зависимости от типов элементарных входных слов (2.18 –2.19).
Вероятностное слово первого типа (2.18) определяет функционирова-
ние вероятностного абстрактного автомата 3-го рода первого типа.
Вероятностный абстрактный автомат 3-го рода первого типа задается
следующим определением.
Определение 2.7. Математическою моделью вероятностного устройства с
многофункциональной системой организации памяти на схемах автоматной
памяти является абстрактный вероятностный автомат АВ1 определяемый как
десятикомпонентный кортеж или вектор [64]:

АВ1 = (хр, Е, YIII


B
, Q, π, e0, a0, aр, δo,  yB , 3B , Ре), (2.20)

у которого:
 хр, – информационный входной сигнал (входной информационный
алфавит);

83
 Е = {е0, е1,…, еR-1} – множество сохраняющих входных сигналов
(входной сохраняющий алфавит);
 YIIIB1 = { Y0B1 , Y1B1 ,...,YKB11 } – множество вероятностных выходных сиг-
3

налов типа 3 (выходной вероятностный алфавит типа 3);


 Q = {a0, a1,…, am1} – произвольное множество запоминаемых со-
стояний автомата (алфавит состояний);
 π = {π0, π1,…, πR-1} –множество блоков πj состояний (алфавит бло-
ков состояний);
 е0  Е – начальный сохраняющий входной сигнал;
 a0  π0 (  j  Q) – начальное состояние автомата;
j

 δo: Q  хр → ар, – однозначная функция перехода, реализующая

отображение D  Q  x p в ар,. Другими словами, функция δo: не-


0

которым парам „состояние – информационный входной сигнал”


(а(∆-1), хр,(t)) ставит однозначно в соответствие несохраняемое со-
стояние автомата ар(t) = δo(а(∆-1), хр(t)), где ар Q;
  B1 : ар  E→ πj – функция вероятностного укрупненного перехода,
y

реализующая отображение D  a  e в πj. Другими словами,


p j y

функция  B1 некоторым парам „несохраняемое состояние – сохра-


y

няющий входной сигнал” (ар(t), е(∆)) ставит в соответствие состоя-


ние автомата а(∆)=  B1 (ар(t), е(∆)), где ар(t)  πj, а(∆)  πj, ар(t) 
y

а(∆);

 3B1 : Q  E→ YIIIB1 –вероятностная функция выходов типа 3, реали-

зующая отображение D   a  Е в YIIIB1 . Другими словами, функ-


p 3

ция  B1 : некоторым парам „несохраняемое состояние – сохраняю-


3

84
щий входной сигнал” (ар(t), е(∆)) ставит в соответствие выходной

сигнал автомата ув1(∆)=  B1 (ар(t), е(∆)), где у  YIIIB1 ;


3

 Ре(ареj) – система условных вероятностей.


Система условных вероятностей Ре, заданных для каждой пары (ар(t),
е(∆)) на множестве πj  YIIIB1 ( πj Q; YIIIB1  YIII, где YIII выходные сигналы авто-
мата 3-го рода) характеризует вероятность перехода автомата в состояние
аs(∆) с выдачей сигнала уk(∆), который отображает состояние аs(∆) автомата,
при условии, что автомат предварительно был установленный в состояние
ар(t), которое не запоминается, и на его входы подан сохраняющий еj(∆)
входной сигнал, способный сохранять все множество состояний блока πj со-
стояний (аs πj).
Закон функционирования вероятностного абстрактного автомата 3-го
рода первого типа задается уравнениями:

а (t )   (a( 1), x (t ));


 р 0 р

 a ( )   B1 (a (t ), e(), Pe ); (2.21)
p

 y B1 ()   (a(), e()),
 L 3
a(t )  j , a()  j ;

 i  0, 1, 2,...;   0, 1, 2,..., 0  Pe  1.

Вероятностное слово второго типа (2.19) определяет вероятностный


абстрактный автомат 3-го рода второго типа.
Вероятностный абстрактный автомат 3-го рода второго типа задается
следующим определением.
Определение 2.8. Математическою моделью вероятностного устройства с
многофункциональной системой организации памяти на схемах автоматной
памяти является абстрактный вероятностный автомат АВ2 определяемый как
одиннадцатикомпонентный кортеж или вектор [64]:

АВ2 = (Х, Ев2, YIIIB 2 , Q, π, e0, a0, δo,  yB 2 , 3B 2 , Р(0), Ре), (2.22)

у которого:

85
 Х= {х1, х2,…, хN-1} –информационный входной сигнал (входной
информационный алфавит);
 Ев2 = { e1B 2 , e2B 2 , ... e RB21 } – множество вероятностных сохраняющих
входных сигналов (входной вероятностный сохраняющий алфа-
вит);
 YIIIB 2 = { Y0B 2 , Y1B 2 ,...,YKB 21 } – множество вероятностных выходных сиг-
3

налов типа 2 (выходной вероятностный алфавит типа 2);


 Q = {a0, a1,…, am1} – произвольное множество запоминпемых со-
стояний (алфавит состояний);
 π = {π0, π1,…, πR-1} –множество блоков πj состояний (алфавит бло-
ков состояний);
 е0  Е –начальный сохраняющий входной сигнал;
 a0  π0 ( j  Q ) – начальное состояние автомата;
j

 δo: Q  Х → Q, – однозначная функция перехода, реализующая

отображение D  Q  Х в Q,. Другими словами, функция δo: неко-


0

торым парам „состояние – информационный входной сигнал” (а(∆-


1), х(t)) ставит в соответствие состояние автомата а(t)= δo(а(∆-1),
х(t)), где а  Q;
  B2 : Q  Ев2→ πj – функция вероятностного укрупненного перехо-
y

да, реализующая отображение D  Q  E в πj. Другими словами,


B2y

функция  B 2 некоторым парам „состояние – вероятностный сохра-


y

няющий входной сигнал” (а (t), еВ2(∆)) ставит в соответствие со-


стояние автомата а(∆)=  B 2 (а(t), еВ2(∆)), где а(t)  πі, а(∆)  πj,
y

а(t) ≠ а(∆) (а (t), а(∆) Q);

 3B 2 : Q  Ев2→ YIIIB2 –вероятностная функция выходов типа 3, реали-

зующая отображение D  Q  Е в YIIIB2 . Другими словами, функ-


B23

86
ция B2 : некоторым парам „состояние – вероятностный сохраняю-
3

щий входной сигнал” (а (t), еВ2(∆)) ставит в соответствие выходной

сигнал автомата ув2(∆)=  B 2 (а (t), еВ2(∆)), где у  YIIIB2 ;


3

 Р(0)={P0, P1, P2, …, Pk-1,} –начальное распределение вероятностей


блока πj состояний автомата;
 Ре(а еВ2j) – система условных вероятностей.
Система условных вероятностей Ре, заданных для каждой пары (а(t),
еВ2j (∆)) на множестве πj  YIIIB2 ( πj  Q; YIIIB2  YIII, где YIII выходные сигналы ав-
томата 3-го рода) характеризует вероятность перехода автомата в состояние
аs(∆) с выдачей сигнала ув2(∆), который отображает состояние аs(∆) автомата,
при условии, что автомат предварительно был установленный в состояние
а(t) и на его входы подан вероятностный сохраняющий еВ2j (∆) входной сиг-
нал, способный сохранять все множество состояний блока πj состояний (аs
πj).
Закон функционирования вероятностного абстрактного автомата 3-го
рода второго типа задается уравнениями:

a(t )   (a(  1), x(t ));


 0

a()   B 2 (a(t ), e j (), P0 , Pe );
B2 (2.23)
 B2
 y L ()   в 2 (a(), e()),
 3
a(t )  j , a()  j ;

 i  0, 1, 2,...;   0, 1, 2,..., 0  P  1; 0  Pe  1.
 0

Смысл понятия абстрактного вероятностного автомата 3-го рода состоит


в реализации некоторого вероятностного отображения ψв множества вероят-
ностных слов рв(Т) входных алфавитов в множество слов ув(∆) выходного
алфавита, символы которых принадлежат вполне определенным подмноже-
ствам YIII. Появление каждого символа выходной последовательности зави-
сит и определяется системой условных вероятностей в соответствии с типом
абстрактного вероятностного автомата 3-го рода.

87
2.9. Понятие об абстрактных нечетких автоматах 3-го рода

Абстрактные нечеткие автоматы 3-го рода рассматриваются при поступ-


лении на их входные узлы элементарных нечетких рн(Т) входных слов (рн(Т)
= хр(t), ев(∆)) в автоматном непрерывном времени Т.
Определение 2.9. Математическою моделью нечеткого устройства с мно-
гофункциональной системой организации памяти на схемах автоматной па-
мяти является абстрактный нечеткий автомат М определяемый как четырна-
дцатикомпонентный кортеж или вектор [64]:

Ан = (хр, Е, Ев, Y H , Q, Qн, π, e0, a0, δo,  H , 3H , Р(0), Ре), (2.24)
III y

у которого:
 хр – информационный входной сигнал (входной информационный
алфавит);
 Е = множество сохраняющих входных сигналов (входной сохра-
няющий алфавит);
 ЕН = { e1Н , e2Н , ... e RН1 } – множество нечетких сохраняющих входных
сигналов (входной нечеткий сохраняющий алфавит, где
( Е
H
 Е) );
j

 Y H = { Y0Н , Y1Н ,...,YKН 1 } – множество нечетких выходных сигналов


III 3

автомата 3-го рода (выходной нечеткий алфавит);


 Q – произвольное множество запоминаемых состояний автомата
(алфавит состояний);
 QН = {a0, a1,…, am1} – произвольное нечеткое подмножество со-
стояний (алфавит нечетких подмножеств состояний, где
( Q
H
 Q) );
j

88
 π = {π0, π1,…, πR-1} –множество блоков πj состояний (алфавит бло-
ков состояний);
 е0  Е –начальный сохраняющий входной сигнал;
 a0  π0 (  j  Q) – начальное состояние автомата;
j

 δo: Q  хр → ар, – однозначная функция перехода в незапоминаемое

ар состояние, реализующая отображение D  Q  х р в ар. Другими


0

словами, функция δo: некоторым парам „состояние – информаци-


онный входной сигнал” (а(∆-1), хр(t)) ставит в соответствие несо-
храняемое состояние автомата ар(t)= δo(а(∆-1), хр(t)), где ар Q;
 H: Q  ЕН→ πj – функция нечеткого укрупненного перехода, реа-
y

лизующая отображение D  Q  E в πj. Другими словами, функ-


Н
y

ция  H некоторым парам „ несохраняемое состояние – нечеткий


y

сохраняющий входной сигнал” (ар(t), еН(∆)) ставит в соответствие


состояние автомата а(∆)=  H (ар(t), еН(∆)), где ар(t) πі, а(∆) πj,
y

ар(t) ≠ а(∆);

  Н : QН  ЕН→ YIIIН – нечеткая функция выходов, реализующая ото-


3

бражение D  Q  Е в YIIIН . Другими словами, функция 3Н :


Н Н
3

некоторым парам „несохраняемое состояние – нечеткий сохра-


няющий входной сигнал” (ар(t), еН(∆)) ставит в соответствие вы-

ходной сигнал автомата уН(∆)= 3Н (ар(t), еН(∆)), где уН  YIIIН ;

 Р(0)={P0, P1, P2, …, Pk-1,} –начальное распределение нечеткого под-


множества QН состояний автомата;
 РН(ар еНj) – система условных вероятностей.
Система условных вероятностей РН, заданных для каждой пары (ар(t),
еН(∆)) на множестве QН  YIIIН ( QН  Q; YIIIН  Yiii, где YIII выходные сигналы

89
автомата 3-го рода) характеризует вероятность перехода автомата в состоя-
ние аs(∆) с выдачей сигнала уk(∆), который отображает состояние аs(∆) авто-
мата, при условии, что автомат предварительно был установленный в состоя-
ние ар(t) и на его входы подан нечеткий сохраняющий еНj(∆) входной сигнал,
способный переводить автомат из ар(t) состояния в а(∆) состояние блока πj
состояний, который принадлежит нечеткому подмножеству QН состояний (πj
 QН).
Закон функционирования нечеткого абстрактного автомата 3-го рода за-
дается уравнениями:

a (t )   (a(  1), x (t ));


 р 0 р

a ( )   н (a р (t ), e j ( ), P0 , Pн );
н
(2.25)
 н
 y L ( )  н (a( ), e н ( )),
 3
a р (t )  j , a( )  j ;

 i  0, 1, 2,...;   0, 1, 2,..., 0  P0  1; 0  Pн  1.

Смысл понятия абстрактного нечеткого автомата 3-го рода состоит в


реализации некоторого нечеткого отображения ψн множества элементарных
нечетких слов рв(Т) входных алфавитов в множество слов уН(∆) выходного
алфавита, символы которых принадлежат вполне определенным подмноже-
ствам YIIIН . Появление каждого символа выходной последовательности зави-
сит и определяется системой условных вероятностей в соответствии с систе-
мой условных вероятностей РН абстрактного нечеткого автомата 3-го рода.

2.10. Классификация детерминированных абстрактных


автоматов

Рассмотрим классификацию детерминированных абстрактных автоматов


по использованию типов их выходных сигналов, как это осуществлено в
классических абстрактных автоматах Мили, генерирующих выходные у1(t)
сигналы типа 1, и Мура, генерирующих выходные у2(Т) сигналы типа 2. Объ-
90
единенный абстрактный С-автомат характеризуется генерацией двух типов
(типа 1 и типа 2) выходных сигналов у1(t) и у2(Т). Схемы памяти этих автома-
тов используют триггеры, которые своими ограничениями определяют мо-
нофункциональный характер их работы.

Абстрактный
многофункциональный
М-автомат

Абстрактный Абстрактный Абстрактный


многофункциональный многофункциональный многофункциональный
С-автомат R1-автомат R2-автомат

Абстрактный Абстрактный Абстрактный


многофункциональный многофункциональный многофункциональный
автомат 1-рода автомат 2-рода автомат 3-рода

Рис. 2.14. Классификация абстрактных многофункциональных ав-


томатов на схемах автоматной памяти

Функционирование многофункциональных автоматов Мараховского ис-


следуется в автоматном непрерывном времени, а сами абстрактные автоматы,
память которых реализованы на МФСП, определяют многофункциональный
характер их работы и могут также классифицироваться по их типам выход-
ных сигналов, как это осуществлено в классических автоматах Мили и Мура.
Так, объединенный абстрактный многофункциональный М-автомат имеет
возможность генерировать три типа (тип 1, тип 2 и тип 3) выходных сигналов
у1(t), у2(Т) и у3(Δ). Сочетание в абстрактном многофункциональном автомате
только двух типов (тип 1 и тип 2) выходных сигналов у1(t) и у2(Т) можно по
аналогии с объединенным автоматом Мили и Мура также назвать много-

91
функциональным С-автоматом. Сочетание в абстрактном многофункцио-
нальном автомате только двух типов (тип 1 и тип 3) выходных сигналов у1(t)
и у3(Δ) назовем многофункциональным R1-автоматом, а сочетание в абст-
рактном многофункциональном автомате только двух типов (тип 2 и тип 3)
выходных сигналов у2(Т) и у3(Δ) назовем многофункциональным R2-
автоматом. Абстрактные многофункциональные автоматы, использующие
только один тип выходных сигналов у1(t), у2(Т) или у3(Δ) назовем соответст-
венно абстрактными многофункциональными автоматами 1-го, 2-го или 3-го
рода.
Классификация абстрактных многофункциональных автоматов с памя-
тью на МФСП представлена на рис. 2.14.
Отметим, что абстрактные монофункциональные автоматы Мили (1-го
рода), Мура (2-го рода) и С-автомат являются частным случаем абстрактных
многофункциональных автоматов 1-го, 2-го рода и С-автомата.
Такая классификация автоматов достаточно условная, поскольку за при-
знак классификации можно принимать и тип перехода (детерминированные,
вероятностные, нечеткие), тип используемой памяти в автомате (одноуровне-
вые, многоуровневые, иерархические) и т. д.

2.11. Классификация недетерминированных абстрактных


автоматов

Рассматриваемые недетерминированные (вероятностные и нечеткие) аб-


страктные автоматы 3-го рода характеризуются осуществлением переходов
по двум переменным за один такт Т автоматного непрерывного времени под
влиянием элементарных вероятностных и нечетких входных слов.
Вероятностные абстрактные автоматы 3-го рода описывают вероятност-
ные переходы из вполне определенного а(Δ-1) состояния в состояние а(Δ)
целого подмножества состояний вполне определенного блока πj состояний в
соответствии с определенной вероятностью Ре. Такие переходы могут быть

92
конструктивными, если учесть, что они выполняются в аппаратуре устройств
компьютера и могут быть определяемыми при испытаниях аппаратуры. Та-
кие переходы могут быть очень полезны при использовании их в алгоритмах
программ в связи с тем, что отсев ненужных вариантов повышает «машин-
ный» интеллект программы.
Нечеткие абстрактные автоматы 3-го рода описывают нечеткие перехо-
ды из вполне определенного а(Δ-1) состояния в состояние а(Δ) целого нечет-
кого Qн подмножества состояний, которое состоит из вполне определенных
подмножеств блоков πj состояний в соответствии с определенной вероятно-
стью Рн.
Такие переходы могут быть также конструктивными, если учесть, что
они выполняются в аппаратуре устройств компьютера и могут быть опреде-
ляемыми при испытаниях аппаратуры. Такие переходы также могут быть
очень полезны при использовании их в алгоритмах программ в связи с тем,
что отсев ненужных вариантов повышает «машинный» интеллект програм-
мы.
Классификация абстрактных вероятностных и нечетких автоматов

Абстрактный
многофункциональный
недетерминированный
автомат 3-рода

Абстрактный Абстрактный Абстрактный


вероятностный вероятностный нечеткий
автомат 3-рода автомат 3-рода автомат 3-рода
первого типа второго типа

Рис. 2.15. Классификация абстрактных недетерминированных


автоматов 3-го рода

93
третьего рода представлена на рис. 2.15.
Абстрактный недетерминированный автомат 3-го рода может быть об-
щим, когда в нем используются элементарные вероятностные входные слова
первого и второго типа, а также элементарные нечеткие входные слова.
Объединенный абстрактный недетерминированный автомат можно рас-
сматривать совместно с детерминированным абстрактным автоматом 3-го
рода. При этом происходит использование соответствующих элементарных
входных слов: однозначных, вероятностных первого и второго типа или не-
четких.

2.12. Понятие об автоматах четвертого рода, контролирующих


работоспособность базовых схем памяти

Все абстрактные автоматы с 1-го по 3-й род рассматривают только об-


ласть их функционирования в автоматном дискретном времени, или в авто-
матном непрерывного времени. В своем описания они не рассматривают
возможность проверки схем памяти на работоспособность [13-14; 24–26; 32;
35; 64; 90; 119; 140].
Вопросы проверки работоспособности схем памяти автоматов в общем
осуществляется схемотехническими средствами при наличии трех одинако-
вых устройств, которые через схему сравнения выдают сигнал, что схема ра-
ботает верно или не верно [44-45].
Эти проверки не выявляют работоспособности отдельных базовых схем
при их катастрофических отказах, на которых строится устройство.
При катастрофических отказах базовых схем является возможным по-
строение нового автомата четвертого рода, который бы выдавал сигнал про-
верки катастрофических отказов в базовых схемах памяти.
В настоящее время большие интегральные схемы (БИС) строятся с рас-
четом на 100% работоспособность всех компонентов схемы. Увеличение
числа компонентов и уменьшения их размеров увеличивает вероятность вы-

94
хода из области работоспособности компонентов и появление обрывов в их
связях. Это приводит к значительному брака кристаллов при построении
БИС и к катастрофическому отказу их в процессе эксплуатации.
С целью увеличения надежности работы системы из ненадежных элек-
тронных элементов делается многократное резервирование, распределение
сетевых систем и т.п., в которых отказ целого блока или устройства из строя
определяется выходным сигналом схем сравнения нескольких блоков [5-7].
К сожалению, определение катастрофических отказов в схемах памяти в
известных работах не рассматривается, а тем более их обнаружение.
Катастрофических отказов в базовых схемах памяти существует два ти-
па. Первый тип в базовых схемах памяти на логических элементах ИЛИ-НЕ
(И-НЕ) осуществляется при появлении неизменного активного выходного
сигнала хотя бы на одном из выходных узлов логических элементов, значе-
ние которых равно логической 1(0). Второй тип в базовых схемах памяти на
логических элементах ИЛИ-НЕ (И-НЕ) осуществляется при появлении неиз-
менных пассивных сигналов одновременно на всех выходных узлах логиче-
ских элементах ИЛИ-НЕ (И-НЕ), значение которых равны логическому 0(1).
Первый тип катастрофических отказов представляет собой активный посто-
янный выходной сигнал на выходном узле логического элемента, который по
цепям к входам логических элементов других групп базовой схеме памяти
делает схему памяти полностью не работоспособной. Такой же не работоспо-
собной становится схема памяти при втором типе катастрофических отказов,
когда на всех ее выходных узлах базовой схемы памяти значения пассивны.
Такое состояние схемы памяти не запоминается ни при одном сохраняющем
е(Δ) входном сигнале. При ответственных устройствах управления в таких
областях как: атомная электростанция, любой вид транспорта и т.д. катаст-
рофические неконтролируемые отказы недопустимы, так как компоненты
устройств и БИС должны работать надежно. Иначе, это приводит к большим
катастрофам [8].

95
Поэтому, появление методов обнаружения катастрофических отказов в
базовых схемах памяти на уровне теории автоматов, автору кажется актуаль-
ной темою.
Все известные абстрактные и структурные автоматы с системных пози-
ций, которые рассматривают законы работы каких-либо устройств с памя-
тью, классифицируются по типу выходного сигнала [24; 64]. Для всех из них,
работающих в детерминированном режиме, есть один устанавливающий хр(t)
входной сигнал, осуществляющий вероятностный переход (3.5) под действи-
ем сохраняющего е(Δ) входного сигнала в определенный блок πj состояний,,
который имеет для базовой схемы на всех ее входящих узлах активное значе-
ние, равное логической 1(0). Этот хр(t) входной сигнал устанавливает на вы-
ходных узлах логических элементов ИЛИ-НЕ (И-НЕ) значение, равное логи-
ческому 0 (1). Такое состояние ар(t) выходных сигналов не сохраняется при
окончании устанавливающего сигнал хр(t) и делает вероятный переход в со-
стояние а(Δ), которое затем запоминается в определенном множества πj со-
стояний схемы памяти. Поэтому, устанавливающий хр(t) входной сигнал не
используется в детерминированных автоматах и является запрещенным [64;
125].
Но, этот устанавливающий хр(t) входной сигнал можно во всех рассмот-
ренных автоматах 1-го, 2-го и 3-го рода использовать для определения вы-
ходных сигналов катастрофических отказов первого типа, когда у4(t) = λ4(хр(t),
aр(t)), и использовать для определения выходных сигналов катастрофических
отказов второго типа выходной сигнал вероятностного автомата 3-го рода
ув1(Δ) = λ3(aр(Δ), е(Δ)). Выходной сигнал у4(t) автомата 4-го рода отличается от
выходного сигнала у1(t) автомата 1-го рода тем, что использует в функции
выходов не состояние a(Δ-1), а состояние aр(t), которое установлено устанав-
ливающим хр(t) входным сигналом. Таким образом, автомат, использующий
выходной сигнал у4(t) можно назвать автоматом четвертого рода в связи с
тем, что все автоматы определяются по своим выходным сигналам. На самом
деле, выходной сигнал у4(t) может дополнительно добавляться в выходных

96
сигналов любых автоматов с памятью на базовых схемах памяти. Выходной
сигнал ув3(Δ) автомата 3-го рода появляется после вероятностного перехода
схемы памяти в одно из запоминаемых состояний базовой схемы памяти при
воздействии сохраняющего е(Δ) входного сигнала.
Эти выходные сигналы у4(t) и ув1(Δ) можно использовать для проверки
работоспособности элементов памяти в любых устройствах при выявлении
их катастрофических отказов. Объясняется это тем, что при катастрофиче-
ских отказах первого типа в схеме памяти автомата, когда хотя бы один ло-
гический элемент в памяти ИЛИ-НЕ (И-НЕ) имеет постоянный выходной
сигнал, равный логическому 0 (1), то выходной сигнал у4(t) меняет свое зна-
чение, которое определяет отказ работоспособности памяти на противопо-
ложное значение 1 (0). Катастрофические отказы второго типа образуются и
при отсутствии на всех выходных узлах схемы логической 1 и при поступле-
нии на входные узлы сохраняющего е(Δ) входного сигнала. Структурная
схема автомата четвертого рода изображена на рис. 2.16.

xP  е АВТОМАТ y4  yв1
ЧЕТВЕРТОГО
РОДА

Рис. 2.16. Структурная схема автомата 4-го рода

Таким образом, кратко рассмотрены монофункциональные 1-го и 2-го


рода и многофункциональные абстрактные автоматы 1-го, 2-го и 3-го рода и
предложен для использования в каждом из этих автоматов устанавливающий
хр(t) входной сигнал для определения катастрофических отказов в схемах па-
мяти этих автоматов. Конечно, выявление катастрофического отказа в схемах
памяти не решает всех проблем по проверке работоспособности схем памяти,
но помогает выявлению наиболее существенных отказов - катастрофических,
при которых схема памяти работать как запоминающее устройство уже не в
состоянии.

97
Заключение

В данном разделе были рассмотрены основные понятия абстрактных де-


терминированных автоматов Мили и Мура, как монофункциональных так и
многофункциональных, реализуемых на триггерах, а также понятия много-
функциональных детерминированных автоматов 1-го, 2-го и 3-го рода, реа-
лизуемых на схемах автоматной памяти.
Отмечено, что автоматы Мили и Мура являются частным случаем де-
терминированных автоматов Мараховского.
В данном разделе также рассмотрены основные понятия абстрактных
недетерминированных автоматов (вероятностных и нечетких) 3-го рода, реа-
лизуемых на схемах автоматной памяти.
Впервые представлен автомат 4-го рода, предназначенный для выявле-
ния катастрофических отказов в базовых схемах памяти любого автомата,
что в устройствах с памятью является актуальной проблемой.
Подводя итог этого раздела, можно констатировать, что предложенные
многофункциональные автоматы 1-го, 2-го и 3-го рода расширили теорию
монофункциональных и многофункциональных автоматов Мили и Мура с
памятью на триггерах до многофункциональных автоматов Мараховского с
памятью на схемах автоматной памяти, в которых возможны изменения
структуры запоминаемых состояний. Автоматы Мараховского дают возмож-
ность реализации реконфигурируемых устройств с учетом изменения струк-
туры запоминания в элементарных схемах автоматной памяти, что принци-
пиально нельзя осуществить в устройствах на триггерах.

98
3. СПОСОБЫ ЗАДАНИЯ АВТОМАТОВ

3.1. Некоторые понятия в теории абстрактных автоматов

В литературе по классическим автоматам [12–14; 18–19; 21; 24; 26; 32;


90; 125; 140] даны некоторые важные понятия о взаимоотношениях между
автоматами, такие, как: эквивалентность между автоматами, изоморфизм
абстрактных автоматов, взаимоотношения между автоматами первого (Ми-
ли) и второго (Мура) рода.
Рассмотрим эти понятия.
Определение 3.1. Два абстрактных автомата с общим входным и выход-
ным алфавитом называются эквивалентными между собой, если они индуци-
руют одно и то же отображение множества слов во входном алфавите в мно-
жество слов в выходном алфавите.
Изоморфизм между абстрактными автоматами сводится к проблеме пе-
рекодировки множества входных и выходных сигналов, а также к перекоди-
ровке множества их состояний. По сути дела изоморфные автоматы с абст-
рактной точки зрения одинаковы.
При взаимоотношениях между автоматами первого и второго рода
Глушковым было доказано, что автомат второго рода можно свести к авто-
мату первого рода, то есть интерпретировать автомат второго рода как ав-
томат первого рода.
Автомат называется конечным, если множество его состояний конечно, и
бесконечным, если множество его состояний бесконечно. Автомат называет-
ся инициальным, если функционирование его всегда начинается с одного и
того же начального состояния.

99
3.2. Табличные и графические способы задания классических
автоматов Мили и Мура

Задание классического монофункционального абстрактного автомата А


сводится к заданию функций переходов δ и функций выходов λ. Из сообра-
жений практики остановимся более подробно на способах задания автоматов
с помощью таблиц и графов. Обычно для автоматов Мили функции перехо-
дов и выходов (2.3) задаются соответствующими таблицами с двумя входа-
ми. Столбик таблицы переходов 3.1 и таблицы выходов 3.2 обозначает со-
стояние автомата аi (аi Q), а строка – входной сигнал хk (хk Х).

Таблица переходов 3.1 Таблица выходов 3.2


а(t) = δ(а(t – 1), х(t)) у(t) = λ(а(t – 1), х(t))
а1 а2 а3 а4 а1 а2 а3 а4
х 1 а2 а3 а4 а1 х1 у2 у3 у4 у1
х 2 а4 а1 а2 а3 х2 у4 у1 у2 у3

На пересечении столбиков и строк таблицы переходов 3.1 ставится новое


состояние автомата аs(t), в которое автомат переходит под воздействием
входного сигнала хk(t) из предыдущего состояния аi(t – 1), то есть аs(t) =
=δ(аi(t–1), хk(t)).
На пересечении столбиков и строк таблицы выходов 3.2 ставится выход-
ной сигнал автомата уs(t), который автомат выдает под воздействием входно-
го сигнала хk(t) и предыдущего состояния аi(t – 1), то есть уs(t) = λ(аi(t – 1),
хk(t)).
Для автоматов Мура функции переходов и выходов (2.4) задаются соот-
ветствующей одной отмеченной таблицей 3.3. Столбик таблицы переходов в
отмеченной таблице 3.3 задается аналогично, как это делается в таблице пе-
реходов 3.1 автомата Мили. Это связано с тем, что функции переходов в ав-
томатах Мили и Мура совпадают (см. формулы (2.3) и (2.4)). Однако, функ-

100
ции выходов в автоматах Мура уi(t) = λ(аi(t)), зависят только от одной пере-
менной состояния аi (аi  Q). В связи с этим в таблице переходов добавляется
строка над строкой наименования состояний аi, в которой отмечаются вы-
ходные сигналы уi, которые зависят от соответствующих аi состояний авто-
мата.
Отмеченная таблица переходов 3.3
автомата Мура
а(t) = δ(а(t – 1), х(t)), у(t) = λ(а(t))

у1 у2 у3 у4
а1 а2 а3 а4
х 1 а2 а3 а4 а1
х 2 а4 а1 а2 а3

Таким образом, с помощью таблиц 3.1 – 3.3 можно полностью задать


функционирование автомата Мили или Мура в автоматном дискретном вре-
мени t. В автоматном непрерывном времени у2(Т) выходной сигнал автомата
Мура описывается более подробно и более точно в (2.16).
Более наглядно задается функционирование автомата Мили с помощью
направленных графов, у которых состояния аi автомата отображается в кру-
жочках (вершинах графа), а переходы из одного состояния аi в другое аk ото-
бражается стрелочкой, над которой устанавливается символ хk входного сиг-
нала, способного перевести автомат в состояние аk. Выходные сигналы уi ав-
томата Мили отображаются рядом с хk входными сигналами, в связи с тем,
что они зависят от тех же переменных и появляются в одно и тоже автомат-
ное время t.
Функционирование автомата Мура с помощью направленных графов, у
которых состояния аi автомата отображается в кружочках (вершинах графа),
а переходы из одного состояния аi в другое аk отображается стрелочкой, над
которой устанавливается символ хk входного сигнала, способного перевести
автомат в состояние аk. Выходные сигналы уk автомата Мура отображаются

101
рядом с состояниями аk, в которые перешел автомат. Это связано с тем, что уk
выходной сигнал появляется на выходном узле после перехода автомата в
новое аk состояние, о чем говорит сдвинутая функция выходов автомата Му-
ра.

х2, у1

х1 , у2
а1 а2

х2 х1 х1
у4 у1 у3
х2
х1 , у4 у2
а4 а3

х2, у3

Рис. 3.1. Направленный граф автомата Мили

х2
у1
у2
х1
а1 а2

х2 х1 х1
х2
х1
а4 а3
у4 у3
х2

Рис. 3.2. Направленный граф автомата Мура

102
3.3. Табличные способы задания многофункциональных
абстрактных детерминированных автоматов

Задание многофункциональных абстрактных автоматов 1-го, 2-го и 3-го


рода сводится к заданию соответствующих однозначной функций переходов
δo, функций выходов λ1, λ2, λ3, функцией сохранения состояний δe и функции
укрупненных переходов δy. Остановимся более подробно на способах зада-
ния автоматов с помощью таблиц и графов.
Описание работы многофункционального автомата первого рода задает-
ся множествами (не менее двух) таблиц переходов, множествами таблиц вы-
ходов и таблицей сохранения состояний. Проиллюстрируем задание много-
функционального автомата А1 первого рода в таблицах 3.4 – 3.8.
Строки в таблицах 3.4 – 3.8 соответствуют входным сигналам хi, а
столбцы – блокам π1 состояний, сохраняющих еj входных сигналов. Обычно
крайний столбец в таблицах обозначен начальным состоянием а0. На пересе-
чении строк и столбцов таблиц однозначных переходов  0і ставится состоя-
ние а(t)=  0і (а(∆-1), х(t)), в котором автомат 1-го рода переходить из состоя-
ния а(∆-1) под воздействием информационного х(t) входного сигнала в со-
стояние а(t) в тактовый момент t автоматного непрерывного времени Т. В
таблицах выходов автомата 1-го рода – соответствующий переходу выход-
ной сигнал у(t)= λ1(а(∆-1), х(t)) типа 1.

Таблица переходов 3.4 Таблица переходов 3.5


 01 : Q(∆-1)  X(t)→ Q(t)  02 : Q(∆-1)  X(t)→ Q(t)

π1 π2
а0 а1 а2 а3 а0 а4 а5 а6
хi хi
х1 а1 а2 а1 а0 х1 a4 a0 a6 a5
х2 а2 а3 а0 а2 х2 a5 a6 a4 a0

103
Таблица выходов 3.6 Таблица выходов 3.7
11 : Q(∆-1)  X(t)→ YI(t) 12 : Q(∆-1)  X(t)→YI(t)

π1 π2
а0 а1 а2 а3 а0 а4 а5 а6
хi хi

х1 у1 у2 у3 у4 х1 у5 у5 у6 у7

х2 у2 у1 у4 у3 х2 у6 у7 у5 у6

Строки таблицы сохранения состояний (табл. 3.8) соответствуют сохра-


няющим е(∆) входным сигналам, а столбцы – а(∆) состояниям автомата. В
каждой строке на пересечении со столбцами в таблице сохранения состоя-
ний ставится соответствующее состояние а(∆)= δе(а(t), е(∆)), где а  πj, а(t) =
=а(∆) (πj  Q), сохраняемое под воздействием сохраняющего е(∆) входного
сигнала во время внутреннего такта ∆ автоматного непрерывного времени Т,
а в остальных случаях ставятся прочерки.

Таблица сохранения состояний 3.8.


δe : Q e j → πj

Q
a0 a1 a2 a3 a4 a5 a6
ej
e1 a0 a1 a2 a3 – – –
e2 a0 - – – a4 a5 a6

При описании работы многофункционального автомата А 2-го рода вы-


ходной сигнал зависит только от запоминаемых состояний блока πj автомата,
которые устанавливаются в тактовый момент t и сохраняются во время реа-
лизации функций сохранения состояний во время внутреннего такта ∆ авто-
матного непрерывного времени Т.

104
Автоматы 1-го и 2-го рода способны осуществлять функции переходов в
тактовый момент t автоматного непрерывного времени Т под воздействием
информационных х(t) входных сигналов.
Работа автомата 2-го рода может быть задана с помощью отмеченных
таблиц функций δo однозначных переходов вместе с функцией λ2 таблицы
выходов типа 2 и таблицы сохранения состояний (табл. 3.8). Пример таблич-
ного описания автомата 2-го рода А3 приведен в таблицах 3.8 –3.10.
Автоматы 3-го рода качественно отличаются от автоматов 1-го и 2-го
рода тем, что они способны осуществлять переходы из одного состояния в
другое не только в тактовый момент t под воздействием информационных
х(t) входных сигналов, но и во время внутреннего такта ∆ под воздействием
сохраняющих е(∆) входных сигналов автоматного непрерывного времени Т.
Это принципиальное отличие автоматов 3-го рода позволяет им осуществ-
лять переходы в матричной структуре схем автоматной памяти (МФСП), ко-
торые происходят не только в блоках πj состояний в тактовый момент t,
представляющих строку состояний МФСП , но и в блоках μi во время внут-
реннего такта ∆, представляющих столбец состояний МФСП, за один внеш-
ний такт Т автоматного непрерывного времени.

Отмеченная Отмеченная
таблица переходов 3.9 таблица переходов 3.10
 01 : Q(∆-1)  X(t)→ Q(T)  02 : Q(∆-1)  X(t)→ Q(T)

уі у0 у1 у2 у3 уі у0 у4 у5 у6
π1 π2
а0 а1 а2 а3 а0 а4 а5 а6
xi xi
x1 а1 а2 а1 а0 x1 a4 a0 a6 a5
x2 а2 а3 а0 а2 x2 a5 a6 a4 a0

105
Автоматы 1-го, 2-го и 3-го рода также отличаются своими функциями
λ1, λ2 и λ3 выходных сигналов, рассматриваемых в автоматном непрерывном
времени Т.
Функция выходов λ1 автоматов 1-го рода реализуется только в тактовый
момент t под воздействием информационных х(t) входных сигналов и со-
стояний автомата а(∆-1), то есть у(t)= λ1(а(∆-1), х(t)), где у  YI.
Функция выходов λ2 автоматов 2-го рода реализуется в тактовый момент
t после перехода автомата в новое состояний под воздействием информаци-
онных х(t) входных сигналов и предыдущего во времени состояния автомата
а(∆-1). Функция выходов λ2, во первых, является по этому сдвинутой по
сравнения с началом тактового момента t, а также зависит только от вновь
установленного состояния а(t) и сохраняемого состояния а(∆), где а(t) = а(∆)
и у(Т) = λ2(а(t), а(∆)), где у  YII.
Функция выходов λ3 автоматов 3-го рода реализуется во время внутрен-
него тактового момент ∆ в новое состояний под воздействием сохраняющих
е(∆) входных сигналов и состояний автомата а(∆). Функция выходов λ3, во
первых, является сдвинутой по сравнения с началом внутреннего тактового
момента ∆, а также зависит только от вновь установленного состояния а(∆) и
от сохраняющего е(∆) входного сигнала, то есть у(∆)= λ3(а(∆), е(∆)), где у 
YIII.
Работа автомата 3-го рода может быть задана с помощью таблиц функ-
ций δo однозначных и отмеченных таблиц функций δy укрупненных перехо-
дов вместе с функцией λ3 таблицы выходов типа 3. Пример табличного опи-
сания автомата 3-го рода А3 приведен в таблицах 3.11–3.14 и таблицы сохра-
нения состояний (табл. 3.8).

106
Таблица переходов 3.11 Таблица переходов 3.12
 01 : Q(∆-1)  X(t)→ Q(t)  02 : Q(∆-1)  X(t)→ Q(t)

π1 π2
а0 а1 а2 а3 а0 а4 а5 а6
хi
хi
х1 а1 а2 а1 а0
х1 a4 a0 a6 a5
х2 а2 а3 а0 а2
х2 a5 a6 a4 a0

Отмеченная Отмеченная
таблица переходов 3.13 таблица переходов 3.14
 01 : Q(t)  E(∆)→ Q(∆)  02 : Q(t)  E(∆)→ Q(∆)

уі у0 у1 у2 у3 уі у0 у4 у5 у6
π1 π2
а0 а1 а2 а3 а0 а4 а5 а6
еi еi
е1 а1 а2 а1 а0 е1 a4 a0 a6 a5
е2 а2 а3 а0 а2 е2 a5 a6 a4 a0

3.4. Табличные способы задания абстрактных вероятностных


автоматов 3-го рода

В отличие от детерминированных автоматов, в которых возможен толь-


ко однозначный переход от одного состояния в другое под воздействием
элементарных однозначных р0(T) и укрупненных ру(T) входных слов, в веро-
ятностных автоматах осуществляется переход в состояние определенного
блока πj состояний автомата с определенной вероятностью Ре перехода под
воздействием элементарных вероятностных рв(T) входных слов.
Вероятностный абстрактный автомат 3-го рода первого типа задается с
помощью таблицы сохранения состояний, как и в детерминированных авто-
матах (табл. 3.8), таблицы однозначного перехода в ар(t) состояние (табл.
3.15–3.16), отмеченной таблицы переходов в а(Δ) состояние блока πj состоя-
ний (табл. 3.17) с определенной вероятностью Ре перехода.
107
Таблица переходов 3.15 Таблица переходов 3.16
 01 : Q(∆-1)  хр(t)→ ар(t)  02 : Q(∆-1)  хр(t)→ ар(t)

π1 π2
а0 а1 а2 а3 а0 а4 а5 а6
хi хi
хр ар ар ар ар хр ар ар ар ар

Отмеченная таблица вероятностных переходов 3.17


 B11 : ар(t)  еj(Δ)→ πj(аB(Δ))

3B1 : ар(t)  еj(Δ)→ YIIIB1 (ув1(∆))


ув1
ej у0(Pe1)  у1(Pe1)  …  уk(Pe1)
ej ap πj
e0 а0(Pe1)  а1(Pe1)  …  аk1(Pe1) π0
… … …
em а0(Pe1)  а1(Pe1)  …  аkm(Pe1) πm

Вероятностный абстрактный автомат 3-го рода второго типа задается с


помощью таблицы сохранения состояний, как и в детерминированных авто-
матах (табл. 3.8), таблицы однозначного перехода в а(t) состояние (табл.
3.18–3.19), отмеченной таблицы переходов в а(Δ) состояние блока πj состоя-
ний (табл. 3.20) с определенной вероятностью Ре перехода.

Таблица переходов 3.18 Таблица переходов 3.19


 01 : Q(∆-1)  X(t)→ Q(t)  02 : Q(∆-1)  X(t)→ Q(t)

π1 π2
а0 а1 а2 а3 а0 а4 а5 а6
хi хi
х1 а1 а2 а1 а0 х1 a4 a0 a6 a5
х2 а2 а3 а0 а2 х2 a5 a6 a a0

108
Отмеченная Отмеченная
таблица переходов 3.9 таблица переходов 3.10
 01 : Q(∆-1)  X(t)→ Q(T)  02 : Q(∆-1)  X(t)→ Q(T)

уі у0 у1 у2 у3 уі у0 у4 у5 у6
π1 π2
а0 а1 а2 а3 а0 а4 а5 а6
xi xi
x1 а1 а2 а1 а0 x1 a4 a0 a6 a5
x2 а2 а3 а0 а2 x2 a5 a6 a4 a0

Вероятностные переходы в автомате 3-го рода первого типа происходят


в определенном блоке πj состояний, а в автомате 3-го рода второго типа про-
исходят в определенном блоке µі состояний. Таким образом, вероятностные
автоматы 3-го рода первого типа и вероятностные автоматы 3-го рода второ-
го типа осуществляют вероятностные переходы в состояния вполне опреде-
ленных подмножеств соответствующих блоков πj и µі состояний с опреде-
ленной мерой вероятности.
Автоматы 4-го рода задаются таблицами переходов (3.15) – (3.16), а вы-
ходной сигнал у4(t) = λ4(xp(t), ap(t)) зависит от входного сигнала xp(t) и уста-
новленного однозначного состояния базовой схемы памяти ap(t), которое не
сохраняется ни при каких сохраняющих e(Δ) входных сигналов. После окон-
чания этого сигнала детерминированные автоматы должны устанавливаться
в начальное состояние а0.

3.5. Табличный способ задания абстрактных нечетких автоматов


3-го рода

Абстрактный нечеткий автомат 3-го рода задается с помощью таблиц


сохранения состояний, как в многофункциональных детерминированных ав-
томатах (табл. 3.8), таблицы однозначного перехода в ар(t) состояние, как в
вероятностных автоматах 3-го рода первого типа (табл. 3.15–3.16), и отме-

109
ченной таблицы переходов в а(Δ) состояние блока πj состояний (табл. 3.21) с
определенной вероятностью Рн перехода.

Отмеченная таблица нечетких переходов 3.21

 yН : ар(t)  еН(∆)→πj(ан(Δ))
3Н : ар(t)  еН(∆)→ YIIIН (уН(∆))
ун
ej у0(Pн)  у1(Pн)  …  уk(Pн)
ej ap πj
e0 а0(Pн)  а1(Pн)  …  аk1(Pн) π0
… … …
em а0(Pн)  а1(Pн)  …  аkm(Pн) πm

3.6. Графические способы задания переходов


в многофункциональных абстрактных автоматах

Абстрактные автоматы с памятью используются для реализации функ-


ций однозначного перехода в новое состояние аі(t) при соответствующем
входном сигнале х(t) при условии сохранения этого состояния после оконча-
ния сигнала х(t), то есть во времени внутреннего такта Δ автоматного непре-
рывного времени Т.
Однозначные переходы в абстрактных детерминированных автоматах
1-го и 2-го роду изображает рис. 3.3.

хі(t) хі(t)  ej(Δ)


аk(Δ – 1) аі(Т)

Рис. 3.3. Однозначный переход

110
Выходные сигналы абстрактных автоматов 1-го и 2-го рода соответст-
венно изображаются в графе либо на дуге перехода из одного состояния в
другое в автоматах 1-го рода, либо возле вершины графа в автоматах 2-го ро-
да.

Многофункциональные детерминированные абстрактные автоматы 3-го


рода используются не только для реализации функций однозначного перехо-
да в новое состояние а(t) при соответствующем устанавливающем х(t) вход-
ном сигнале при условии сохранения этого состояния после окончания сиг-
нала х(t), но и при использовании переходов во время внутреннего такта Δ
для реализации укрупненного перехода в новое состояние а (Δ) при соответ-
ствующем е(Δ) входном сигнале, как это изображено на рис. 3.4.

хі(t) ej(Δ)
ak(Δ – 1) aі(t) ej(Δ)
аj(Δ)

Рис. 3.4. Укрупненный переход

Выходные сигналы абстрактных автоматов 3-го рода соответственно


изображаются, как и в автоматах 2-го рода, возле вершины графа.

111
Блок π j

а j1 (Δ) ej(Δ)
хр (t) e j(Δ)
а k(Δ – 1) a і(t)

ej(Δ)
ej(Δ) а jN (Δ)

Рис. 3.5. Вероятностный переход первого типа

Вероятностные абстрактные автоматы первого и второго типа 3-го рода


используются для реализации функций вероятностного перехода в новое со-
стояние а(Δ) при соответствующих входных элементарных словах рв1(T))
или рв2(T) с определенной вероятностью Ре во время внутреннего такта Δ,
как это изображено на рис. 3.5 (для вероятностного автомата 3-го рода пер-
вого типа и автомата 4-го рода) и на рис. 3.6 (для вероятностного автомата
3-го рода второго типа).

Блок µі

аj1(Δ) ej(Δ)
хi(t) e вj (Δ)
аk(Δ – 1) aі(t)

в
e j (Δ) ej(Δ)
аjM(Δ)

Рис. 3.6. Вероятностный переход второго типа

Нечеткие абстрактные автоматы 3-го рода используются для реализации


функций нечеткого перехода в новое состояние а(Δ) при соответствующем
входном элементарном слове рн(T) с определенной вероятностью Рн во время
внутреннего такта Δ, как это изображено на рис. 3.7.

112
Блок π1

аj1(Δ) ej(Δ)
в
ej (Δ)

аjN(Δ) ej(Δ)

ejв(Δ)
Блок π2

аj1(Δ) ej(Δ)
ejв(Δ)
хр(t)
ak(Δ – 1)
aі(t)
ejв(Δ)

ejв(Δ) аjN(Δ) ej(Δ)

Блок πk

аj1(Δ) ej(Δ)

ejв(Δ)

аjN(Δ) ej(Δ)

Нечітка підмножина Qн

Рис. 3.7. Нечеткий переход в автомате 3-го рода

Таким образом, многофункциональные абстрактные автоматы увеличи-


вают типы переходов, используемых в классических абстрактных автоматах
Мили и Мура, расширяют понятие функционирования автомата с дискретно-
го автоматного времени t до непрерывного автоматного времени T, что дает
возможность более глубоко исследовать их работу.

113
3.7. Математическая модель иерархического абстрактного автомата
с многофункциональной системой организации памяти

Последовательные многофункциональные автоматы Мараховского 1-го,


2-го и 3-го рода, имеющие два множества входных алфавитов: Х – информа-
ционный входной алфавит и Е – сохраняющий входной алфавит, способен
настраиваться другим многофункциональным автоматом через множество
букв еj (еj  Е) сохраняющего входного алфавита на функционирование в
определенном блоке  j (подмножестве) своих состояний. В этом случае об-
разуется многоуровневая (иерархическая) структура абстрактного Fи–

Xn Yn
Sn

En
1

1 1
Zn-1
Yn21 Y12
Х Y

X1 Y1
S1

E1
1

1 1
Z1
Yn2 Y22
Рис. 3.8. Иерархический абстрактный Fи–автомат
автомата из последовательных многофункциональных подавтоматов Si (i=1,

114
2, …, n). Организация такой объединенной структуры иерархического авто-
мата (ИА) представлена на рис. 3.8.
Каждый многофункциональный подавтомат Si (i=1, 2, …, n) иерархиче-
ского абстрактного Fи–автомата может переходить из одного состояния в
другое параллельно с другими подавтоматами ИА (рис. 3.8). Функциониро-
вание подавтомата Si в определенном подмножестве состояний  j может
быть изменено воздействиями входных букв информационного алфавита Х в
тактовый момент t и воздействиями результатов работы других подавтоматов
Si ИА буквами сохраняющего входного алфавита Е в моменты внутреннего
такта ∆ автоматного непрерывного времени Т.
Дадим определение абстрактного иерархического Fи–автомата.
Определение 3.2. Математической моделью иерархического дискретного
устройства с многофункциональной системой организации памяти является
абстрактный иерархический Fи–автомат, определяемый как N-компонентный
вектор
Fи = (S1, S2, …, SN), (3.1)

компоненты Si которого задаются шестнадцатикомпонентным вектором


Si  ( X i , Ei , Z i , Yi1 ,Yi II , Yi III , Qi , i , ei0 , ai0 ,  i0 ,  ie ,  iy , i1 , i2 , i3 ) (3.2)

у которого
 Xi – множество информационных входных сигналов;
 Ei – множество сохраняющих входных сигналов;
 Zi – множество разрешающих входных сигналов;
 Yi I – множество выходных сигналов типа 1;
 Yi II – множество выходных сигналов типа 2;
 Yi III – множество выходных сигналов типа 3;
 Qi – произвольное множество состояний;
  i – множество блоков  i состояний подавтомата Si;
j

 ei – начальный сохраняющий входной сигнал;


0

115
 ai – начальное состояние подавтомата Si;
0

  i : Qi  Xi→ Qi – однозначная функция переходов;


0

  i : Qi  ei →  i – функция сохранения блоков состояний;


e j j

  i : Qi  Ei →  i – функция укрупненного перехода;


y j

 i : Qi  Xi→ Yi I – функция выходов типа 1;


1

 i :  i → Yi II – функция выходов типа 2;


2 j

 i : Qi  Ei → Yi III – функция выходов типа 3


3

и определенный функционально, как и компоненты структуры Si, шестна-


дцатикомпонентным вектором

FA = (X, E, Z, Y I , Y II , Y III , Q,  , E0, Q0 , F1, F2, F3, 1 , 2 , 3 ) (3.3)

у которого
 X={X1, X2, …, XN} – множество информационных входных сигналов;
 E ={E1, E2, …, EN}– множество сохраняющих входных сигналов;
 Zi ={Z1, Z2, …, ZN}– множество разрешающих входных сигналов;
 Y I ={ Y1I ,Y2I , ...,Y NI }– множество выходных сигналов типа 1;

 Y II ={ Y1 II ,Y2II , ...,YNII }– множество выходных сигналов типа 2;

 Y III ={ Y1 III ,Y2III , ...,YNIII }– множество выходных сигналов типа 3;


 Q ={ Q1, Q2, …, QN}– произвольное множество состояний;
  ={  1 ,  2 ,…,  N }– множество блоков  состояний подавтомата Si;

 E0= {e1 , e2 ,..., eN } – начальный сохраняющий входной сигнал;


0 0 0

 a0 = {a1 , a2 ,..., a N } – начальное состояние подавтомата Si;


0 0 0

 F1: Q  X→ Q – однозначная функция переходов, реализующая отобра-


жение DF1  Q  X в Q;
 F2: Q  еj → πj – функция сохранения блоков состояний, реализующая
отображение DF2  Q  еj в πj;

116
 F3: Q  E→ πj – функция укрупненного перехода, реализующая ото-
бражение DF3  Q  E в πj;
 λ1: Q  X→ Y I – функция выходов типа 1, реализующая отображение

Dλ1  Q  X на Y I ;

 λ2: πj → Y II – функция выходов типа 2, реализующая отображение

Dλ2  πj на Y II ;

 λ3: Q  E → Y III – функция выходов типа 3, реализующая отображение

Dλ3  Q  Е на Y III .

Подавтоматы Si, реализующие свою автоматную память на регистрах


открытого типа, функционируют в автоматном непрерывном времени Т.
В начальный тактовый момент t0 все подавтоматы Si устанавливаются в
начальное состояние а0 соответствующим входным сигналом N i (t 0 )  X i . Во
0

время последующего внутреннего такта ∆0 начальное состояние а0 сохраня-

ется под воздействием начальных сохраняющих ei0 (∆0) входных сигналов.

Объединение состояний ai подавтоматов Si определяют состояния аi иерар-


j

хичного автомата в данный тактовый момент ti или ∆i автоматного непре-


рывного времени Тi. В иерархичном автомате А во время тактового момента ti
все или только некоторые подавтоматы Si могут осуществлять функции одно-
значных переходов  i , реализуя общую функцию однозначных переходов F1
0

иерархического автомата А в новое состояние a s (t )   ai (t ). Во время внут-


j
i

реннего такта ∆i подавтоматы Si могут осуществлять укрупненные переходы


 i y , реализуя общую функцию перехода F3 иерархического автомата А в но-

вое состояние a k ( )   ai (). Если подавтоматы Si за время всего внешнего


j
i

такта Т не совершают переходы в новое состояние, то, следовательно, они


реализуют функцию сохранения состояний  ie , реализуя в ИА А объединен-
ную функцию сохранения состояний F2.

117
Каждый из подавтоматов Si работает в определенном блоке  i состоя-
j

ний всего множества своих состояний Qi. Блоки  i состояний подавтоматов


j

Si образуют в ИА А определенный блок  i множества блоков  i состояний, в


j

котором ИА А функционирует в данный момент времени.


Характерной особенностью ИА А является возможность взаимодейст-
вия подавтоматов Si не только во время такта ti, но и во время внутреннего
такта ∆i автоматного непрерывного времени Тi. Память подавтоматов Si пред-
ставляет собою матричную структуру, в которой во время такта ti под воз-
действием информационных хі(t) входных сигналов подавтомат Si способен
перейти из одного состояния в другое в одном блоке  i состояний (строке
j

матричной структуры схемы автоматной памяти). А во время внутреннего


такта ∆i под воздействием сохраняющих еj(∆) входных сигналов подавтомат
Si способен перейти из одного состояния в другое в одном блоке µi (столбике
матричной структуры схемы автоматной памяти), то есть из определенного
состояния одного блока  i в определенное состояние другого блока  i со-
j j

стояний.
Таким образом, математическая модель иерархического автомата А спо-
собна описывать функционирование не только параллельно работающих по-
давтоматов Si, но и их межуровневое взаимодействие за счет использования
букв входного сохраняющего Е алфавита подавтоматов Si.

3.8. Способ задания иерархического абстрактного автомата


с многофункциональной системой организации памяти
с помощью полиграммы

Автомат удобно описывать алгоритмически, рассматривая его функцио-


нирование последовательно при каждом переходе из одного состояния в дру-
гое за время одного внешнего такта Тi автоматного непрерывного времени.
Наглядным способом задания классических автоматов с памятью на тригге-

118
рах является задание их в виде микропрограммы [125] или в более обобщен-
ном виде автограммы [26].
Для алгоритмического описания иерархических автоматов с автоматной
памятью с общим состоянием, состоящим из частичных состояний подавто-
матов Si, предложен термин «полиграмма» по следующим соображениям. Во-
первых, термин «микропрограмма», «автограмма» и другие способы задания
автоматов с памятью на триггерах ориентированы вполне обоснованно на
описания функций переходов в автоматах только во время тактового момента
ti, имеют сильное ограничение, не позволяющее описывать работу автомата
во время внутреннего такта ∆i автоматного непрерывного времени Тi. Во-
вторых, понятия «микропрограмма», «автограмма» и другие способы задания
классических автоматов ориентированы на реализацию запоминаемого со-
стояния в регистре на триггерах. В связи с этим, термины «микропрограм-
ма», «автограмма» не подходят при описании общего состояния регистров на
схемах автоматной памяти. Термин же «полиграмма» ассоциируется со
схемной реализацией управления на многоуровневых регистрах с много-
функциональной системой организации памяти, которую называют много-
уровневой иерархической автоматной реализацией [64]. В-третьих, поли-
грамма ориентирована не только на преобразование входной информации в
выходную информацию, но и на изменение области запоминаемых состояний
автомата, которая определяется сохраняющим еj(∆) входным сигналом. Эта
особенность позволяет использовать полиграмму при описании иерархиче-
ской структуры автомата, способной преобразовывать входную информацию
и изменять внутреннюю структуру преобразования информации [64].
Полиграмма описывает каждое состояние иерархического автомата
(ИА) А как объединение состояний подавтоматов Si.

a k   ai (3.3)
i

119
В каждом пункте полиграммы описываются режимы работы подавтома-
тов Si за один внешний такт Т автоматного непрерывного времени. За один
внешний такт Т ИА А воспринимает входное слово Rk(T), состоящее из сово-
купности элементарных рi(T) входных слов подавтоматов Si

Rk   p i (T ). (3.4)
i

Под воздействием входного слова Rk ИА А способен перейти в новое


состояние as и выдать выходные сигналы Yki (і=1, 2, 3), состоящие из сово-
купности выходных сигналов Yki определенных типов подавтоматов Si

Yk1 (t )   Yi1 (t ); (3.5)


i

Yk2 (T )   Yi 2 (T ); (3.6)
i

Yk3 ()   Yi 3 () , (3.7)


i

где выходные сигналы Yi1 (t ) , Yi 2 (T ) , Yi 3 () определяются соответственно по


функциям выхода, описываемые в уравнениях (2.15)–(2.17).
При неизменяемых сохраняющих еі(∆) входных сигналах подавтоматы
Si функционируют в определенных блоках  i своих состояний, а, следова-
j

тельно, и ИА А функционирует в те же периоды времени в определенных


блоках πk своих состояний

 k   i (3.8)
i

120
Каждое состояние аі подавтомата Si сохраняет свое значение при соот-
ветствующих сохраняющих еj входных сигналах. Изменение сохраняющего еj
входного сигнала в подавтомате Si происходит в тактовый момент t в зависи-
мости от выходных сигналов Yi 2 (T ) , поступающих от других подавтоматов Si
в соответствии с алгоритмом решения задачи, и во время внутреннего такта ∆
сохраняющий еі(∆) входной сигнал определяет область запоминаемых со-
стояний (блок  i состояний) подавтомата Si. Сохраняющие еі(∆) входные
j

сигналы однозначно определяют блоки  i состояний, в которых работает


j

подавтомат Si, а совокупность Еk сохраняющих еі(∆) входных сигналов одно-


значно определяет блок πk состояний, в которых работает ИА А

Ek   e j (3.9)
j

Пункт полиграммы при детерминированном элементарном входном


слове Rk записывается в следующем виде:
KE. R1  Y11 – K1E1,
R2  Y21 – K2E2, (3.10)
--------------------
Rm  Y21 – KmEm,

где K – состояние ИА А;
Е – сохраняющий входной сигнал ИА А;
Rj(j=1, 2, …, m) – элементарное входное слово ИА А;
Kj(j=1, 2, …, m) – состояние ИА А, к которому совершается переход
от состояния K при выполнении строки j;
Еj(j=1, 2, …, m) – сохраняющий входной сигнал, при котором запо-
минается состояние Kj;
Y ji ( j  1, 2 ,..., m) – выходной сигнал типа і ИА А.

121
Каждая строка (Rj  Y11 – KjEj) пункта KE полиграммы описывается в виде Sk
строк
a1e1 p j1  Y ji1  a j1e j1,
a2e2. p j 2  Y ji2  a j 2e j 2 ,
(3.11)

aqeq . p jq  Y jqi  a jqe jq ,

где q – число строк Sk(k= 1, 2, …,, m ), имеющихся в описа-


нии строки полиграммы j (j=1, 2, …, m);
pj i
– элементарное входное слово строки Sk;

Y jii
– выходной вектор строки Sk;

aj i
– состояние подавтомата Si, к которому совершается пере-

ход от состояния аі в состояние аk при выполнении строки Sk;


еі – сохраняющий входной сигнал состояния аі.
Такое описание поведения ИА А в состоянии КЕ является пунктом ие-
рархического алгоритма функционирования автомата А.
Пункт полиграммы КЕ, как видно из описания поведения ИА А, имеет
иерархическую структуру, то есть вначале описываются обобщенные со-
стояния К0, К1, …, Кm, обобщенные элементарные входные слова Rj(j=1, 2,
…, m), обобщенные входные сигналы Е0, Е1, …, Еm, а затем каждая строка
пункта полиграммы разворачивается в Sk(k= 1, 2, …,, m ) строк, которые
реализуются в подавтоматах Si ИА А, осуществляя переход из одного со-
стояния аі в состояние аk при выполнении строки Sk. Во время функциони-
рования ИА А некоторые, а, возможно, и все подавтоматы Si могут не изме-
нять своих состояний на каком-то отрезке автоматного времени. Тогда при
описании полиграммы ИА А в конце строк будут обозначения состояний,
которые совпадают с начальным обозначением пункта полиграммы или
пункта строки полиграммы.

122
Каждая j-я строка пункта полиграммы КЕ состоит из следующих эле-
ментов, функционирование которых описывается в автоматном непрерыв-
ном времени Т: обозначение самого пункта КЕ, отображающего состояние
К(∆-1), сохраняемое при входном сигнале Е(∆-1); элементарного входного
слова Rj(Т), состоящего из последовательных соответственно информацион-
ного Х j(t) входного сигнала и сохраняющего Еj(∆) входного сигнала; Y ji вы-
i

ходных сигналов, описываемых уравнениями (3.5)–(3.7).


Содержательный смысл каждой j-й строки полиграммы заключается в
установлении связи между состояниями К(∆-1) ИА А в предыдущем внеш-
нем такте Тi-1 и реакцией ИА А в следующем внешнем такте Тi- при переходе
в состояние Кj(∆).
Каждая j–я строка полиграммы может быть представлена из трех час-
тей. Первая часть задает вектор Rj, вторая – вектор Y ji выходных сигналов, а
i

третья часть определяет функцию F2 однозначного сохранения вектора Kj


состояний либо функцию F3 укрупненного перехода в состояние Ks при век-
торе Е j сохраняющего входного сигнала.
Вектор Еj сохраняющего входного сигнала при реализации функции F2
однозначного сохранения вектора Kj состояний задает определенный блок πj
запоминаемых состояний ИА А, в котором он функционирует в данный мо-
мент Δ автоматного непрерывного времени Т, а при реализации функции F3
осуществляет укрупненный переход в состояние Ks в момент внутреннего
такта Δ автоматного непрерывного времени Т. Входной сигнал Еj обеспечи-
вает межуровневую связь подавтоматов Si в ИА А в момент внутреннего так-
та Δ автоматного непрерывного времени Т.
Логика работы системы, в которой внутренняя взаимосвязь имеет точ-
но такое же или даже большее значение, чем их внешняя, часто сталкивает
нас с трудностями формулировки взаимосвязанных полиграмм.
Преобразование тем совершеннее, чем более сложную и лучше органи-
зованную структуру системы она сопровождает.

123
Изменение внутренней структуры запоминания состояний в подавто-
матах Si и в целом в ИА А, а также преобразование поступающей внешней
информации в ИА А – это лишь две взаимосвязанные части одного и того же
процесса преобразования информации в ИА А.
Опишем некоторые основные типы строк полиграммы.
Строку полиграммы, имеющий вид

KE. Rj  Y j – KjEj, (3.12)

назовем общей строкой, подчеркивая этим термином, что в данной строке


представлены все три вектора упомянутой команды.
Кроме общих строк в полиграмме могут быть и строки, в которых в яв-
ном виде представлен только один из векторов, в то время как другие векто-
ры команды пропущены. Пропуск вектора изображают символом Ø. Если
пропущены компоненты вектора, то изображают вместо вектора его присут-
ствующий компонент.
Например, строку вида

KE. Еi  Y j – KjEj при Еi ≠ Ej (3.13)

назовем строкой перехода третьего рода, поскольку в ней описан переход,


осуществляемый под воздействием только компоненты вектора Еi сохраняе-
мых входных сигналов. В этом случае Хi= Ø, а Еi  Ri.
Строку вида

KE. Rj→ Ø – KjEj, (3.14)

назовем просто строкой перехода, поскольку в ней представлен только пе-


реход в следующее состояние KjEj без вектора Y j выходных сигналов.
Строку вида
124
KE. Rj  Y j – Ø, (3.15)

назовем строкой выхода, поскольку в ней не представлен переход в вектор


состояний Kj и не представлен вектор Ej сохраняющий новое состояние.
При совпадении векторов Еi и Ej в строке их можно опустить. Строка
тогда (например, общая) принимает такой вид

K. Rj  Y j – Kj, (3.16)

а векторы Еi и Ej (Еi = Ej) в данном случае подразумеваются и задают вполне


определенный блок πj (K, Kj  πj) запоминаемых состояний. Такая строка
(3.16) называется С-вида и используется при описании микропрограммы или
автограммы [26] автоматов Мили, Мура и С-автомата, которые используют в
качестве памяти триггеры в регистрах, состояния которых сохраняются при
одном сохраняющем е(Δ) входном сигнале. Такое описание микропрограм-
мы лишний раз подчеркивает, что автоматы Мили, Мура и С-автомата явля-
ются подмножеством многофункциональных автоматов Мараховского, на
основе которых рассматривается полиграмма, описывающая ИА А, постро-
енный на схемах автоматной памяти.
Отметим одну важную особенность выходных векторов Y ji ИА А.i

Упомянутые выше компоненты Yki векторов Y ji (3.5)–(3.8) одновременно во


i i

внешнем такте Т могут инициировать различные операции в управляемых


объектах, а также функциональное отключение одного из подавтоматов Si
ИА А, при определении его ненадобности или ошибочности в работе. Это
свойство является важным при создании отказоустойчивых цифровых уст-
ройств [8].
Система ИА считается отказоустойчивой или нечувствительной к не-
исправностям, если ее организация предусматривает устранение из области

125
функционирования неисправных подавтоматов Si из области функциониро-
вания ИА за счет использования аппаратной, информационной и алгоритми-
ческой избыточности.
Часть ИА А, предназначенную для обработки общей информации, на-
зывают автоматом стратегии ИА или сокращенно АСИА АМ. Структура ИА
А является иерархической и может быть отказоустойчивой.
Полиграмма позволяет описывать ИА А в целом с общих позиций
функционирования иерархических систем при параллельном выполнении
ветвей алгоритма подавтоматами Si с параллельным выполнением алгоритма
автоматом стратегии, обрабатывающего общую информацию.
Таким образом, полиграмма описывает не только задания подавтома-
тов Si, но их межуровневое взаимодействие в ИА А за счет сохраняющих
входных сигналов, поступающих с подавтоматов стратегии.

3.9. Формулирование полиграммы

Работать с полиграммой упрощается, если соблюдать следующие прави-


ла.
1. Пункт полиграммы удобно обозначать двумя номерами, отмечен-
ными символами K и E. Например, 12K,2E.
2. Начальный пункт обычно имеет номер 1K,1E, а остальные пункты
полиграммы нумеруются числами до максимального номера с символом
K и до максимального номера с символом E.
3. Пункты в полиграмме целесообразно располагать в порядке возрас-
тания в начале номера с символом K, без изменения номеров возле сим-
вола E, а после изменения номера с символом E нумерацию с символом
K можно начинать с начала, то есть с номера 1K.
4. Пункты, образующие в полиграмме непрерывную последователь-
ность при одном номере с символом E, удобно нумеровать непрерывным
рядом чисел.

126
5. Установочные пункты не имеют конкретных номеров, так как при
подсчете количества пунктов в полиграмме они не учитываются. Целе-
сообразно место установочного пункта определять в начале нумерации
чисел с символом K при определенном номере с символом E.
Примечание. Перед запуском работы полиграммы целесообразно прове-
рить на катастрофические отказы схемы памяти подавтоматов Si ИА А, как
это делалось в автомате 4-го рода. При обнаружении катастрофических отка-
зов такие подавтоматы Si ИА А должны быть отключены от функционирова-
ния и заменены новыми (работоспособными) или учтены при работе поли-
граммы.
Правильной называют полиграмму, которая будучи реализованной в ав-
томате, синтезированном формальными методами, приводит к функциони-
рованию надежной работы устройства, соответствующего своему назначе-
нию.
Задание автомата в табличном виде, в виде графа, в виде полиграммы
или каким-то другим способом является творчеством проектировщика. Про-
ектировщик перед заданием автомата, с одной стороны, должен полностью
разобраться в работе объекта и временных последовательностях управляю-
щих воздействий, необходимых при управлении объектом, а с другой сторо-
ны – владеть методами формального синтеза автоматов по полиграмме на
доступной ему элементной базе со схемами автоматной памяти сверхболь-
ших интегральных схем (СБИС). Проверка правильной (корректной) работы
полиграммы или спроектированного управляющего устройства может быть
выполнена средствами моделирования устройства на компьютере [74].
В процессе формулирования полиграммы происходит своеобразный
анализ метода решения задачи на этапы, шаги и пункты, распределенные во
времени, осмысление комплексного решения задачи при реализации всех
пунктов, шагов и этапов. Выбранные решения в процессе формулирования
программы обычно многократно пересматриваются с целью достижения
наилучшей организации управления объектом и получения лучших показа-

127
телей реализуемой системы (минимум затрат, максимум быстродействия,
увеличение надежности и так далее).
В связи с иерархической способностью внутренней организации поли-
грамм необходимо при формулировании решения задачи сначала выделить
весь ход обработки частной информации. Обобщенная часть может быть
предусмотрена разработчиком и задана в полиграмме более общего уровня.
В целом процесс формулирования полиграммы носит творческий ха-
рактер и, к сожалению, мало формализуем. Автор предлагают некоторые ре-
комендации при написании полиграммы.
1. Начинать описание полиграммы целесообразно с общей информации
алгоритма, в рамках которого идет обработка всего процесса решения зада-
чи.
2. Процесс расщепления общей информации алгоритма на уровни воз-
можен при иерархическом характере обработки информации во время реше-
нии задачи.
3. При описании иерархического процесса обработки информации це-
лесообразно рассматривать, во-первых, раздельно каждый процесс в виде
своей частной полиграммы, и, во-вторых, каждый пункт частной полиграм-
мы рассматривать во временной последовательности как пункт всей поли-
граммы.
4. При анализе пунктов полиграммы необходимо учитывать пункты
всех уровней полиграммы, которые все вместе описывают обобщающие со-
стояния ИА А и его реакцию на все входные сигналы.
5. Временная последовательность пунктов полиграммы должна приво-
дить управляемый объект в требуемое состояние. В этом и находит выраже-
ние иерархический (или любой другой) алгоритм решения задачи.
6. При написании полиграммы необходимо достаточно подробно опи-
сать входные и выходные сигналы управляемого объекта и представить их в
кратких и выразительных обозначениях, чтобы не создавать при этом слож-
ности при формулировании пунктов полиграммы.

128
7. Формулирование полиграммы надо начинать с установочного пункта.
Если в полиграмме предусмотрено несколько установочных пунктов, то на-
чинать можно с произвольного, если между ними нет приоритета.
8. Структура полиграммы должна отражать автоматный принцип мно-
гократного преобразования информации за счет возврата в исходное поло-
жение. В связи с этим в полиграмме должен быть путь из начального пункта
через последовательность пунктов к начальному пункту. В связи с этим це-
лесообразно вначале описать пункт за пунктом цикл с начальным пунктом
(состоянием), а затем промежуточные циклы полиграммы.
9. Необходимо проверить согласование во времени процессов, проис-
ходящих в управляемом объекте и в автомате. При несогласовании во вре-
мени процессов необходимо скорректировать полиграмму.
После написания полиграммы и проверки ее на согласование во
времени процессов, происходящих в управляемом объекте и в автомате, счи-
тается, что задание ИА А полиграммой закончено.

Заключение

В данном разделе рассмотрены способы задания классических автоматов


Мили, Мура автоматов и реконфигурируемых многофункциональных авто-
матов Мараховского в виде таблиц переходов, выходов и таблицы сохране-
ния состояний, а также в виде направленных графов. Описана математиче-
ская модель иерархического абстрактного автомата с многофункциональной
системой организации памяти и ее способы задания.
В конце раздела предложено описание иерархического автомата в виде
полиграммы в отличие от микропрограммы и автограммы для описания клас-
сических автоматов Мили и Мура, которая позволяет осуществлять задание
предложенных реконфигурируемых многофункциональных и иерархических
автоматов.

129
Часть 2

ОСНОВЫ ПОСТРОЕНИЯ СХЕМ АВТОМАТНОЙ


ПАМЯТИ

Введение

В 1918 году русский ученый Михаил Александрович Бонч-Бруевич соз-


дал ламповый триггер, способный сохранять одну двоичную цифру. Это изо-
бретение положило фундамент электронным цифровым компьютерам [74]. В
дальнейшем, в США этот триггер стали называть автоматом Мура с нетриви-
альной памятью в честь американского математика, начавшего изучение пра-
вильных автоматов [24].
Построение монофункциональных схем памяти (триггеров) и методов
построения на их базе компьютерных устройств, работа которых рассматри-
вается в автоматное дискретное время, считается почти завершенной темой
[9; 12–14; 18–21; 24–26; 32; 40; 42–43; 46; 90–91; 94–95; 104–106; 108; 114–
117; 119–121; 124–132; 135–136; 140; 143].
Актуальным направлением снять ограничения двоичных схем памяти
стала разработка многофункциональных схем памяти. Исследования в облас-
ти создания многофункциональных схем памяти рассмотрены многими из-
вестными учеными ХХ века. В первую очередь нужно выделить работы
представителей научных школ В. М. Глушкова [24–26; 113], М. А. Гаврилова
[21], А. Д. Закревского [36], Е. Е. Евреинова и Н. В. Парангишвили, [32], и
многих других известных ученых в мире. Попытка применить в построении
автоматов Мили и Мура (2.8) – (2.10) схем памяти, в которых осуществля-
лось управление многофункциональными функциями возбуждения и функ-
ций выходов двоичных схем памяти, не дало ожидаемых результатов
(рис. 2.8). Это связано с тем, что изменение управляющих сигналов и запо-
минание состояния схемы памяти в реконфигурированных вычислительных

130
системах выполняется последовательно, что ограничивает быстродействие
компонентов компьютерных систем [90].
Ограничения производительности современных компьютерных систем и
сетей происходят за счет неизменяемых функциональных возможностей эле-
ментарных схем памяти (триггеров), которые влияют на принципы и методы
теории проектирования устройств компьютеров и компьютерных систем.
Иначе обстоит дело с элементами автоматной памяти, такими как мно-
гофункциональные (МФСП) и многоуровневые (МУСП) схемы памяти, и ме-
тодами построения реконфигурируемых устройств с использованием свойств
изменять структуру запоминаемых состояний МФСП и МУСП еще на «эле-
ментном» уровне [64].
Это объясняется тем, что в схемах автоматной памяти (МФСП), в кото-
рых входной сигнал еj(Δ) сохраняет определенные состояния подмножества
(блока πj), появляются новые функции переходов, что расширяет функцио-
нальные возможности устройств компьютерных систем.
Значительное место в данной части уделено разработке принципов и ме-
тодов проектирования многоуровневой схемы памяти с автоматом стратегии,
которые могут запоминать одновременно общую и частную информацию и
изменять структуру запоминания состояний частной информации под влия-
нием состояний общей информации.

4. МОНОФУНКЦИОНАЛЬНЫЕ ЭЛЕМЕНТАРНЫЕ СХЕМЫ


ПАМЯТИ

4.1. Основные понятия

В современное время в интегральной схемотехнике применяются десят-


ки различных триггеров в компьютерных устройствах, отличающихся свои-
ми функциями, схемотехнической реализацией способами записи информа-
ции и т. д. [125]. В основу классификации потенциальных триггеров, полу-

131
чивших в интегральной схемотехнике наибольшее распространение, положе-
ны два принципа: функциональный и способ записи информации [17]. При
этом за базовую схему триггеров принимается одноуровневая схема RS-
триггера [17; 125]. Развитие базовой схемы триггеров явилось основой созда-
ния одноуровневых многостабильных схем памяти [17]. Триггеры являются
монофункциональными автоматами, реализующих только одно отражение
множества Х входных сигналов во множество Y выходных сигналов ({X} →
{Y}), что отождествляют состояния триггеров.
Перспективным направлением развития монофункциональных элемен-
тарных автоматов с памятью является создание многофункциональных. В
основу построения многофункциональных структур положен принцип реали-
зации несколько отображений информации (не менее двух)
{Х} {Y}, где fi - функциональность, определяющий пару функций пере-
ходов δ(i) и выходов φ(i) [90]. В этом случае коммутируются функции возбуж-
дения и выходов, а базовая схема памяти триггеров, которая запоминает со-
стояния элементарного автомата с памятью, остается монофункциональной
(рис. 2.8) [90]. Широкий смысл многофункциональности заключается в воз-
можности использования аппаратуры при различных режимах работы и раз-
личных типах интерпретации [32].

Базовая схема памяти тоже может быть многофункциональной и способ-


ной работать в разных блоках (подмножествах) πj и μi своих состояний под
влиянием соответствующих еj(Δ) входных сигналов, изменяя отображения
информации (не менее двух) X}ej{A}, где еj - функциональность, оп-
ределяющий пару функций δе сохранения состояния и φ2 выходов или пару
функций δу, δв1, δв2, δн соответствующих переходов и выходов элементарного
многофункционального автомата [64]. Структура многофункциональной
схемы памяти (МФСП) заключается в том, что она имеет матричную струк-
туру блоков состояний памяти πj и μi (табл. 2.1). Переходы в такой схеме па-
мяти происходят по двум переменным: xi(t) и ej(Δ). Смысл многофункцио-

132
нальности базовой многофункциональной схемы памяти (МФСП) заключает-
ся в том, что она имеет возможность использовать альтернативные блоки πj и
μi состояний схемы памяти, а также работать не только в детерминированном
однозначному режиме при переходе из одного состояния аi в другое ак со-
стояние одного только блока π0 (рис. 3.3), но и в детерминированном одно-
значно укрупненном режиме при переходе из состояния аі блока πj в другое
ак состояние определенного блока πi (аі  πj; ак  πi) (3.4). Базовая многофунк-
циональная схема памяти (МФСП) может работать в заданном режиме при
предполагаемом переходе в другое ак состояние по мере вероятности Р1 в оп-
ределенном блока πj (рис. 3.5) и при вероятностном переходе в другое ат со-
стояние по мере вероятности Р2 в определенном блока μі состояний схемы
(рис. 3.6), а также в нечетком режиме при нечетком переходе в другое ан со-
стояние нечеткого подмножества QH, состоящее из определенных блоков πj
(рис. 3.7). Создание базовой МФСП и на ее основе многоуровневых схем па-
мяти (МУСП) расширяет современные основы вычислительной техники и
предоставляет качественно новые возможности. Они способны повысить
скорость перестройки алгоритмов функционирования компьютерных уст-
ройств, расширить функциональные возможности систем, увеличить про-
должительность существования систем на различных уровнях обработки ин-
формации, а также осуществить одновременную обработку общей и частич-
ной информации на основе иерархического принципа программного управ-
ления, что невозможно осуществить на компьютерных устройствах с памя-
тью на триггерах.

4.2. Основы моделирование компьютерных схем

При моделировании схем памяти надо один и тот же класс схем (с об-
ратной связью – «петлями») последовательно вычислять несколько раз, ис-
пользуя предыдущие значения пока значение на всех узлах этого класса схем

133
не будут совпадать друг с другом. В этом случае получаем устойчивые зна-
чения выходных сигналов в схемах памяти.
Деление на комбинационные и схемы памяти удобно при моделировании
потенциальных схем. При моделировании многотактовых (динамических)
систем без петель в одном классе логических элементов все схемы описыва-
ются как комбинационные.
Математическая модель может быть получена наложением булевых
функций, решения которых соответствует преобразованию информации в ло-
гическом элементе в условный тактовый момент. Данная модель изоморфна
реальным логическим устройствам, потому что описывается системой буле-
вых уравнений непосредственных связей, что соответствует тактовым при-
менениям в реальных устройствах [57].
Сигнал х в реальных устройствах имеет значение логической единицы и
значение логического нуля. Значение сигнала, которое находится в проме-
жутке этих двух значений (1 и 0) считается неопределенным и этому значе-
нию присваивается значение «0,5». Значения сигнала х представлены на
рис. 4.1.

Логическая 1(1-1’)

Логическая неопре-
деленность «0,5»

Логический 0(0’-0)

Рис.4.1. Изменение значения сигнала при


переходе от нулевого значения к единичному

134
При вычислении значений в схемах памяти значения на всех узлах в мо-
мент t и (t+k) могут совпадать. Когда k = 1, дальнейшее вычисление значений
останавливается, потому что получены все устойчивые значения.

y(t) = y(t + k) (4.1)

При k > 1 дальнейшее вычисление значений также останавливается, по-


тому что схема не имеет устойчивых значений. Когда при математическом
моделировании во время устанавливающего процесса (k = 1) существуют на
некоторых узлах значение сигнала «0,5», то это говорит либо о некорректно-
сти построения детерминированного дискретного устройства, или о появле-
нии на его узлах запрещенной последовательности входных сигналов [57].
Впервые методику моделирования компьютерных схем в отделе Глуш-
кова предложил и применил в 1962 году молодой ученый к.т.н. Мацеви-
тый Л.В. при разработке «Малой интегрирующей машины (МИМ)». В 1970
году на основе этой методики под руководством Мараховского Л.Ф. были
разработаны программы по моделированию цифровых схем, на основе кото-
рых моделировались большие интегральные схемы и схемы вычислительной
машины [56–57].
В настоящее время используют программу имитационного моделирова-
ния в электронике (Electronics Workbench), которая была разработана в 1989
году в г. Торонто (Канада) компанией Interactive Image Technologies ]43; 74].

4.3. Элементарные схемы памяти

Запоминающие двоичные схемы памяти, которые используют при кано-


ническом методе синтеза, является монофункциональными элементарными
автоматами Мура с полной системой переходов и выходов.
Полнота системы переходов элементарного автомата определяет, что
для каждой пары внутренних состояний автомата, которые сохраняются при

135
одном сохраняющем e(Δ) входном сигнале, найдется входной сигнал х(t), ко-
торый переведет автомат с одного состояния в другое.
Полнота системы выходов элементарного автомата определяет, что в
каждом состоянии автомат создает сигнал yі, который отличается от сигна-
лов, которые возникают в других состояниях автомата.
Определение 4.1. Монофункциональную элементарную схему памяти на-
зовем одноуровневым элементарным автоматом (ОЭА), обладающим полной
системой переходов и выходов при запоминании всех состояний автомата
только при одном сохраняющем e(Δ) входном сигнале.
В компьютерах в настоящее время широко используют монофункцио-
нальные элементарные автоматы Мура (триггеры), обладающие полной сис-
темой переходов и выходов с двумя внутренними состояниями, которые со-
храняются при одном сохраняющем e(Δ) входном сигнале [125].
Структурная схема одноступенчатого RS-триггера состоит из двух логи-
ческих элементов И-НЕ (ИЛИ-НЕ), которые имеют по два входа: один из них
связан с входным узлом триггера, а другой с выходом другого логического
элемента (рис. 4.2).

Рис.4.2. Схемы RS-триггеров на элементах И-НЕ и ИЛИ-НЕ

136
4.4. Триггер RS-типа на элементах потенциальной системы

Базовым элементарным автоматом с двумя входами и двумя выходами


является RS-триггер, на основе которого проецируются триггеры D-, T, E-,
DV-, JK-типа и т.п.[17; 125]. Применяемые в компьютере устройства, по сути,
является схемами триггеров, которые в общем случае содержат собственно
триггер и комбинационные элементы.
По характеру работы триггеры являются асинхронные и синхронные.
В синхронных триггерах прием информации на входных узлах и пере-
ключение внутренних состояний схемы осуществляется в момент действия
синхроимпульса. На триггер могут подаваться синхроимпульсы разных се-
рий. Синхроимпульсы τi обеспечивают координацию работы во время дейст-
вия отдельных схем. В асинхронных схемах обмен информацией осуществ-
ляется медленно (без синхроимпульсов).
Особенностью RS-триггера является то, что запись информации в нем
осуществляется непосредственно с поступлением информационного x(τ) (ус-
танавливающего) сигнала на его входы, который однозначно определяет зна-
чения выходных сигналов RS-триггера. Хранение состояний выходных сиг-
налов в схемах триггеров осуществляется при одном сохраняющем e(Δ)
входном сигнале, который действует между устанавливающими входными
сигналами. Функционирование RS-триггера в табличном виде изображено в
табл.4.1
При анализе математической модели RS-триггера на элементах ИЛИ-НЕ
в троичном исчислении («0», «0,5», «1») можно описать его в виде системы
непосредственных связей в булевых выражениях (4.2):
Входной сигнал может менять свое значение в математической модели
при переходе от «0» до «1» и наоборот, проходя значение «0,5», которое бу-
дем для удобства изображать звездочкой «*» [54; 56–57].
Рассмотрим работу триггера при появление на его входных узлах R и S
входного слова р(Т), которое состоит из устанавливающего x(t) входного

137
сигнала, который однозначно устанавливает значение на выходных узлах
триггера, и сохраняющего e(Δ) входного сигнала, действующего между уста-
навливающими x(t) входными сигналами.
Таблица 4.1
Работа RS-триггера
на элементах И-НЕ на элементах ИЛИ-НЕ
_ _ _ _
R S Q Q R S Q Q
0 0 1 1 1 1 0 0
1 0 1 0 1 0 0 1
0 1 0 1 0 1 1 0
1 0 1 0
1 1 0 0
0 1 0 1

Триггер на элементах ИЛИ-НЕ имеет следующие три устанавливающие


входные сигналы: x1(t) (R = 1; S = 1); x2(t) (R = 1; S = 0); x3(t)(R = 0; S = 1); и
один сохраняющем входной сигнал: e(Δ) (R = 0; S = 0), с помощью которых
можно рассмотреть действие трех входных слов р1(Т)= x1(t), e(Δ) (табл. 4.2.);
р2(Т)= x2(t), e(Δ) (табл. 5.3.) и р3(Т)= x3(t), e(Δ) (табл. 5.4).

Таблица 4.2
Входное слово р1(Т)= x1(t), e(Δ)
Такты 1 2 3 4 5 6
R 1 1 1 * 0 0
S 1 1 1 * 0 0
Q * 0 0 0 * *
_
Q * 0 0 0 * *

Таблица 4.3
Входное слово р2(Т)= x2(t), e(Δ)
Такты 1 2 3 4 5 6
R 1 1 1 * 0 0
S 0 0 0 0 0 0
Q * 0 0 0 0 *

138
_
Q * * 1 1 1 1
Таблица 4.4
Входное слово р3(Т)= x3(t), e(Δ)
Такты 1 2 3 4 5 6
R 0 0 0 0 0 0
S 1 1 1 * 0 0
Q * * 1 1 1 1
_
Q * 0 0 0 0 0

При рассмотрении результатов вычислений при действии входного сло-


ва р1(Т) (табл. 4.2.), мы видим, что устанавливающий x1(t) входной сигнал
определяет на обоих выходных узлах значение 0, которое не сохраняется при
появлении сохраняющего e(Δ) входного сигнала, потому что на обоих исход-
ных узлах триггера сигналы имеют неопределенное значение 0,5 (Q = 0,5 и
__
Q = 0,5). Это объясняет то, что при применении слова р1(Т) триггер не имеет

устойчивого выходного сигнала, а поэтому, такое входное слово для RS-


триггера является запрещенным при использовании. На элементах И-НЕ и на
элементах ИЛИ-НЕ входное слово р1(Т) в RS-триггере запрещается при ис-
пользовании в детерминированных дискретных устройствах.
Считается, что для контроля работоспособности схем памяти и уст-
ройств компьютера необходимо резервировать аппаратуру в три раза, чтобы
достоверно убедиться в ее правильной работе [44]. При соответствующем
подходе при сравнении результатов входного сигнала x1(t) и выходного сиг-
нала у4(t), рассмотренного в автомате 4-го рода (рис. 2.16), можно автомати-
чески обнаружить катастрофический отказ и, тем самым, обнаружить неис-
правное устройство.
В литературе не описаны автоматические методы проверки работоспо-
собности схем памяти. А, между прочим, все триггера построены на асин-
хронном RS-триггере (рис. 4.2), работоспособность которого можно легко
контролировать. Для этого достаточно подать на его вход устанавливающий
сигнал x1(t) (R = 1; S = 1), который на обоих его входах имеет одинаковые ак-
139
тивные значения. При этом, на его выходе появляются два пассивных значе-
__
ния ( Q  0; Q  0 ), которые легко отличить от обычных значений триггера, так
__ __
как он всегда имеет разные значения Q  0; Q  1 или Q  1; Q  0 на своих выхо-
дах. Если же при поступлении такого устанавливающего x(t) входного сигна-
ла на выходных узлах RS-триггера значения будут разные, то это сигнализи-
рует, что элемент с активным выходным сигналом работает не правильно, а
следовательно и все устройство работает не правильно.
При рассмотрении результатов вычислений при воздействии входного
слова р2(Т) (табл. 4.3.), Мы видим, что устанавливающий x2(t) входной сигнал
__
определяет на выходных узлах значение Q = 0 и Q = 1, которые сохраняются
при появлении сохраняющего e(Δ) входного сигнала.
При рассмотрении результатов вычислений при действии входного слова
р3(Т) (табл. 4.4), Мы видим, что устанавливающий x3(t) входной сигнал опре-
__
деляет на выходных узлах значение Q = 1 и Q = 0 хранящихся при появлении
сохраняющего e(Δ) входного сигнала.
Триггер считается, что находится в нуле, когда Q = 0, и в единице, когда
Q = 1. Это условие необходимо запомнить, чтобы всегда было легко опреде-
лить состояние, в каком находится триггер.

Рис. 4.3. Граф RS-триггера в автоматном непрерывном времени

Рассмотрены схемы асинхронного одноступенчатого RS-триггера. Для


приема информации вводятся синхроимпульсы С и специальные дополни-
тельные элементы И (рис. 4.4). Наличие синхроимпульса на условном изо-
бражении триггера отображается входом С (рис. 4.5).

140
4.5. RS-триггер на элементах динамической системы

В потенциальной системе элементов (рис. 4.2) организация обратной


связи в схемах памяти осуществляется без разделения ее на действия такто-
вых сигналов [17; 54; 125]. В связи с этим при устанавливающих x(t) входных
сигналах осуществляется переключение в двух группах логических элемен-
тов RS-триггера в период такта t, а запоминание состояния при сохраняющих
е(Δ) входных сигналах элемента в период действия внутреннего такта Δ.
В динамической четырехфазной системе элементов [54] может быть
предложена базовая схема памяти (RS-триггер), ограниченная двумя группа-
ми элементов, в каждой из которых применен один логический элемент.
Один из этих элементов функционирует в одном подмножестве тактовых
сигналов (например, Ф1 и Ф2) и запоминает выходной сигнал в период такто-
вых сигналов Ф3 и Ф4, а второй - в другом подмножестве тактовых сигналов
(например, Ф3 и Ф4) и запоминает выходной сигнал в период тактовых сигна-
лов Ф1 и Ф2 (рис. 4.6).

Рис. 4.6. RS-триггер на элементах четырехфазной динамической


системы элементов ИЛИ-НЕ

Обобщенная система уравнений базовой схемы памяти RS-триггер на


динамических элементах ИЛИ-НЕ имеет такой вид:

141
(4.3)

Особенностью элементов памяти на элементах четырехфазной динами-


ческой системы является появление устанавливающих хi входных сигналов
для одной группы каскадов во тактового сигнала Ф у и появление сохраняю-
щих еj входных сигналов в следующих тактовых сигналах Фу. Как и в потен-
циальной системе элементов сигнал хi поглощает сигнал еj при одновремен-
ном воздействии на каскады одной группы во время одного тактового сигна-
ла Фу.
Основные характеристики схемы памяти на динамических элементах оп-
ределяются теми же формулами, что и для потенциальной системы элемен-
тов. Отличительной чертой схем памяти на динамических элементах является
раздельная обработка установки и запоминания состояний одной и второй
групп каскадов.
В динамических триггерах каждое множество входных сигналов может
быть разбито на два подмножества. Одно из этих подмножеств входных сиг-
налов действует на одну группу каскадов в один тактовый момент (например,
во время действия фазы Ф2), а другое подмножество входных сигналов - на
вторую группу каскадов в другой тактовый момент (например, во время дей-
ствия фазы Ф4).
Анализируя работу динамического RS-триггера (рис.4.6), рассмотрим
множество устанавливающих xi(t) входных сигналов с соответствующими
тактовыми фазами (табл. 4.5).
Таблица 4.5
Устанавливающие наборы хi входных сигналов
Для первой группы Для второй группы
j
Входные сигналы xi x12 x 24
z12 1 0
z 24 0 1

142
Устанавливающие наборы входных сигналов для одной группы каскадов
должны иметь предварительную (опережающую) установку входных узлов
по сравнению с входными сигналами второй группы в неактивный (нулевой)
набор, отражены в табл. 4.5. После установки одной группы каскадов в запо-
минающее состояние, надо установить для первой и второй группы соответ-
ствующий еj(Δ) входной сигнал, при котором на входные узлы подаются ну-
ли.
Множество сохраняющего набора входных сигналов также разбивается
на два подмножества, которые воздействуют на разные группы каскадов. При
сохраняющем наборе еj входных сигналов, при котором z12 = 0 и z 24 = 1, запо-
__
минаются два устойчивых состояния триггера А1 (Q = 1 и Q = 0) и А2 (Q = 0 и
__
Q = 1).

В динамических триггерах за один период Т наборы входных сигналов


х(Т) способны установить одно из двух состояний схемы памяти RS-триггера,
который способен запомнить установленное состояние в последующий пери-
од (Т +1) при действии сохраняющего набора е(Т +1) входных сигналов ( z12 =
0; z 24 = 0).
Сделаем анализ работы динамического RS-триггера при воздействии на
его входные узлы входного слова р(Т).
Таблица 4.6
Установка RS-триггера в ноль (Q = 0) при z12 = 1; z 24 = 0
Выходные сигналы Ф1 Ф2 Ф3 Ф4 Ф1 Ф2 Ф3
y 12
2
* 0 0 0 0 0 0
y134 * * * 1 1 1 1

При установки триггера в устойчивое состояние выходные сигналы


триггера нам неизвестны и поэтому при анализе схем памяти их задают, сна-
чала сигналы в виде звездочки "*" (см. в табл. 4.6 и 4.7).

143
Таблица 4.7
Установка RS-триггера в единицу (Q = 1) при z12 = 0; z 24 = 1
Выходные сигналы Ф3 Ф4 Ф1 Ф2 Ф3 Ф4
y 12
2
* * * 1 1 1
y134 * 0 0 0 0 0

Анализ работы RS-триггера показывает, что все основные характеристи-


ки, пригодные для реализации в потенциальной системе элементов, действи-
тельны и для RS-триггера, реализованного на элементах динамической сис-
темы элементов. Но это с учетом временных соотношений входных и выход-
ных сигналов, запоминающих свои устойчивые значения в различных фазо-
вых тактах [57].
Триггеры других типов строятся на основе RS-триггера обычными мето-
дами структурного синтеза автоматов [17].

4.6. Проблемы обеспечения надежности работы автоматов

Основные понятия. При структурном синтезе получают булевы урав-


нения, описывающие структуру и законы функционирования схем автомата.
В реальной схеме значения выходного сигнала должно совпадать со значе-
ниями булевой функции, которую элемент реализует. Но булева алгебра не
учитывает параметр времени и поэтому не может изображать в полном объе-
ме процесс перехода от одного состояния схемы к другому. В переходных
процессах булевы выражения могут выполняться неверно в связи с задерж-
кой сигналов в цепочках и различными по продолжительности задержками
прохождения сигналов через логические элементы. Возникает проблема на-
дежного функционирования автомата, то есть проблема обеспечения устой-
чивых состояний автомата в схемах памяти.
Реальная схема автомата состоит из элементов, которые могут исходить
из порядка при изменении их характеристик под воздействием старения,

144
скрытых дефектов, износа, снижение напряжения и т.п. Неполадки в элемен-
тах могут быть необратимые (отказ) и самовосстанавливающиеся (сбои).
Обеспечение устойчивости состояний автомата. Суть проблемы за-
ключается в том, что под воздействием входного сигнала х автомат перехо-
дит из состояния а1 в состояние а2, а из состояния а2 под воздействием вход-
ного сигнала х автомат переходит в состояние а3. Когда длительность сигнала
х превышает время перехода автомата из одного состояния в другое, автомат
проскакивает состояние а2 и сразу попадает в состояние а3. Состояние а2 в
этом случае является неустойчивым.
Такое явление может быть, например, в асинхронном JK-триггере, когда
длительность входных сигналов превышает время переключения триггера и
схема под влиянием одного сигнала после неоднократного переключения
может оказаться, случайно, в состоянии, которое заранее неопределенно.
Чтобы этого не было, используют линии задержки. При длительных сигналах
триггер, который имеет входных узлах сигналы J и К одновременно, пере-
ключается из одного состояния в другое до окончания действия сигналов на
его входных узлах. Конечное состояние триггера указать невозможно. Чтобы
ликвидировать эту неопределенность в схему вводят элементы задержки,
продолжительность которого не менее длительности входного сигнала в са-
мом неблагоприятном случае. В триггерах на интегральных схемах вместо
линий задержки используют второй RS-триггер и двухтактную систему син-
_
хроимпульсов С и C .
Синхроимпульсы С обеспечивают прием сигналов J и K (рис. 4.10), ус-
танавливают новое состояние в RS-триггере Т1, и запрещают в то же время
передачу информации с выходов RS-триггера Т1 на RS-триггер Т2. Поэтому
при С = 1 состояние RS-триггер Т2 не меняется. RS-триггер Т1 устанавливает-
ся в единицу Q1 = 1 при появлении на входных узлах C=J=1 (CJ=1; Q1=1)
или в ноль Q1 = 0 - при C = К = 1 (СК = 1; Q1 = 0).
При C = 1 положение в RS-триггере Т1 не меняется, а RS-триггер Т2 при-
нимает состояние RS-триггер Т1, когда RS-триггер Т2 не был в том же состоя-

145
нии до этого. При С = 1 всегда должно быть Q1 = Q2, поэтому на комбинации
кодовых состояний на 01 и 10 переходы запрещены.
Кроме того, в цепочках автомата можно наблюдать такое явление как
гонки (соревнования). Триггеры автомата переключаются устанавливающи-
ми входными сигналами, которые зависят от значений входных сигналов и
выходных состояний триггеров. Устанавливающие сигналы формируются
комбинационными схемами разной длины, задержка сигналов в которых не
одинакова. Сами триггеры имеют разное время переключения из-за случай-
ных отклонений их номинальных характеристик.
Когда при переходе автомата из одного состояния в другое должны пе-
реключаться несколько триггеров, между ними могут быть гонки. Триггер,
который выигрывает гонки, переключается раньше других и это может изме-
нить сигналы на входах других триггеров раньше, чем они изменят свои со-
стояния. В результате гонок триггеры могут перейти в состояние, не преду-
смотренное законом функционирования автомата.
Для корректной работы автомата вводят следующее правило: вводить и
снимать информацию с триггеров можно только тогда, когда они находятся в
устойчивых состояниях, а не переключаются.
Устойчивость состояний автомата можно обеспечить как схемными ме-
тодами, так и выбором способа кодирования состояний автомата.
При соседнем кодировании следующие состояния автомата различаются
только состоянием одного триггера. Гонки при этом отсутствуют, потому что
при любых переходах переключается только один триггер. Соседнее кодиро-
вание невозможно, когда граф автомата имеет циклы с нечетным числом со-
стояний. Для использования соседнего кодирования при этом можно вводить
пустые (дополнительные) состояния, для которых выходной сигнал отсутст-
вует. Аппаратное обеспечение и время выполнения операций при этом уве-
личивается. Аналогичный недостаток имеют и другие способы кодирования
против гонок (так называемое противогоночное кодирование).

146
Соседнее кодирование, кроме того, обеспечивает минимальную частоту
переключения триггера, играет существенную роль с точки зрения увеличе-
ния надежности электронных и релейно-контактных схем и снижение мощ-
ности используемых схем на приборах с разной проводимостью (особенно на
МОП-транзисторах).
Для облегчения соседнего кодирования состояний автомата можно ис-
пользовать диаграммы Вейча или карты Карно, где соседние ячейки отлича-
ются значениями только одной переменной. Разрядность кодовых состояний
автомата вычисляется по формуле

n = 1 + int(log2K), (4.4)

где К-число состояний автомата;


int(2,5) = 2 – функция, которая выделяет только целую часть числа.
Устойчивость состояний автомата можно обеспечить импульсной син-
хронизацией его элементов. Когда продолжительность синхроимпульсов
меньше времени прохождения сигнала по самой короткой цепочке элементов
обратной связи, устойчивость обеспечена, потому что сигнал установки триг-
гера становится равным 0 (х(t) = 0) до момента переключения автомата в сле-
дующее состояние.
Устойчивость состояний автомата можно обеспечить применением двух-
ступенчатой памяти, в которой процесс переключения состояний разделяется
во времени, за счет двухтактной синхронизации, как это сделано в двухтакт-
ном JK-триггере или в Т-триггере [17; 125]. Аппаратные затраты, при этом
растут, а скорость работы уменьшается. Двойная память широко применяет-
ся в интегральных схемах устройств компьютера.
Обеспечение общей надежности работы схем из ненадежных эле-
ментов. Для увеличения надежности компьютера необходимо обеспечить:

147
 Применение в схемах компьютера надежных элементов, деталей и уз-
лов, которые получают в условиях высокоавтоматизированного про-
изводства с тщательным пооперационным контролем;
 Использование элементного, группового и системного резервирования
аппаратуры;
 Внедрение эффективных способов эксплуатации аппаратуры, систе-
матическое проведение профилактических работ;
 Организацию эффективного контроля схем памяти, устройств ком-
пьютера с помощью аппаратных и программных средств.

4.7. Методы проектирования моногостабильных схем памяти с


учетом ограничения элементной базы

Многостабильные схема памяти. По сравнению с триггерами много-


стабильные схема памяти (МСП) имеет более двух состояний [17]. Характер-
ной особенностью МСП является запоминание всех своих состояний при од-
ном сохраняющую е(Δ) входном сигнале. Эта особенность обусловлена
принципом структурной организации МСП. Она заключается в том, что ис-
пользуются n (n > 2) логических элементов ИЛИ-НЕ (И-НЕ). Выходы каждо-
го i-го элемента ИЛИ-НЕ (И-НЕ) соединяют со входами всех остальных ло-
гических элементов МСП или по определенному закону (например, с входа-
ми только двух, трех и т.д. из n логических элементов), а один из входов ка-
ждого i-го элемента соединяется с входным шиной МСП.
Принцип запоминания в схемах памяти заключается в том, что устанав-
ливающие х(t) входные сигналы устанавливают выходное значения активно-
го сигнала 1 (0) на узле одного или группы логических элементов ИЛИ-НЕ
(И-НЕ). Это выходное значения активного сигнала 1 (0) через свои обратные
структурные связи удерживают в инверсном состоянии 0 (1) выходные зна-
чения других логических элементов МСП. которые, в свою очередь, через
обратные структурные связи подтверждают установленные выходные значе-

148
ния логических элементов при действии на них только одного сохраняющего
е(Δ) входного сигнала, поступающего из устанавливающей входной шине во
время отсутствующего синхросигнала С. В зависимости от характера соеди-
нения логических элементов, МСП имеет или М = n устойчивых состояний,
или меньше (M < n) устойчивых состояний, или не имеет вообще устойчивых
состояний [17].
Структурная схема МСП, которая запоминает М (М = n) устойчивых со-
стояний изображена на рис. 4.11.

z1 z2 zn

Рис. 4.11. Обобщенная структурная схема МСП

Законы работы многостабильные схемы памяти (МСП) (рис. 4.11) анало-


гичные законам работы RS-триггера. Эти законы рассмотрим в табличном
виде (табл. 4.8).
Таблица 4.8
Законы работы многостабильные схемы памяти на элементах И-НЕ
z1 z2 – zn a1 a2 – an
0 1 – 1 1 0 – 0
1 0 – 1 0 1 – 0
– – – – – – – –
1 1 – 0 0 0 – 1

149
При поступлении только на один входной узел МСП значение активного
нулевого сигнала zi(t) = 0 (а на другие - значение единичного сигнала) на со-
ответствующем выходе логического элемента И-НЕ появляется через время
задержки τэ сигнал ai(t) = 1, значение которого равно логической единицы во
время действия сигнала zi(t). Этой выходной единичный сигнал ai(t) за время
действия сигнала zi(t) через время задержки τэ совместно с другими входны-
ми значениями устанавливает другие выходные сигналы элементов схемы
памяти И-НЕ в пассивные значения логической единицы. Те, в свою очередь,
через обратные структурные связи МСП поступают на логический элемента
И-НЕ, на который поступал входной сигнал zi(t) и подтверждают в его вы-
ходном сигнале активное значение нуля. Таким образом, входной сигнал zi(t)
должен быть по продолжительности не менее времени 2τэ для определенной
устойчивости функциональной работы триггера.
Определение параметров монофункциональных схем памяти. Число
М запоминающих состояний двоичных или многостабильных триггеров вы-
числяется по формуле [64]:

n
M   ( 2  1)i  n, (4.5)
i 1

где n-число элементов И-НЕ (ИЛИ-НЕ) в схеме триггера или МСП.


Число rе сохраняющих е (Δ) входных сигналов двоичных или многоста-
бильных триггеров вычисляется по формуле [64]

n
re   (2  1)i  1. (4.6)
i 1

Сущность метода проектирования двоичных или многостабильных триг-


геров, сохраняющих М (M > 2) запоминающих состояний при одном е(Δ)
входном сигнале, заключается в том, что сначала выбирают К-входовые эле-

150
менты И-НЕ (ИЛИ-НЕ) с нагрузочной способностью Р1, а затем используют
n (2 n K;2 n P1 ) логических элементов И-НЕ (ИЛИ-НЕ), выходы каж-
дого из которых соединяются соответственно с входами всех остальных эле-
ментов И-НЕ (ИЛИ-НЕ), один вход каждого из элементов И-НЕ (ИЛИ-НЕ)
соединяем с установочной шиной Вх.Ш всей схемы памяти, а выходы всех
элементов И-НЕ (ИЛИ-НЕ) соединяем с выходной шиной Вых.Ш всей схемы
памяти.
Схема многостабильного триггера, построенного по этой методологии на
4-входовых логических элементах (4И-НЕ) с нагрузочной возможностью Р1
(Р1 = 10), отражена на рис. 4.12.

Вых. Ш

z1 z2 z3 z4

Вх. Ш

Рис. 4.12. Схема МСП на 4-входовых логических элементах

Эта схема памяти имеет следующие конструктивные характеристики:


 Число n логических элементов: n = 4 (2 n K; 2 n P1);
 Число М запоминающих состояний: М = 4 (M = n).
Специфика построения схем памяти, что требует объединения логиче-
ских элементов И-НЕ (ИЛИ-НЕ), число которых пропорционально числу М

151
запоминающих состояний схем памяти, приводит к необходимости характе-
ризовать схемы памяти некоторым числом параметров:
 · Максимальное число М запоминающих состояний при ограниче-
ниях параметров логических элементов, из которых строится схема
памяти;
 · Предельная рабочая частота переключения (Fp)
 · Нагрузочная способность по выходам (РQ)
 · Число внутренних связей (Scв)
 · Число внешних связей (Sвc)
 · Число элементов на одно состояние (L)
 · Максимальное число альтернативных отображений (re).
Максимальное число запоминающих состояний. Однофазные много-
стабильные схемы памяти, построенные на К-входовых элементах И-НЕ
(ИЛИ-НЕ) с нагрузочной способностью по выходам Р1, используют n (2 n
K; 2 n P1) элементов [64]. Максимальное возможное число М запоми-
нающих состояний однофазных многостабильные схем памяти при K P1 и
n=m=К определяется по формуле:

K
M max   ( 2  1)i  K . (4.7)
i 1

Таким образом, при параметрах элементов, которые ограничены, можно


не строя саму схему памяти определить ее максимальное возможное число М
запоминающих состояний однофазных многостабильные схем памяти. Для
расширения максимальных возможностей схем памяти необходимо расши-
рить ограничения элементов. Иначе, взять элементы с большим количеством
входов и нагрузочной способностью или построить такие схемы за счет рас-
ширения (для увеличения нагрузочной способности элементов) и построения
иерархических элементов (для увеличения количества входов элементов), но

152
при этом уменьшается скорость работы элементов, которые будут иметь дли-
тельность задержки не τ., а 2τэ [69].
Например, при использовании элементов 8И-НЕ однофазные многоста-
бильные схемы памяти могут иметь восемь запоминаемых состояния (4.6).
Расширение возможностей логичных элементов для построения схем
памяти показаны на рис. 4.13.

Рис. 4.13. Расширители по выходам (а) и входам (б)

Предельная рабочая частота переключения (Fp).


Максимальная частота переключения триггера Fmах определяется мини-
мальными допустимыми временными интервалами между двумя последова-
тельными синхросигналами минимальной продолжительности, поступающих
на входы схем памяти[64]

Fmах = 1/2τср, (4.8)

где τср, - средняя задержка одного логического элемента (τэ).


Максимальная частота появления сигналов на входах триггера определя-
ется интервалом времени τt = 2τэ. Таким образом, появление нового инфор-
мационного сигнала допускается только после окончания переходного про-
цесса в триггере и переключение его в другое устойчивое состояние. Таким
153
образом, для надежной передачи информации новый входной информацион-
ный (активный) сигнал схемы памяти можно использовать только после пе-
реходного процесса в схеме памяти. Длительность этого входного сигнала
должна имеет продолжительность не менее 2τэ. Итак, предельная рабочая
частота переключения Fp асинхронного одноуровневого триггера при дли-
тельности исходящего информационного (активного) сигнала равна 2τэ, оп-
ределяется по формуле:
F p  1 / 4 э . (4.9)

Максимальная частота переключения Fmах для триггера и предельная ра-


бочая частота переключения вычисляются по формулам (4.7) - (4.8), что ста-
новится понятным при рассмотрении временных отношений синхронизиро-
ванных сигналов (рис. 1.3), которые подаются на схему памяти.
Нагрузочная способность по выходам (РQ).
В реальных устройствах компьютера выходы схем памяти подключены к
входам других логических схем. Число таких логических схем (нагрузок) не
может превышать определенного числа РQ, которое дается и называется на-
грузочной способностью по выходам устройства.
Параметр РQ указывает, какое число аналогичных логических элементов
можно подключать к выходу устройства, не нарушая его работу на предель-
ной рабочей частоте. Этот параметр зависит от нагрузочной способности по
выходам элемента Рэ и от числа связей выхода данного элемента Sэ с другими
элементами устройства. Для однофазных многостабильных схем памяти
наименьший параметр РQ определяется по формуле [64]:

PQ  Pэ  M max  Pэ  K ; ( PQ  1; Pэ  K ), (4.10)

где Мmах - максимальное число запоминающих состояний схемы памяти


К (К=Мmax) – число входов элементов И-НЕ (ИЛИ-НЕ).

154
Например, при использовании схем 4И-НЕ и 3И параметр РQ для одно-
фазных многостабильные схем памяти равен:
РQ Pэ - Мmах = 10 – 4 = 6.
Число внутренних связей (Scв).
Параметр Scв характеризует общее число связей между элементами, ко-
торые необходимо организовать в схеме памяти для ее функционирования. В
реальных устройствах, когда на одну плату размещают большое количество
ИС или внутри СБИС, сокращение числа связей между элементами имеет
очень большое значение. В этом случае улучшается технологическая конст-
рукция, сокращаются затраты на изготовление, уменьшаются паразитные па-
раметры, которые являются дополнительными источниками помех, сокра-
щаются размеры плат и кристаллов, увеличивается надежность и уменьшает-
ся вес устройства [64]. Этот параметр зависит от способа построения схем
памяти.
Параметр Scв для однофазных многостабильные схем памяти определяет-
ся так:

Scв = n (n-1) (4.11)

где n - число элементов И-НЕ (ИЛИ-НЕ), которые используются в схеме па-


мяти.
Число внешних связей (Sвc).
Параметр Sвc характеризует общее число внешних выходов, которые не-
обходимо организовать в схеме памяти для ее дальнейшего корректного
функционирования. Этот параметр относится к числу важных характеристик
схем памяти, так как позволяет оценивать в некоторой степени аппаратурные
затраты на организацию внешних связей схем памяти.
Для однофазной многостабильной схемы памяти параметр Sвc определя-
ется так:

155
Sвc = 2 n, (4.12)

где n - число элементов И-НЕ (ИЛИ-НЕ), которые используются в схеме па-


мяти.
Для однофазной многостабильные схемы памяти запоминающей 6 со-
стояний и построенной на 6 логических элементах, параметр Sвc равен 12
(4.12).
Число элементов на одно состояние (L).
Параметр L относится к важным характеристикам схем памяти, так как
позволяет оценивать потребляемую мощность и в некоторой степени аппа-
ратные затраты на организацию памяти. Наиболее экономичные по аппара-
турным расходам считаются схемы памяти с минимальными значениями па-
раметра L, который определяется по формуле [64]

n
L , (4.13)
M

где n - общее число элементов схемы памяти;


M - число запоминающих состояний схемы памяти.
Для асинхронного одноуровневого RS-триггера (рис. 4.2) и всех одно-
фазных многостабильные триггеров (рис. 4.11, рис. 4.12) значение параметра
L равно единице, потому что M = n.

Заключение

Развитие вычислительных структур и структур памяти идет по пути соз-


дания "гибких" (многофункциональных) структур, которые способны реали-
зовать несколько альтернативных отображений [64].
Известны основные схемы памяти (асинхронные одноуровневые RS-
триггеры, однофазные многостабильные схемы памяти и другие [17; 125]).

156
На основе этих схем проектируются различные монофункциональные схемы
памяти, преобразующие устанавливающие xi(t) входные сигналы в однознач-
ные аi(t) состояния схемы памяти, то есть {X} в {A}, где xi(t)  Х, а аi(t)  А.
Множество А состояний в таких схемах памяти запоминается при одном со-
храняющую е(Δ) входном сигнале, который автоматически появляется между
устанавливающими xi(t) входными сигналами.
Монофункциональные схемы памяти (RS-триггеры, однофазные много-
стабильные схемы памяти и другие [17]) запоминают состояния аi(t) только в
одном блоке π. Задача однофазных многостабильные схем памяти однознач-
но преобразовывать устанавливающие xi(t) входные сигналы в запоминаю-
щие аi(Т) состояния, которые запоминаются при одном сохраняющем е(Δ)
входном сигнале и принадлежат одному блоку π запоминающих состояний.
Задание многостабильных схем памяти отражены в табличном виде (табл.
4.11).
Устанавливающие xi(t) входные сигналы характеризуются тем, что на
входные узлы одной группы логических элементов И-НЕ (ИЛИ-НЕ), состоя-
щих из одного логического элемента (рис. 4.2), подается «пассивный» сиг-
нал, равный 1(0), а на другие элементы И-НЕ (ИЛИ-НЕ) подается «актив-
ный» сигнал, который равен 0(1).
Таблица 4.11
Задание многостабильных схем памяти
хi
х1 х2 … хn-1 хn
е
e0 a1 a2 … an-1 an

При появлении устанавливающего xi(t) входного сигнала на выходных


узлах одной группы элементов И-НЕ (ИЛИ-НЕ) появляется «активный» сиг-
нал, равный 0(1), который удерживает в инверсном состоянии выходы эле-
ментов И-НЕ (ИЛИ-НЕ) других групп схемы памяти. «Активные» выходные
сигналы одной группы и характеризуют состояния аi схемы памяти. Состоя-

157
ния аi схемы памяти запоминаются при определенном сохраняющем е(Δ)
входном сигнале.

158
5. СТРУКТУРНАЯ ОРГАНИЗАЦИЯ МНОГОФУНКЦИОНАЛЬ-
НЫХ СХЕМ ПАМЯТИ

5.1. Многофункциональные элементарные автоматы с памятью.


Основные понятия.

Расширим класс монофункциональных триггерных схем памяти до


уровня многофункциональных за счет разработки новых принципов и мето-
дов структурной организации многофункциональных. Принцип структурной
организации многофункциональных схем памяти (МФСП) заключается в
том, что используются n логических элементов ИЛИ-НЕ (И-НЕ), которые
разбиваются на m (m <n) групп. Выходы элементов одной группы не связаны
с входами своей группы логических элементов. Они соединяются с входами
элементов других групп схемы памяти по одному из определенных законов
(например, с входами всех остальных логических элементов или входами
только элементов двух, трех и т.д. из m групп элементов). Один из свободных
входов каждого i-го элемента соединяется с входами устанавливающей вход-
ной шины, а второй из свободных входов каждого i-го элемента соединяется
с входами сохраняющей входной шины схем памяти.
Принцип запоминания состояний в МФСП заключается в том, что уста-
навливающие хi(t) входные сигналы, которые поступают на узлы устанавли-
вающей входной шины, однозначно устанавливают выходные значения хотя
бы одного логического элемента i-ой группы. Выходные значения установ-
ленного элемента через свои выходные структурные связи удерживает в ин-
версном состоянии выходные значения других элементов схемы памяти, ко-
торые, в свою очередь, через обратные структурные связи подтверждают ус-
тановленные выходные значения логических элементов при воздействии на
них одного из сохраняющих еj(Δ) наборов входных сигналов, подаваемых по
сохраняющей входной шине. Эти установленные значения сохраняются.

159
Определение 6.1. МФСП назовем одноуровневым многофункциональ-
ным элементарным автоматом (МЭА) с полной системой переходов и полной
системой выходов при реализации каждой из re (re > 1) функций δe сохране-
ния состояний.
МЭА можно функционально представлять как re одноуровневых элемен-
тарных автоматов, каждый из которых запоминает все свои состояния только
____
при одном из различных соответствующих сохраняющих еj(Δ) ( j  1, re ) набо-
рах входных сигналов.

5.2. Метод микроструктурного синтеза элементарных МФСП

Рассмотрим метод микроструктурного синтеза, который позволяет по-


строить асинхронную МФСП класса L из логических элементов функцио-
нально полной системы.
Воспользуемся комбинационной схемой ИЛИ-НЕ, реализующей такую
функцию:

_________________________
y  f ( a )  f ( x )  f ( e) , (5.1)

где f(a) - функция от произвольного входного сигнала, поступающего из вы-


хода элемента другой группы для запоминания состояния в МФСП;
f(х) - функция от произвольного устанавливающего хi(t) набора входного
сигнала;
f(е) - функция от произвольного сберегающего еj(Δ) набора входного
сигнала.
Комбинационную схему (5.1.) Назовем базовым автоматом с одним со-
стоянием или проще базовым автоматом (БА). Простейшие БА - это логиче-
ские элементы типа И-ИЛИ-НЕ, ИЛИ-НЕ или И-НЕ.

160
Метод микроструктурного синтеза асинхронных МФСП класса L состо-
ит из следующего алгоритма. Берем n БА и разбиваем их на на m (m<n)
групп. БА в каждой i-ой (i = 1, 2, ..., m) группе не имеют обратных связей,
потому что их выходные узлы не присоединяются к входным узлам БА дан-
ной i-й группы. Выходы БА i-й группы соответственно соединены непосред-
ственно или через схему разделения ИЛИ (И) с входами f(a) всех БА других
групп. Один из свободных входов zi каждого i-го БА соединяется с входами
устанавливающей входной шины ШХ, а второй из свободных входов ui каж-
дого i-го БА соединяется с входами сохраняющей входной шины ШЕ схемы
памяти. На входные узлы zi могут поступать устанавливающие х(t) входные
сигналы, а на входные узлы ui могут поступать сохранящие е(Δ) входные
сигналы. Устойчивые выходные сигналы на выходных узлах уj БА соответст-
вуют состояниям аj МФСП.
Устанавливающие х(t) входные сигналы МФСП однозначно устанавли-
вают определенное состояние аj(t) схемы памяти. Функцию δх возбуждения в
элементарном автомате можно описать в векторном виде:

ai (t )   x [ x (t )]. (5.2)

Значение двоичного набора на входных узлах zj МФСП при действии ус-


танавливающего х(t) входного сигнала характеризуется тем, что только на
входных узлах БАj одной i-й группы входной сигнал может иметь значение,
которое равно пассивному сигналу 0(1) хотя бы на одном БАj, а на входных
узлах БАj других групп значения входного сигнала должно быть равным ак-
тивному сигналу 1(0). Сохраняющий еj(Δ) входной сигнал МФСП может за-
помнить одно из состояний аj(Δ), определенного блока πj состояний, предва-
рительно определенное устанавливающим хi(t) входным сигналом. Функцию
δе хранения состояния в элементарном автомате можно описать в векторном
виде:

161
a (T )   e [a (T ), e(  )], a (t )  a (  ). (5.3)

Значение двоичного набора на входных узлах uj МФСП при действии


сберегающего е(Δ) входного сигнала характеризуется тем, что хотя бы в двух
группах МФСП на входных узлах БА должны быть входные сигналы, значе-
ние которых равно пассивному сигналу 0(1). Число К запоминающих состоя-
ний при определенном сохраняющем е(Δ) входном сигнале равно количеству
групп МФСП, на входах которых значение входного сигнала на узле uj равно
пассивному сигналу 0(1). Так, значение числа К может изменяться в зависи-
мости от сберегающих е(Δ) входных сигналов от 2 до m. Состояние аi МФСП
отождествляется с состоянием значений выходных сигналов уj БАj только
одной группы, если хотя бы один из выходных сигналов уj этой группы равен
активному сигналу 1(0). Единичное значение выходного сигнала уj в этой
группе МФСП называют активным, потому что этот выходной сигнал уj дей-
ствует на БАj других групп, устанавливая на них выходные сигналы уj, рав-
ные логическому нулю. Характеристическое число Кi запоминающих состоя-
ний i-й группы вычисляется по формуле:

(5.4)

где R - число БА в i-ой группе МФСП.


Число Кi запоминающих состояний i-й группы МФСП представляет со-
бой блок μi состояний. Переход из состояния ак в состояние аs в блоке μi со-
стояний возможен при изменении сберегающего е(Δ) входного сигнала. Та-
кой переход назовем укрупненным.
Функцию δу укрупненного перехода можно представить в векторном ви-
де:
a()   y [a(t ), e()]; a(t )  a( ); a(t ), a()  i . (5.5)

162
Так, число запоминающих состояний МФСП можно представить в мат-
ричном виде (табл. 2.1), где строки матрицы определяют блоки πj состояний,
запоминающиеся при соответствующих сохраняющих еj(Δ) входных сигна-
лах, а столбцы матрицы - блоки μi состояний, которые устанавливаются соот-
ветствующими устанавливающими хi(t) входными сигналами. Однозначный
переход из состояния аi в состоянии ак блока πj состояний (в строке матрицы)
выполняется под влиянием устанавливающих хi(t) входных сигналов
(рис. 3,3), а укрупненный переход в новое состояние в блоке μi состояний -
под воздействием сохраняющих е(Δ) входных сигналов (рис. 3,4). Триггер-
ные схемы и МСП имеют только один блок π состояний. Эта характеристика
указывает, что монофункциональные схемы памяти (триггеры и МСП) - это
частный случай МФСП. Рассмотрим в виде таблиц задания монофункцио-
нальных (табл. 5.1) и многофункциональных (табл. 5.2) схем памяти, что
подтверждает этот вывод.

Таблица 5.1

Задание блока π состояний монофункциональных схем памяти

Функция φ выходов в МФСП зависит от установленного входным сло-


вом р = х, е состояния а. При этом возможны два случая: когда реализуется
функция δе сохранения состояния (5.3) или функция δу укрупненного перехо-
да (5.5).
Функция φ1 выходов, которая зависит от состояния автомата a(t-1) и устанав-
ливающего х(t) входного сигнала, характеризует автомат первого рода и в
векторной форме имеет вид:

у(t) = φ1 [a(t-1), х(t)]. (5.6)

163
Таблица 5.2

Задание матрицы состояний многофункциональных схем памяти

Функция φ2 выходов, которая зависит от функции δе сохранения состоя-


ния, характеризует автомат второго рода и в векторной форме имеет вид:

у(Т) = φ2 [a(t), a(Δ)]; a(t) = a(Δ), (5.7)


или
у(Т) = φ2 [a(Т)], а(Т) = a(t) U a(Δ). (5.8)

Функция φ2 выходов обеспечивает сохранение установленного состоя-


ния а(Т) на протяжении такта Т автоматного непрерывного времени. Функ-
ция φ3 выходов в МФСП зависит от функции δу укрупненного перехода, ко-
торый осуществляется во внутреннем такте Δ автоматного непрерывного вре-
мени, и ее можно представить так в векторном виде:

y(Δ) = φ3 [a(t), e(Δ)]. (5.9)

Функция φ3 выходов характеризует автоматы третьего рода, которая оп-


ределяет направление выходного сигнала в зависимости от сохраняющего
сигнала e(Δ).

164
5.3. Символьный язык описания элементарных
многофункциональных схем памяти

Символьный язык описания элементарных схем памяти (триггеров,


МФСП), с помощью которого можно формальными способами определить
их основные характеристики: количество используемых логических элемен-
тов, устанавливающих и сохраняющих входных сигналов. Зная основные ха-
рактеристики (параметры) элементарной схемы памяти, проектировщик ос-
мысленно может выбрать элементарную схему памяти, необходимую для ло-
гического проектирования сложного устройства.
К наиболее известным двоичным элементарным схемам памяти относят-
ся триггеры, построенные на базе RS-триггера [17; 125], который является ча-
стным случаем МФСП [64]. Такие схемы характеризуются тремя основными
параметрами: М - количеством сохраняющих устойчивых состояния а, каж-
дое из которых соответствует определенному выходному сигналу схемы па-
мяти у2(Т); rx - количеством устанавливающих входных сигналов x(t) и rе -
количеством сохраняющих входных сигналов е(Δ), которые формально свя-
заны со структурой МФСП. Основные структуры МФСП, созданные на ло-
гических элементах И-НЕ, ИЛИ-НЕ или И-ИЛИ-НЕ, названы базовыми ав-
томатами (БА), а их параметры определяются предложенными формулами.
Схемы памяти состоят из групп БА (элементов), группы которых взаи-
мосвязаны между собой цепями обратных связей, а характеристическое чис-
ло запоминающих состояний Кi в і-й группе определяется по формуле:

К i  2 Ri  1 (6.4).

Так, количество М устойчивых состояния а(Δ) МФСП, хранящихся под


воздействием сохраняющих е(Δ) входных сигналов, определяется формулой:

165
m
М =  Ki , (5.10)
i 1

где Ki - характеристическое число і-й группы МФСП.


Общее количество rx различных наборов устанавливающих x(t) входных
сигналов МФСП определяется формулой:

rx = М + 1, (5.11)

где М - количество устойчивых состояний МФСП, которые сохраняются;


1 - дополнительный набор устанавливающего xp(t) входного сигнала, од-
нозначно устанавливающего состояние ар(t), которое не сохраняется ни при
одном наборе сохраняющего е(Δ) входного сигнала МФСП. Такой набор ус-
танавливающего xp(t) входного сигнала в детерминированных устройствах
является запрещенным [125].
Количество различных rk наборов сохраняющих е(Δ) входных сигналов,
которые могут хранить различные группы k (2  k  m ) состояний в МФСП,
определяются формулой:

k
cm k
R
rk =  ( ( 2 i  1)) , (5.12)
j 1 i 1

k
где C m
- количество комбинаций из m по k;
m - количество групп базовых автоматов (БА) в МФСП;
Ri - количество БА в i-й группе МФСП.
Общее количество rе различных наборов сберегающих е(Δ) входных сиг-
налов МФСП определяется формулой:

rе = r
k 2
k . (5.13)

166
Более просто общее число rе различных наборов сберегающих е(Δ) вход-
ных сигналов МФСП можно определять формулой:

rе = K
i 1
i (5.14)

Структуру МФСП можно описать символьным числом. Символьное


описание элементарного устройства памяти позволяет в виде позиционного
числа (десятичного или шестнадцатеричного) представить структуру МФСП.
Это число должно характеризовать структуру так, чтобы используя число,
можно было бы формальными методами вычислить основные параметры
схемы памяти, на основе которых выполнить выбор оптимальной, на взгляд
проектировщика, структуры и построить ее на логических элементах в виде
функциональной схемы памяти [64].
В символьном описании МФСП целесообразно ввести многоразрядное
десятичное число, количество разрядов которого соответствует количеству
групп логических элементов в МФСП, а каждая цифра - количество логиче-
ских элементов в той или иной группе. Максимальное количество разрядов
десятичного числа будет равна 10, что соответствует ограничению числа
групп до 10 в структуре МФСП. Эти ограничения чисто условные, хотя и со-
ответствуют в некоторой степени ограничением многих базовых элементов
ИЛИ-НЕ (И-НЕ) интегральных схем [57].
Например, RS-триггер в символьном виде можно описать числом 11, ко-
торое указывает, что триггер имеет две группы логических элементов ИЛИ-
НЕ (И-НЕ), по одному логическому элементу в каждой группе [17]. С сим-
вольного описания RS-триггера можно определить его основные параметры
из приведенных ранее формул (5.10) - (5.14) и определить их значения: М = 2
(по формуле 5.10); rx = 3 (по формуле 5.11); rе = 1 (по формуле 5.14). При
этом нужно учесть, что с множеством устанавливающих входных сигналов
x(t) в детерминированных устройствах один входной сигнал xр(t) является за-
прещенным, так как он устанавливает такое состояние, которое не сохраняет-

167
ся ни при одном сохраняющую входном сигнале е(Δ). В RS-триггере сохра-
няющий е(Δ) входной сигнал (R = S = 0) запоминает только одно из двух ус-
тойчивых состояниях (Q = 1 или Q = 0) [17; 125].
Символьное многоразрядное число, определяющее структуру МФСП в
десятичной системе счисления, имеет ограничения количества логических
элементов И-НЕ (ИЛИ-НЕ) в каждой группе до 9, что соответствует реаль-
ным ограничением интегральных схем [57]. Количество разрядов, характери-
зующих структуру МФСП в десятичной системе счисления, имеют ограни-
чения на количество возможных входов в используемых логических элемен-
тах (в данном символьном описании - до 10). В символьном описании струк-
тура МФСП задается количеством логических элементов в каждой і-й пози-
ции числа и количеством групп (разрядов) в самом числе.

5.4. Исследование возможных вариантов многофункциональных


схем памяти в символьном числе

МФСП проектируется с определенным количеством логических элемен-


тов n (n  2 ), разделенных на m (m ≤ n) групп. Количество вариантов струк-
турных решений МФСП из n логических элементов быстро растет при соот-
ветствующем росте количества логических элементов.
Например:
если n = 2, символьный описание структуры МФСП описывается только
одним числом 11 (триггер RS-типа);
если n = 3, существуют два символьных описания структуры МФСП: 12,
111 (записи 12 и 21 одинаковы при построении структуры МФСП);
если n = 4, существуют четыре варианта описания МФСП: 22, 13, 112,
1111.
если n = 5, существуют шесть вариантов описания МФСП: 14, 23, 113,
122, 1112, 11111 и так далее.

168
Выбор структуры МФСП из необходимых параметров M, rx, re осуществ-
ляет сам разработчик еще на уровне символьного описания структуры
МФСП.
Если при выборе структуры МФСП за критерий взять только один из ос-
новных параметров M, и количество n логических элементов, используемых в
структуре МФСП, то n находится в следующих пределах:

log2 M  n  M (5.15)

Выбор структуры МФСП при определении основных параметров доста-


точно формализованный, и его можно реализовать на современных компью-
терах [27].
Для получения результатов, которые получаются при использовании
символьного описания при выборе МФСП, можно выполнить следующие
шаги:
1. При символьном описании МФСП можно определить его основные
параметры: М - количество запоминаемых устойчивых состояний; rx - коли-
чество устанавливающих xі(t) входных сигналов и rе - количество сохраняю-
щих входных сигналов еj(Δ), а так же выбрать необходимый критерий (удов-
летворяющей полученным результатам основных параметров) для логиче-
ского проектирования МФСП, которое необходимо для создания перспек-
тивных реконфигурируемых устройств вычислительных машин и сетей.
2. Выбирая с учетом основных параметров необходимую МФСП, можно
построить ее функциональную схему на базе логических элементов (И-НЕ,
ИЛИ-НЕ, И-ИЛИ-НЕ), а также найти ее описание в виде системы логических
уравнений, когда это необходимо, для имитационного моделирования схемы
памяти.
3. Находим описание в виде системы логических уравнений схемы памя-
ти. С помощью методов анализа определяем ее параметры: наборы устанав-
ливающих xі(t) входных сигналов и наборы сберегающих еj(Δ) входных сиг-

169
налов, которые сохраняют установленные состояния или изменяют структуру
их запоминания. Наборы устанавливающих xі(t) входных сигналов соответст-
венно устанавливают состояния аі(t) в МФСП и при дальнейшем поступле-
нии наборов сберегающих еj(Δ) входных сигналов запоминает эти состояния
аі(Δ) в определенных блоках πj (аі(t) = аі(Δ)  πj) состояний МФСП или осу-
ществляет укрупненные переходы в определенные состояния блоков πj (аі(t)
 аk(Δ); аі(t)  πi; аk(Δ);  πj) при внутреннем такте Δ за один машинный такт

Т.
Таким образом, становится ясно, что для работы многофункциональных
схем требуются два набора входных сигналов: устанавливающий и сохра-
няющий еj(Δ), которые поступают за один такт машинного времени Т
(Т=t+Δ). Особенностью этих двух наборов входных сигналов является то, что
устанавливающий xі(t) поглощает сохраняющий еj(Δ), если они поступают в
один и тот же час.

xі(t) = xі(t)  e (t )
j (5.16)

Это очень важное понятие, которым мы будем руководствоваться в


дальнейшем при рассмотрении функционирования схем памяти.

5.5. Синтез многофункциональных схем памяти по символьному


описанию

Символьное описание МФСП в виде десятичного числа содержит все


необходимые элементы для структурного синтеза асинхронной МФСП. В
этом описании рассматривается информация о количестве используемых
элементов, о количестве групп, на которые разбиты логические элементы, и о
количестве логических элементов в этих группах. Однако, в этом описании
нет информации о том, на каких логических элементах будет реализована

170
МФСП и в каком классе памяти - L или LM. Выбор логических элементов и
класса схем памяти – дело самого разработчика МФСП.
Выбор типов логических элементов определяется количеством входов в
логическом элементе, быстродействием логических элементов, их потреб-
ляемой мощностью или необходимостью использовать в виде активного сиг-
нала (входящего или выходящего) в элементе логическую единицу или ноль.
После выбора типа логических элементов с определенными характери-
стиками можно определить класс самой МФСП. Многофункциональные схе-
мы памяти класса L имеют больше, чем МФСП класса LM, количество входов
в логических элементах, но обладают большим быстродействием и меньши-
ми аппаратными затратами логических элементов ИЛИ, которые в классе LM
участвуют в связях между группами, причем их количество не превышает
количество групп в МФСП.
Для МФСП класса L микроструктурный синтез при символьном описа-
нии заключается в следующем.
Берем такое количество логических элементов или И-НЕ, или ИЛИ-НЕ,
или И-ИЛИ-НЕ, которое равно сумме цифр в числовом символьном описа-
нии МФСП. Делим эти логические элементы на такое количество групп, что-
бы они равнялись количеству разрядов в числовом символьном описании
МФСП, а в каждой группе берем такое количество логических элементов,
чтобы они равнялись значению соответствующей цифры в разряде десятич-
ного числа символьного описания МФСП.
Логические элементы одной группы соединяются своими выходными
узлами с входными узлами всех логических элементов других групп. Другие
входы логических элементов (не менее двух), которые соединяются с соот-
ветствующими входными шинами МФСП, используются для устанавливаю-
щих и сохраняющих входных сигналов. Выходные узлы логических элемен-
тов соединяются с выходной шиной МФСП.
Для МФСП класса LM микроструктурный синтез при символьном описа-
нии предусматривает следующее.

171
Берем такое количество логических элементов или И-НЕ, или ИЛИ-НЕ,
или И-ИЛИ-НЕ, которое равно сумме цифр в числовом символьном описа-
нии МФСП, и такое количество логических элементов И или ИЛИ, которое
равно количеству разрядов в числовом символьном описании МФСП, где
цифра имеет значение большее единицы.
Делим эти логические элементы (И-НЕ, ИЛИ-НЕ, или И-ИЛИ-НЕ) на та-
кое количество групп, чтобы оно равнялось количеству разрядов в числовом
символьном описании МФСП. В каждой группе берем такое количество ло-
гических элементов, которое равно значению соответствующей цифры в раз-
ряде десятичного числа символьного описания МФСП, а также такое количе-
ство логических элементов И или ИЛИ, которое равно количеству разрядов в
числовом символьном описании МФСП, где цифра имеет значение больше
единицы.
Логические элементы одной группы связываются своими выходными уз-
лами (когда цифра в разряде равна единице) или через логический элемент И
или ИЛИ (когда цифра в разряде больше единицы) с входными узлами всех
логических элементов других групп. Другие входы логических элементов (не
менее двух), которые соединяются с соответствующими входными шинами
МФСП, используются для устанавливающих и сохраняющих входных сигна-
лов. Выходные узлы логических элементов (И-НЕ, или ИЛИ-НЕ, или И-
ИЛИ-НЕ) соединяются с выходной шиной МФСП.
Выполняя микроструктурный синтез МФСП при символьном описании
схемы памяти, как и при любом синтезе схем памяти, необходимо учитывать
ограничения логических элементов при количестве допустимых входных уз-
лов и количестве допустимых значений нагрузочной способности логических
элементов, используемых для проектирования МФСП. Допустим, что при
построении МФСП используются K-входовые элементы И-НЕ, ИЛИ-НЕ и И-
ИЛИ-НЕ с разрешеной нагрузочной способностью равной Р1 и R-входовые
элементы И и ИЛИ со значением нагрузочной способности равна Р2.

172
Для МФСП класса L, прежде чем выполнить микроструктурный синтез
функциональной схемы при ее символьном описании, необходимо выпол-
нить проверку на допустимость таких отношений:

m m
K   Ri  2; P1   Ri  1, (5.17)
i 2 i 2

где m - количество разрядов в символьном числе МФСП;


Ri - значения i-ой цифры в символьном числе МФСП.
Для МФСП класса LM перед микроструктурным синтезом необходимо
выполнить проверку на допустимость таких соотношений:

m
K  m  1; P1  2; R  max( Ri ); P2   Ri  1. (5.18)
i2

В том случае, когда символьное число равно 13, для построения структу-
ры МФСП на логических элементах И-НЕ, ИЛИ-НЕ и И-ИЛИ-НЕ при огра-
ничениях K = 5; P1 = 4; R = 3 и P2 = 4 заданные соотношения удовлетворяют
асинхронной схеме памяти МФСП класса L и LM, что обеспечивает коррект-
ность синтеза.
Рассматривая ряд чисел, сумма цифр которых не превышает пяти, и вы-
бирая их по символьному описанию МФСП, можно по формулам вычислить
значения основных параметров. Определив основные параметры различных
МФСП с допустимыми ограничениями логических элементов, можно осуще-
ствить выбор МФСП, который соответствует выбранным параметрам. Вы-
полним произвольную выборку структуры МФСП, количество состояний ко-
торых запоминаюется, не менее 6. Ближайшими являются символьные числа
22 и 13, которые удовлетворяют критериям.
Рассмотрим пример синтеза функциональной схемы МФСП на элемен-
тах И-НЕ и ИЛИ-НЕ, которые описываются символьным числом 13. Во-

173
первых, используем четыре элемента И-НЕ или ИЛИ-НЕ. Их характеристики
имеют следующие значения:
m
М (количество состояний, которые запоминаются) = К
i 1
i = 1 +7 = 8;

rx (количество устанавливающих входных сигналов) = М + 1 = 9;


m
rе (количество сохраняющих входных сигналов) = K
i 1
i = 1 × 7 = 7.

Сначала разбиваем элементы на две группы: в первой будет один эле-


мент, а во второй группе - три. В группе, содержащей более одного элемента,
все выходные узлы элементов соединяются с входными узлами элементов
других групп (в нашем случае с входом одного элемента другой группы).
Выходной узел элемента группы, состоящей из одного элемента, соединяется
с входными узлами элементов группы, состоящей из трех элементов. Сво-
бодные два входных узла каждого элемента МФСП соединяем соответствен-
но с входной установочной шиной ШХ и с входной шиной ШЕ МФСП, со-
храняющей состояния, а выходные узлы всех элементов - с ее выходной ши-
ной ША. МФСП класса L, построенны на элементах И-НЕ и ИЛИ-НЕ и пред-
ставлены на рис. 5.1 и рис. 5.2.

a1 a2 a3 a4

& & & &

u1 u2 u3 u4
z1 z2 z3 z4

Рис. 5.1. МФСП класса L на элементах И-НЕ

174
a1 a2 a3 a4

1 1 1 1

u1 u2 u3 u4
z1 z2 z3 z4

Рис. 5.2. МФСП класса L на элементах ИЛИ-НЕ

МФСП класса LМ, построенные на элементах И-НЕ и ИЛИ-НЕ (рис. 5.3 и


рис. 5.4), имеет еще дополнительные элементы И (ИЛИ), но имеет меньше
внутренних связей, при применении их в интегральной схемотехнике очень
важно.

&

a1 a2 a3 a4

& & & &

u1 u2 u3 u4
z1 z2 z3 z4

Рис. 5.3. МФСП класса Lм на элементах И-НЕ

Таким образом, имея функциональную схему памяти с определенным


количеством элементов и используя методику анализа МФСП [57; 64], мож-
но определить количество устанавливающих и сохраняющих входных сигна-

175
лов, количество состояний, которые запоминаются при определенных сохра-
няющих входных сигналах, а также количество элементарных входных слов:
однозначных и укрупненных [64].

a1 a2 a3 a4

1 1 1 1

u1 u2 u3 u4
z1 z2 z3 z4

Рис. 5.4. МФСП класса Lм на элементах ИЛИ-НЕ

176
5.6. Определение входных слов схем автоматной памяти

5.6.1. Определение однозначных элементарных входных слов

Определение допустимых однозначных элементарных входных слов


р0(Т) МФСП состоит из подбора множества входных слов р0(Т), содержащих
пары последовательных наборов устанавливающих хі(t) входных сигналов,
которые однозначно устанавливают состояния аі, и наборов сберегающих
еj(Δ) входных сигналов, при которых запоминаются установленные состоя-
ния аі.
Сначала определяем множество наборов устанавливающих хі(t) входных
сигналов, которые однозначно устанавливают выходные сигналы на узлах
логических элементов И-НЕ (ИЛИ-НЕ) МФСП. Характерной особенностью
наборов устанавливающих хі(t) входных сигналов является наличие активных
единичных значений сигналов на входных узлах логических элементов И-НЕ
(ИЛИ-НЕ) всех групп, кроме і-й.
Количество различных наборов устанавливающих хі(t) входных сигна-
лов, которые однозначно устанавливают состояния аі(t), сохраняющиеся при
наборах еj(Δ) входных сигналов в i-й группе, соответственно равно характе-
ристическому числу Кі і-ой группы, определяемое по формуле (5.4) [64].
Количество rx различных наборов устанавливающих хі(t) входных сигна-
лов, которые однозначно устанавливают выходные сигналы на узлах логиче-
ских элементов И-НЕ (ИЛИ-НЕ) МФСП, определяется по формуле (5.11)
[64].
Рассмотрим МФСП класса L на элементах ИЛИ-НЕ, описываемого сим-
вольным числом 22 (рис. 5.5).

177
Рис. 5.5. МФСП класса L

Существует единый набор устанавливающего хр(t) входного сигнала, ко-


торый имеет значение единицы на всех входных узлах логических элементов
И-НЕ (ИЛИ-НЕ) в МФСП и однозначно устанавливает выходные сигналы
всех логических элементов И-НЕ (ИЛИ-НЕ) в МФСП в ноль во время про-
межутка воздействия этого входного сигнала хр(t). Это состояние не запоми-
нается ни при одном наборе еj(Δ) входных сигналов. Принимая во внимание
эти особенности, определяем наборы устанавливающих входных сигналов
МФСП на элементах ИЛИ-НЕ (рис. 5.5), которые представлены в табл. 5.3.
Последовательно подавая наборы устанавливающих хі(t) входных сигна-
лов (см. табл. 5.3) на входные узлы zi логических элементов ИЛИ-НЕ в
МФСП (рис. 5.5), однозначно определяем состояния аі, устанавливаемых на
выходных узлах МФСП (см. табл. 5.4).

178
Таблица 5.3
Наборы устанавливающих хі(t) входных сигналов
Входной x1 x2 x3 x4 x5 x6 x7
сигнал хi
z1 1 1 1 1 1 0 0
z2 1 1 1 1 0 1 0
z3 1 1 0 0 1 1 1
z4 1 0 1 0 1 1 1

При этом надо учитывать, что на входных узлах ui логических элементов


ИЛИ-НЕ в МФСП, при поступлении устанавливающих хі(t) входных сигна-
лов на входные узлы zi, значения должны быть равны логическому нулю, т.е.
неактивному сигналу для логических элементов ИЛИ-НЕ. Это определяется
правилом, что при одновременном появлении наборов хі(t) и еj(t) входных
сигналов еj(t) поглощается (5.16).
Наборы сберегающих еj(Δ) входных сигналов МФСП характеризуются
тем, что на входные узлы ui хотя бы двух групп должны поступать хотя бы по
одному пассивному входному сигналу, значения которых равны логическому
нулю в каждой из этих групп.
Таблица 5.4
Однозначные состояния МФСП, которые установливаются
набором хі входных сигналов
Набор входных у1 у2 у3 у4 Состояния
сигналов хі Аj
x1 0 0 0 0 А0
x2 0 0 0 1 А1
x3 0 0 1 0 А2
x4 0 0 1 1 А3
x5 0 1 0 0 А4
x6 1 0 0 0 А5
x7 1 1 0 0 А6

На входные узлы ui других логических элементов ИЛИ-НЕ можно пода-


вать входные сигналы, значение которых равно активной логической едини-
це. В этом случае выполняться условие, которое означает, что в ходе внут-
179
реннего такта Δ входные сигналы на узлах zi(Δ) равны логическому нулю.
Множество re сберегающих наборов еj(Δ) входных сигналов МФСП опреде-
ляются по формуле (5.14)
Определим множество сохраняющих наборов еj(Δ) входных сигналов
МФСП с учетом их особенностей (табл. 5.5) [72].
Таблица 5.5
Наборы сохраняющих еj(Δ) входных сигналов
Входной Набор сохраняющих еj(Δ) входных сигналов
сигнал ui е1 е2 е3 е4 е5 е6 е7 е8 е9
u1 1 1 1 0 0 0 0 0 0
u2 0 0 0 1 1 1 0 0 0
u3 1 0 0 1 0 0 1 0 0
u4 0 1 0 0 1 0 0 1 0

Исследуя табл. 5.5, приходим к выводу, что набор А0 (см. табл. 5.4) вы-
ходных сигналов, полученных под влиянием набора устанавливающего х1
входного сигнала, не запоминается ни при одном наборе еj(Δ) входных сиг-
налов. Набор устанавливающий х1(t) входного сигнала при переходе к любо-
му набору еj(Δ) входных сигналов приводит к вероятностному переходу в со-
стояние, запоминающееся во множестве конкретного сохраняющего набора
еj(Δ) входных сигналов.
Это качественно новый вероятностный переход, который осуществляет
переход к неизвестному состоянию аі определенного подмножества состоя-
ний МФСП.
Определим состояния Аj, запоминающихся на выходных узлах ai МФСП
при наборах сохраняющих еj(Δ) входных сигналов МФСП (табл. 5.6).

180
Таблица 5.6
Состояния МФСП, которые запоминаются при еj(Δ) входных сигналах
Состояния МФСП, которые запоми-
Набор еj(Δ) входных сигналов наются под воздействием наборов
еj(Δ) входных сигналов
е1 А1, А4
е2 А2, А4
е3 А3, А4
е4 А1, А5
е5 А2, А5
е6 А3, А5
е7 А1, А6
е8 А2, А6
е9 А3, А6

Например, под воздействием входного слова р(Т) = х1(t), e9(Δ) МФСП,


подаваемого на входные узлы МФСП за один машинный такт Т, осуществля-
ется переход в определенное однозначное подмножество состояний А3 и А6,
но в какое именно состояние А3 или А6, - неизвестно. Такой переход возмо-
жен, только когда МФСП функционирует в вероятностном режиме. Поэтому,
набор устанавливающего х1(t) входного сигнала МФСП, работающий в де-
терминированном режима, является запрещенным.
Это качественно новая теория построения автоматных схем памяти [64],
что позволяет осуществлять переходы по двум переменным входного слова
р = х, е.
Одна из задач данного раздела - это разработка методологии определе-
ния входных слов элементарных МФСП.
При анализе МФСП (рис. 5.5) из табл. 5.4 и табл. 5.6 выбираем пары на-
боров входных сигналов хі(t) и еj(Δ) таким образом, чтобы состояние Аі, ко-
торое установлено сигналом хі(t) (табл. 5.4), запоминалось при сигнале еj(Δ)
(табл. 5.6).

181
Определим количество однозначных элементарных входных слов р0(Т).

Общее количество rpk однозначных элементарных входных слов р0(Т) мож-


но определить по формулам:

rpk  k  rk , (5.19)

_____
R j ( j  1, m ) , (5.20)

где k (2  k  m ) - количество состояний Аі, которые запоминаются при од-


ном наборе сохраняющего еj(Δ) входного сигнала;

rpk - количество различных наборов сохраняющих еj(Δ) входных сигна-


лов, которые запоминают k состояний МФСП;
m - количество групп логических элементов И-НЕ (ИЛИ-НЕ) в МФСП.
МФСП (рис. 5.5) имеет общее количество rе различных наборов сохра-
няющих еj(Δ) входных сигналов равное 9. При каждом наборе сохраняющего
еj(Δ) входного сигнала можно запоминать два состояния Аі (табл. 5.6). По
формуле (5.19) определяем количество однозначных элементарных входных

слов р0(Т) МФСП. Поскольку k = 2 и rk = 9, общее число rpk однозначных

элементарных входных слов р0(Т) = 18. Представим однозначные элементар-


ные входные слова р0(Т) МФСП в табл. 5.7.
Таблица 5.7
Однозначные элементарные входные слова р0(Т) МФСП
Входное слово Входной сигнал Установленное
р0(Т) устанавливаю- сохраняемый состояние, которое
щий запоминается
p1 x2 e1 A1
p2 x5 e1 A4
p3 x5 e2 A4
p4 x3 e2 A2
p5 x5 e3 A4
182
p6 x4 e3 A3
p7 x6 e4 A5
p8 x2 e4 A1
p9 x6 e5 A5
p10 x3 e5 A2
p11 x6 e6 A5
p12 x4 e6 A3
p13 x7 e7 A6
p14 x2 e7 A1
p15 x7 e8 A6
p16 x3 e8 A2
p17 x7 e9 A6
p18 x4 e9 A3

Однозначно корректные входные слова р0(Т) реализуются в ходе такта t


функцией δх возбуждения, а в ходе внутреннего такта Δ - функцией δе сохра-
нения состояний, определяя тем самым функцию φ2 выхода МФСП [64]. Од-
нозначные входные слова р0(Т) могут переводить МФСП в состояние блока
πj, состояние которого запоминается под влиянием набора сохраняющего
еj(Δ) входного сигнала.
Выходные сигналы а(Т) МФСП имеют значения, сдвинутые на время,
которое равно 2τэ (задержка прохождения входного сигнала через два логи-
ческих элемента), от начала такта t, и устойчивые значения в течение всего
внешнего такта Т автоматного непрерывного времени [64]. По скорости пе-
реключения и характеристикам выходных сигналов у(Т) МФСП имеет такие
же данные, как RS-триггеры при поступлении на них однозначных элемен-
тарных р0(Т) входных слов.
Принципиальным отличием МФСП от RS-триггеров при их функциони-
ровании является то, что МФСП может функционировать в различных бло-
ках πj своих состояний, а RS-триггеры – только в одном. При различных на-
борах сберегающих еj(Δ) входных сигналов в блоках πj своих состояний
МФСП (табл. 5.6) может функционировать как 9 RS-триггеров, имеющих
различное множество своих состояний (рис. 5.6).

183
х5
х7
А2 А4
А1 А6

х3
х3  e2 х5  e2 х2
х2  e7 х7  e7
х6 х7

А2 А2 А6
А5

х3 х3
х3  e5 х6  e5 х3  e8 х5  e8

х5 х6

А3 А4 А3 А5

х4 х4
х4  e3 х5  e3 х4  e6 х6  e6

х7

А3 А6

х4
х4  e9 х7  e9

Рис. 5.6. МФСП может работать как 9 триггеров RS-типа

5.6.2. Определение укрупненных элементарных входных слов

Укрупненные ру(Т) входные слова отличаются от однозначных р0(Т)


входных слов тем, что переходы в них осуществляются с одного состояния в
другое в определенном блоке μі состояний МФСП и одновременно происхо-
дит переход из одного подмножества πі состояний в другое подмножество πj
(табл. 2.1) [64].

184
Определение допустимых элементарных укрупненных ру(Т) входных
слов МФСП состоит в подборе множества входных слов ру(Т), которые объе-
диняются в пары последовательных наборов устанавливающих хі(t) входных
сигналов, которые однозначно устанавливают выходные наборы уi состояний
Аі во время такта t, и наборов сохраняющих еj(Δ) входных сигналов, которые
переводят МФСП однозначно в состояние Аk (Аі ≠ Аk) блока μі состояний (Аі,
Аk  μі) во время промежутка Δ между тактами t.
При анализе МФСП (рис. 5.5) из табл. 5.4 и табл. 5.6 выбираем пару хі(t)
и еj(Δ) входных сигналов таким образом, чтобы состояние Аі, которое уста-
новлено сигналом хі(t) (табл. 5.4), имея в первой группе активные выходные
сигналы у1 или у2, а сигнал еj(Δ) запоминал бы (табл. 5.6) другое состояние Аk
(Аі ≠ Аk) блока μі состояний (Аі, Аk  μі) с теми же активными выходными
сигналами у1 или у2.
Примером такого укрупненного ру(Т) входного слова может быть пара х2,
е2 входных сигналов, при которых сигнал х2(t) однозначно устанавливает со-
стояние А1(t), при котором выходные сигналы у4=1 и у3=0, а сигнал е2(Δ) пе-
реводит МФСП из состояния А1(t) в состояние А2(Δ) (А1 ≠ А2), при котором
выходные сигналы у4=0 и у3=1, в соответствии с функцией δу укрупненного
перехода [64].
Во множестве укрупненных ру(Т) входных слов существует подмножест-
во таких слов, при которых сигнал еj(Δ) не изменяется, а набор устанавли-
вающего хі(t) входного сигнала однозначно определяет активный выходной
сигнал определенной і-й группы, который затем во время Δ меняется. Кроме
того, во множестве укрупненных ру(Т) входных слов существует подмноже-
ство таких слов, при которых сигнал еj(Δ) изменяется при отсутствии набора
устанавливающих хі(t) входных сигналов, что приводит к изменению актив-
ного выходного сигнала определенной і-й группы во время Δ машинного
такта Т.
Элементарное укрупненое ру(Т) входное слово МФСП однозначно кор-
ректное, если набор устанавливающего хі(t) входного сигнала и следующий

185
за ним набор сохраняющего еj(Δ) входного сигнала во время внутреннего
такта Δ машинного такта Т однозначно устанавливает состояние Аk(Δ). Ук-
рупненное корректное элементарное ру(Т) входное слово (табл. 5.8), которое
подается на входные каналы (узлы) МФСП, однозначно определяются функ-
цией δу укрупненного перехода и определяет функцию φ3 выхода схемы па-
мяти [72].
Количество корректных укрупненных ру(Т) входных слов для схемы па-
мяти, приведенной на рис. 5.5, можно вычислить по формуле:

rp y  (m  1)  Ri  K i  ( K i  1)  3  2  3  2  36 .

Укрупненные элементарные ру(Т) входные слова могут переводить


МФСП в новое состояние блока μі состояний, которое имеет активный вы-
ходной сигнал только в определенной і-й группе. Укрупненные ру(Т) входные
слова МФСП (рис. 5.5), приведены в табл. 5.8. Количество таких слов равно
36 (от 20 до 55).
Таблица 5.8
Укрупненные ру(Т) входные слова

ру(Т) хі(t) еj(Δ) Аk(Δ)


р20 х4 е2 А2
р21 х4 е5 А2
р22 х4 е8 А2
р23 х2 е3 А3
р24 х2 е6 А3
р25 х2 е9 А3
р26 х3 е3 А3
р27 х3 е6 А3
р28 х3 е9 А3

186
р29 х4 е1 А1
р30 х4 е4 А1
р31 х4 е7 А1
р32 х7 е1 А4
р33 х7 е2 А4
р34 х7 е3 А4
р35 х7 е4 А5
р36 х7 е5 А5
р37 х7 е6 А5
р38 х5 е7 А6
р39 х5 е8 А6
р40 х5 е9 А6
р41 х6 е7 А6
р42 х6 е8 А6

Продолжение табл. 5.6


р43 х6 е9 А6
р44 х2 е2 А2
р45 х2 е5 А2
р46 х2 е8 А2
р47 х2 е1 А1
р48 х2 е4 А1
р49 х2 е7 А1
р50 х6 е1 А4
р51 х6 е2 А4
р52 х6 е3 А4
р53 х5 е4 А5
р54 х5 е5 А5
р55 х5 е6 А5

187
Анализируя элементарные р0(Т) и ру(Т) входные слова, приходим к сле-
дующим выводам:
 для перехода МФСП из одного состояния Аі в другое Аk однозначное
р0(Т) входное слово может в течение одного машинного такта Т со-
вершить переход по одной переменной хі(t) входного сигнала в одном
блоке πj (Аі, Ak   j ) своих состояний, что характерно и для триггеров;
 для перехода из одного состояния Аі блока πs ( Ai   s ) в другое состоя-
ние Аk другого блока πj ( Ak   j ) при условии, что Аі, Аk принадлежат
блоку μm своих состояний, достаточно укрупненного корректного эле-
ментарного ру(Т) входного слова, которое в состоянии в течение одно-
го машинного такта Т совершить переход по двум переменным хі(t) и
еj(Δ) входными сигналами, что характерно только для МФСП.
Использование таких детерминированных элементарных р0(Т) и ру(Т)
входных слов расширяет функциональные возможности триггеров. Это по-
зволяет осуществлению переходов в течение одного машинного такта Т по
двум переменным хі(t) и еj(Δ) входными сигналами, что в принципе невоз-
можно осуществить в триггерах.
Применение различных наборов сохраняющих еj(Δ) входных сигналов
позволяет в одном машинном такте Т менять структуру запоминающих со-
стояний в МФСП, что очень важно при ускорении перестройки алгоритмов
обработки информации.

5.7. Вопросы надежности многофункциональных схем памяти

Актуальность. Двоичная схема памяти, которая обладает «нулевой»


избыточностью и жесткой, неизменяемой структурой функционирования, не
является надежной. Это связано с тем, что при выходе одного логического
элемента базовый RS-триггер выходит из строя. В связи с этим, он не может
эффективно служить информационной и арифметической основой специали-
188
зированных и реконфигурируемых компьютерных и измерительных систем, а
также наноэлектроннных системах, где проблемы надежности, помехоустой-
чивости, контролеспособности, стабильности, живучести систем выходят на
передний план».
Можно назвать основные требования, предъявляемые к компьютерным
устройствам и системам управления, используемым в этих технологиях, для
атомных станций, ракетной техники, самолетной техники, железнодорожного
транспорта и т.д., в которых «сбои» двоичной памяти приводят к большим
катастрофам. Такими требованиями могут явиться: надежность и живучесть
устройств, которые определяются при выходе из строя одного или несколь-
ких элементов.

5.7.1. Вопросы повышения надежности схем памяти.

Увеличение степени функциональности многофункциональных схем


памяти (МФСП) сопровождается увеличением числа Ri ( Ri  1) используемых
____
элементов в i-ых группах (i  1, m) , выходы элементов каждой группы кото-
рых соединены с входами всех элементов остальных (m – 1) групп (рис. 5.5).
МФСП имеют два типа входных сигналов: устанавливающих х(t) и сохра-
няющих е(Δ), поступающих в разные моменты автоматного непрерывного
времени Ті= tі + Δі [64].
МФСП являются открытой структурой, так как требуют для своего
функционирования генерации сохраняющих e(Δ) входных сигналов.
Число запоминаемых состояний в і-ой группе определяется в зависимо-
сти от числа Ri, используемых элементов ИЛИ-НЕ (И-НЕ) в і-ой группе.
Элементы в і-ой группе соединены в смысле надежности параллельно. Число
і-х групп в МФСП лежит в пределах от 2 до m ( 2  i  m) . Если взять мини-
мальное число групп, как это изображено на рис. 5.5, то их взаимодействие
друг с другом образует в смысле надежности последовательное соединение.

189
Отказы элементов і-ой группы не влияют на функционирование осталь-
ных элементов данной і-ой группы. Однако, если отказавший элемент на вы-
ходном узле имеет значение выходного сигнала, который однозначно уста-
навливает инверсные значения на выходах элементов других групп, то такой
отказ является катастрофическим для функционирования всей МФСП. В
дальнейшем будем рассматривать некатастрофические отказы элементов,
выходные сигналы элементов которых не влияют на функционирование эле-
ментов других групп.
Минимальное число элементов, необходимых для функционирования
схемы памяти, при одном элементе И-НЕ (ИЛИ-НЕ) в группе равно числу m
групп. Это, так называемые, многостабильные схемы памяти [17]. МФСП по
структуре можно рассматривать как схемы памяти, которые резервируют в
каждой i-ой группе (Ri – 1) элемент. В этом случае МФСП рассматривается
как схема, состоящая из m рабочих и m∙(Ri – 1) резервных элементов. Все N =
m∙Ri элементов могут отказывать.
Число М запоминаемых состояний МФСП может колебаться в пределах

m
m  M   ( 2 Ri  1), (5.21)
i 1

Если к моменту t произошел j-й отказ в i-ой группе МФСП, то число Ki


запоминаемых состояний i-ой группы измениться и составит (2 R  j  1) запо-
i

минаемых состояний. Другими словами, при отказе всех Ri элементов i-я


группа попадает в состояние отказа и никакие изменения в данной i-ой груп-
пе не происходят. Для оценки работоспособности МФСП, которая при отка-
зах (Ri – 1) элементов в каждой группе преобразуется в многостабильную
схему памяти, запоминающую все состояния при одном неактивном сохра-
няющем входном сигнале [17], необходимо ее тестировать. Также удобно
пользоваться для оценки работоспособности МФСП числом rе блоков πi со-
стояний, которые сохраняются при соответствующих отказах элементов в

190
i-ых группах. Число rе сохраняемых блоков πi состояний определяется по
формуле (5.14) и может находиться в пределах

m
1  re   ( 2 Ri  1). (5.22)
i 1

Если к моменту t произошел j-й отказ в i-ых группах, то МФСП сохраня-


ет число блоков πi состояний, соответственно равное

m
re   (2 Ri  j  1). (5.23)
i 1

В смысле надежности МФСП представляет собой параллельно-


последовательную схему, в которой элементы каждой i-ой группы представ-
ляют параллельную схему элементов с одинаковыми параметрами, а группы
элементов соединяются друг с другом последовательно.
Каждый j-ый элемент в общем случае характеризуется интенсивностью
t
отказов λj(t) и вероятностью безотказной работы Pj (t )  exp [   j (t )dt ] . Вероят-
0

ность безотказной работы i-ой группы МФСП в целом определяется по фор-


муле:

Pгрi (t )  1  (1  Pj (t )) Ri . (5.24)

Вероятность безотказной работы МФСП на интервале [0, 1] при разном


количестве элементов в группе можно определить по формуле:

m
P( t )   [1  (1  Pj (t )) Ri ]. (5.25)
i 1

191
При одинаковом количестве элементов в группе вероятность безотказ-
ной работы МФСП определяется по формуле:

P(t )  [1  (1  Pj (t )) Ri ]m , при Ri  const. (5.26)

Если время безотказной работы элемента подчиняется экспоненциаль-


ному закону с параметром (интенсивностью отказов)  j , то P j ( t ) определя-
ется по формуле:

  jt
Pj (t )  e . (5.27)

В этом случае для последовательного соединения вероятность безотказ-


ной работы можно выразить через интенсивность отказов следующим обра-
зом:

m
P(t )   Pi (t )  Pi m (t ), при Ri  1; (5.28)
i 1

m
  jt  m j t
P (t )  e i 1
e . (5.29)

Средняя наработка на отказ МФСП по известному P(t) определяется по


формуле:


Tср   P(t )dt. (5.30)
0

Средняя наработка до отказа МФСП при Ri=1 (Ri=const) определяется по


формуле:

192
1
Tср  . (5.31)
m j

При интенсивности отказов элементов  j  1  10 71 / ч величина средней


наработки до отказа МФСП при Ri=1 во всех i-ых группах (m=2) равна

1
Tср  .  0,5  10 7 ч.
2 j

При Ri=2 и m=2 вероятность безотказной работы МФСП определяется


по формуле:

  jt 2  jt  3 jt 4  jt
P ( t )  [1  (1  e ) 2 ]2  4 e  4e e .

2 jt 3  j t 4  jt 4 4 1 11
Тогда Tср   ( 4e  4e e )dt     .
0
2 j 3 j 4 j 12 j

При Ri=3 и m=2 вероятность безотказной работы МФСП определяется


по формуле:

  jt 3 2 4  j t 8  j t 7  j t 6  j t 5 j t 4  j t
P (t )  [1  (1  e ) ] e (e  12e  66e  114e  387e 
 3 j t 2  j t  j t
 468e  414e  216e  81).

1
В этом случае Тср, определяемое по формуле (5.31), равно 20,5· .
j

Таким образом, при увеличении числа элементов в группах, величина


средней наработки на отказ растет, что указывает на увеличение надежности
МФСП как схемы памяти по сравнению с однофазными многостабильными
схемами памяти.

193
Необходимо отметить, что при увеличении числа групп с одинаковым
числом Ri элементов, величина средней наработки на отказ падает, что ука-
зывает, что наиболее предпочтительными в смысле повышения надежности
являются МФСП с двумя группами с Ri>1 элементов в каждой из них.

5.7.2. Вопросы повышения живучести схем памяти.

В настоящее время сверхбольшие интегральные схемы (СБИС) строятся


с расчетом на 100% пригодность всех компонентов схемы. Увеличение числа
компонентов и самой площади кристалла СБИС, увеличение длины шин и
уменьшение размеров их ширины, естественно, увеличивают вероятность
выхода из строя компонентов и появления обрывов в их связях. Это приводит
к значительному браку СБИС и к катастрофическому выходу из строя их в
процессе эксплуатации.
С целью повышения надежности работы систем из ненадежных элемен-
тов делают многократное резервирование, распределенные сетевые системы
и т. д., в которых выходы целого блока или устройства из строя определяется
диагностическими программами и не отражаются катастрофически на работе
всей системы в целом. Кроме этого, отмечается ненадежность работы основ-
ной элементарной двоичной схемы памяти, которая используется почти во
всех цифровых СБИС [8; 44; 128–130; 137].
В МФСП используются элементы, единичные выходные сигналы кото-
рых являются активными сигналами для других групп. Предположим, что
основной неисправностью элементов является появление на выходных узлах
постоянного значения, равного логическому нулю. Такое предположение
вполне правдоподобно, если учесть, что при обрыве входного узла в логиче-
ских элементах интегральных схем значение входного сигнала воспринима-
ется равным логической единице. Следовательно, выходной сигнал элемента,
имеющего оборванный вход, приобретает постоянное значение, равное логи-
ческому нулю. В этом случае такой элемент просто не будет участвовать в

194
запоминании состояний данной группы МФСП и характеристическая функ-
R
ция i-ой группы ( K i  2 i  1 ) уменьшит свое значение на единицу, т.е. ста-

нет равной K i  2 R i 1  1 , где Ri – количество элементов в i-ой группе.


При неисправностях в целой группе базовых элементов, схема памяти
будет работать как запоминающее устройство, если число работоспособных
оставшихся групп будет не менее 2 (т.е. m  2) и в каждой группе останется
работоспособной хотя бы по одному базовому элементу.

5.7.3. Вопросы контроля работоспособности базовых схем памяти

Как мы видели при анализе базовых схем памяти (RS-триггере, МСП и


МФСП) под влиянием набора устанавливающего хр(t) входного сигнала, ко-
гда на всех входных узлах логических элементов оказывается одинаковое ак-
тивное значение равное 1 (0), то на выходных узлах этих схем устанавливает-
ся пассивный набор одинаковых инверсных значений 0 (1) при соответст-
вующих логических элементах ИЛИ-НЕ (И-НЕ) в схеме памяти.
Если в базовой схеме памяти хотя бы один логический элемент вышел из
строя при катастрофическом отказе первого типа, и этот логический элемент
генерирует активное значение равное 1 (0) при логических элементах в схеме
памяти ИЛИ-НЕ (И-НЕ), то естественно, что базовая схема полностью выхо-
дит из строя. На выходных узлах этих схем не устанавливается однозначный
пассивный набор одинаковых инверсных значений 0 (1), так как один выход-
ной сигнал неисправного логического элемента ИЛИ-НЕ (И-НЕ) будет гене-
рировать всегда активный сигнал равный 1 (0).
Исходя из теории автоматов четвертого рода, можно спроектировать
схему, которая контролирует катастрофический отказ первого типа в любой
базовой схеме памяти. Организация такой схемы, которая контролирует ка-
тастрофический отказ в базовой схеме памяти, представлена на рис. 5.7. На
рис. 5.7 показана базовая схема памяти, которая может быть или RS-
триггером, или МСП, или МФСП. Она может использовать один входной
195
сигнал, который вместе с синхроимпульсом τ, формирует набор устанавли-
вающего хр(t) входного сигнала на узлах логических элементов ИЛИ-НЕ (И-
НЕ) базовой схемы памяти, где каждый сигнал из этого набора равен логиче-
ской 1 (0).

&

z &
БАЗОВАЯ yk(t)
1
СХЕМА y k4
z ПАМЯТИ 1
& yk(Δ)
1 &

τ
Рис.5.7. Выходные сигналы автомата 4-го рода

Этот набор устанавливающего хр(t) входного сигнала параллельно через


схему И-НЕ (ИЛИ-НЕ) вместе с выходными сигналами базовой схемы памя-
ти подаются на схему ИЛИ (И), выход которой формирует сигнал автомата
четвертого рода y4(t). Сигнал автомата четвертого рода y4(t), когда на выход-
ном узле появляется значение логического 0, свидетельствует о том, что ба-
зовая схема памяти работоспособна, а когда - 1, то это свидетельствует, что
базовая схема памяти катастрофически вышла из строя и неработоспо-собна.
Однако, после окончания устанавливающего хр(t) входного сигнала на
входных узлах схемы памяти появляется сохраняющий е(Δ) входной сигнал,
при котором на входные узлы схемы памяти поступают пассивные входные
сигналы равные логическому 0. При таком сохраняющем е(Δ) входном сиг-
нале на выходных узлах хотя бы одного логического элемента схемы памяти
должен появиться активный выходной сигнал равный логической 1, если
схема работает правильно. Если в схеме существует катастрофический отказ
второго типа, при котором все выходные сигналы не имеют значения равного
логической 1, то такая схема памяти неработоспособна, как и при катастро-
196
фическом отказе первого типа. Сигнал yв3(Δ), сформированный на схеме рис.
5.7, при значении логического 0 свидетельствует о работоспо-собности схе-
мы памяти, а при значении 1 свидетельствует о неработоспо-собности схемы
памяти. Таким образом, выходной сигнал y k4 схемы контроля схемы памяти и
свидетельствует о работоспособности базовой схемы памяти (рис. 5.7).
Таким образом, можно констатировать, что при любых отказах одного
логического элемента в базовой схеме RS-триггера, базовая схема катастро-
фически выходит из области работоспособности. В базовых схемах памяти,
таких, как: МСП и МФСП, базовая схема памяти, как видим, имеет два вида
отказов: катастрофические первого и второго типа и не катастрофические.
При не катастрофических отказах МСП и МФСП имеет возможность сужать
область своего надежного функционирования и существовать как схема па-
мяти. Выявление работоспособной области МСП и МФСП при не катастро-
фических отказах в схемах памяти возможно осуществлять при их тестиро-
вании. Катастрофические отказы в схеме памяти, которые приводят полно-
стью к неработоспособности базовой схемы памяти к работе, оказалось мож-
но контролировать, что очень важно в ответственных системах управления,
используемым для атомных станций, ракетной техники, самолетной техники,
железнодорожного транспорта и т.д.

5.8. Характеристики параметров многофункциональных схем


памяти

Учитывая специфику построения МФСП класса L и класса LМ, преду-


сматривающую объединение логических элементов И-НЕ (ИЛИ-НЕ и т.д..),
схемы памяти характеризуют такими параметрами [17]:
 максимальным количеством М запоминающих состояний при ограниче-
нии параметров логических элементов, из которых строится схема па-
мяти;
 предельной рабочей частотой переключения Fp;
197
 нагрузочной способностью по выходам РQ;
 количеством Sвнут.с. внутренних связей;
 количеством S внеш.с. внешних связей;
 количеством L элементов на одно состояние;
 максимальным количеством альтернативных отображений re.
Максимальное количество запоминающих состояний. Для МФСП
класса L на базе K-входовых элементов И-НЕ (ИЛИ-НЕ) с нагрузочной спо-
 K
собностью Р1, количество Ri  Ri  2, 3, ...,  которых одинакова во всех m
 2
группах, максимально возможное количество Мmах запоминающих состояний
K
при n = K; m = 2; Ri = K  P1  вычисляют по формуле:
2

m  K2  2  K2 
M max    Ri

2  1    2  1  2   2  1. (5.32)
i 1 i 1    

Для МФСП класса LМ на базе K-входовых элементов И-НЕ (ИЛИ-НЕ) с


нагрузочной способностью Р1, количество Ri (Ri = 2, 3, …, R) которых одина-
ково во всех m группах, и R - входовых элементов И (ИЛИ) с нагрузочной
способностью Р2 максимально возможное количество Мmах запоминающих
состояний при n < Р2; m = K – 1; K  P1  ; Ri = R; n = m R вычисляют по
формуле:

m K 1
M max   2 R  1   2 R  1.
i i
(5.33)
i 1 i 1

Для примера вычислим Мmах для МФСП различных типов на базе четы-
рехвходовых элементов И-НЕ (ИЛИ-НЕ) с нагрузочной способностью Р1 = 10
и треходовых элементов И (ИЛИ) с нагрузочной способностью Р2 = 10.
Для МФСП класса L согласно (5.32) имеем:

198
m
M max   2 R  1  2 22  1  2  3  6.
i

i 1

Для МФСП класса LМ согласно (5.33)


m 3
M max   2 R  1   2 R  1  21.
i i

i 1 i 1

Предельная рабочая частота переключения (Fp). Максимальная часто-


та переключения Fmах для МФСП класса L определяется минимально допус-
тимым временным интервалом между двумя последовательными сигналами
минимальной продолжительности. Максимальная частота переключения
Fmах, , как и для триггеров, вычисляется по формуле:

Fmах = 1/2τср,

где τср - средняя задержка одного логического элемента.


Но для МФСП класса LМ максимальная частота переключения вычисля-
ется по формуле:
Fmах = 1/3τср. (5.34)

Таким образом, появление нового информационного сигнала допустимо


лишь после окончания переходного процесса в МФСП и переключения его
на другое устойчивое состояние.
Для надежной передачи информации исходный информационный (ак-
тивный) сигнал схемы памяти можно использовать только после окончания
переходного процесса, продолжительность которого равна 2τэ для МФСП
класса L и 3τэ для МФСП класса LМ. Следовательно, предельная рабочая час-
тота Fр переключения асинхронной МФСП класса L при продолжительности
входящего информационного (активного) сигнала равного 2τэ определяется
по формуле

Fp  1 / 4 э 

199
тогда как для МФСП класса LМ

Fp  1 / 6 э  (5.35)

Нагрузочная способность по выходам (РQ). Для МФСП класса L нагру-


зочная способность по выходам РQ определяется по формуле:

K  K K
PQ  Pe  Ri  Pe   PQ  1; P1  ; Ri  , (5.36)
2  2 2

где Ri - количество элементов в i-й (i = 1, 2) группе МФСП.


Для МФСП класса LМ нагрузочная способность по выходам РQ определя-
ется по формуле:

РQ = nэ – 1 (5.37)

и не зависит от параметров РQ, используемых элементов.


Например, для МФСП класса L имеем:
K
PQ  Pe   10  2  8.
2
Для МФСП класса LМ
PQ  Pe  1= 10 - 1=9.

200
Следовательно, в случае значительного (с 4 до 21) увеличения числа Мmах
запоминающих состояний нагрузочная способность РQ МФСП в отличие от
многоостабильных триггеров не уменьшается, а увеличивается, что указыва-
ет на сокращение количества внутренних связей между логическими элемен-
тами в схеме памяти. Графическую зависимость нагрузочной способности РQ
от количества М запоминающих состояний показано на рис. 5.8.

Рис. 5.8. Изменения нагрузочной способности РQ многостабильных


триггеров (МТ) и МФСП при увеличении запоминаемых состояний

Графики, приведенные на рис. 5.8, наглядно иллюстрируют изменения


нагрузочной способности РQ многостабильных триггеров (МТ) и МФСП раз-
личных классов с ростом количества М их запоминающих состояний.
Приходим к выводу, что по такому параметру, как нагрузочная способ-
ность, преимущество имеют МФСП класса LМ, характеризующихся постоян-
ной (максимальной) нагрузочной способностью РQ.
Количество внутренних связей (Sвнут.с). Параметр Sвнут.с для МФСП
класса L вычисляется по формуле:

Sвнут.с = mRi (n – Ri), (5.38)


201
где n - количество элементов И-НЕ (ИЛИ-НЕ), используемых в МФСП;
m (m <n) - количество групп таких элементов в МФСП;
Ri - количество элементов И-НЕ (ИЛИ-НЕ) в i-й группе МФСП.
Для МФСП класса LМ параметр Sвнут.с вычисляется по формуле:

Sвнут.с = n + mRi(m – 1), (5.39)

где обозначения те же, что и в (5.38).


Для сравнения вычислим параметры Sвнут.с и Мmах для различных типов
схем памяти с одинаковым количеством n логических элементов.
Рассмотрим, например, схемы, которые применяют 10 (n = 10) логиче-
ских элементов.
Для однофазных многостабильных триггеров (МТ) по формуле имеем:
Sвнут.с = n(n – 1) = 10 × 9 = 90, а М = n = 10.
Для МФСП класса L при m = 2, Ri = 5:
Sвнут.с = mRi(n – Ri) = 2 × 5 × 5 = 50,
m R 
M max    2 i  1  2 25  1  2  31  62.
i 1   

Для МФСП класса LМ при m = 2, Ri = 4, n = 8 (элементы И-НЕ) и два эле-


мента И имеем:
Sвнут.с = n + m Ri (m – 1) = 8 + 2 · 4 · 1 = 16,
m R  2
M max    2 i  1    24  1  2 15  30.
i 1  i 1 

Графическую зависимость количества внутренних связей Sвнут.с от коли-


чества М запоминающих состояний в различных схемах памяти показано на
рис. 5.9.
Рассматривая графики, приведенные на рис. 5.9, видим, как растут зна-
чения Sвнут.с для многостабильных триггеров (МСП) и МФСП различных
классов с ростом значений М. Следовательно, по количеству внутренних свя-

202
зей Sвнут.с преимущество имеют МФСП класса LМ, в которых это число наи-
меньшее.

Sвнут.с

Рис. 5.9. Зависимость количества внутренних связей Sвнут.с от ко-


личества М запоминаемых состояний в разных схемах памяти

Количество внешних связей (Sвнеш.с). Для однофазной многостабильной


схемы памяти Sвнеш.с = 2n, но для МФСП различных классов при одном и том
же значении М (количества запоминающих состояний) Sвнеш.с < 2n.
Так, для однофазной многостабильной схемы памяти, запоминающий 6
состояний и построена на 6 логических элементах, значение Sвнеш.с равно 12,
а для МФСП – 8.
Количество элементов на одно состояние (L). Для асинхронного од-
ноуровневого RS-триггера и всех однофазных многостабильных триггеров
значение параметра L равно единице, поскольку M = n [17; 125].
Для МФСП класса L имеем:

203
m
 Ri
L i 1 , (5.40)
m  Ri 
  2  1
i 1 

а для МФСП класса LМ:


m
m   Ri
L  m i 1 . (5.41)
 2 R  1

i 1  

Например, для МФСП класса L, а для МФСП класса LМ


при n = 4; m = 2; Ri = 2 n = 4 + 2; m = 2; Ri = 2
n = 6; m = 2; Ri = 3 n = 6 + 2; m = 2; Ri = 3
n = 8; m = 2; Ri = 4 n = 8 + 2; m = 2; Ri = 4
n = 10; m = 2; Ri = 5 n = 10 + 2; m = 2; Ri = 5
Графическую зависимость количества L элементов на одно состояние от
количества М запоминающих состояний в различных схемах памяти иллюст-
рирует рис. 5.10.

204
Рис. 5.10. Зависимость количества L элементов на одно
состояние от количества М запоминающих состояний

Максимальное количество альтернативных отображений (re). В


МФСП один вход каждого элемента И-НЕ (ИЛИ-НЕ) каждой i-й группы
можно соединить соответствии с одним узлом zi устанавливающей шины
Вх.ШZ всей схемы памяти. В этом случае можно задать в табличном виде
матрицу состояний МФСП, как это рассмотрено в табл. 5.6.
В отличие от известных двоичных схем памяти [17; 125] МФСП после
установки хі(t) входным сигналом в состояние Аk(t) схемы памяти могут из-
менять состояния при различных наборах сохраняющих еj(Δ) входных сигна-
e
лах, т.е. {X } 
j
{ A}, где еj – функциональность, которая определяет функ-

цию  e( j ) сберегающих состояний блока πj [64].

Число запоминаемых состояний М можно рассматривать как энтропию,


которая служит мерой свободы системы: чем больше энтропия, тем больше
состояний доступно системе, тем больше у неё степеней свободы [22].
Многостабильные схемы памяти [17] функционируют только в одном
блоке своих состояний, запоминающиеся под влиянием только одного набора
сохраняющего е0(Δ) входного сигнала, что определяет нулевую степень сво-
боды

205
МФСП функционируют в разных блоках πj своих состояний, которые за-
поминаются под влиянием соответствующих наборов сохраняющих еj(Δ)
входных сигналов. Благодаря этому расширяются возможности монофунк-
циональных схем памяти, что определяет re степеней свободы. При этом уда-
ej
ется реализовать альтернативные отображения {X}  {a} при различных
сохраняющих входных сигналах еj(Δ) в самой схеме памяти без соответст-
вующих коммутаций входных и выходных сигналов. В отличие от много-
функциональных схем памяти [64], которые достигают многофункциональ-
ности за счет коммутаций входных и выходных сигналов с соответствующи-
ми затратами дополнительных логических элементов и времени на прохож-
дение сигналов по схемам коммутации [32], МФСП способны под влиянием
только наборов сохраняющих еj(Δ) входных сигналов в самой схеме памяти
выполнять укрупненные переходы во внутреннем такте Δ одного машинного
такта Т.
Итак, рассмотрены МФСП разных классов по основным параметрам,
имеющие преимущества по сравнению с классом многостабильных схем па-
мяти, частным случаем которых является одноступенчатый асинхронный RS-
триггер. Указанные МФСП имеют также качественно новые функциональ-
ные свойства. По использованию альтернативных блоков πj состояний в про-
извольный момент времени, которые не имеют двоичные триггеры [17; 125],
многостабильные триггеры [17] и построеные многофункциональные схемы
с памятью на базе триггеров с коммутацией их входных и выходных узлов за
счет дополнительных логических элементов [32]. Сравнительную характери-
стику параметров базовых схем памяти приведены в табл. 5.9.
Таким образом, из табл. 5.9 наглядно видим преимущества МФСП по
созданию схем памяти.
Увеличение максимального количества запоминающих состояний в
МФСП до 30-90, вместо 8 возможных в МСП. По уменьшению количества
внутренних связей в схеме МСП с состоянием М=18 от 756 (в МСП) до 12-18
(в МФСП), что очень важно при построении интегральных схем памяти. По

206
уменьшению числа аппаратурных затрат логических элементов на одно со-
стояние от 1 (МСП) до 0,2–0,3 (МФСП).
Таблица 5.9
Параметры базовых схем памяти
Многоста- Преимуще-
Параметр МФСП клас- МФСП клас-
бильная схема ство класса
са L са LM
памяти (МСП) МФСП
Mmax 8 30 90 LM
Fp 125 MГц 125 MГц 100 MГц L
PQ 3 6 9 LM
Sвнут.с. (ко-
756 18 12 LM
ли М = 28)
L (коли М
1 0,2 0,3 L
= 28)
L
re 1 >3 >3
LM

Важным функциональным преимуществом МФСП над МСП есть воз-


можность перестройки структуры запоминающих состояний в процессе ра-
боты за один машинный такт, т.е. увеличение степени свободы от 1 до re.

Заключение

Многофункциональные схемы памяти, как было показано ранее, обла-


дают преимуществом перед базовой двоичной схемой памяти RS-триггера.
МФСП уменьшают аппаратные затраты на одно запоминаемое состояние;
увеличивают функциональные возможности, осуществляя перестройку
структуры запоминания состояний, которая одновременно обрабатывает об-
щую информацию, представленную в виде наборов сохраняющих входных
сигналов, и частную информацию, представленную в виде наборов устанав-
ливающих входных сигналов, за один машинный такт Т.
207
Кроме этого, МФСП обладают повышенной надежностью и живучестью,
что очень важно для использования их при построении компьютерных сис-
тем для таких важных объектов, как: атомные станции, воздушний и желез-
нодорожный транспорт, космонавтика, что немало важно для безопасности
любой страны.

208
6. Структурная организация многоуровневых схем памяти

6.1. Основные понятия

МФСП являются открытой структурой, имеющую возможность пере-


страивать структуру запоминания состояний, а, следовательно, и менять на-
правление активной выходной информации по определенным выходным уз-
лам. Кроме этого, МФСП имеет два набора входных сигналов: устанавли-
вающие и сохраняющие. Эти два набора входных сигналов во времени не пе-
ресекаются. Для использования сохраняющих входных сигналов необходима
их генерация из дополнительного источника. Таким дополнительным истоя-
ником входных сигналов могут быть выходные сигналы другой схемы памя-
ти. При этом такая объединенная схема памяти становится иерархической.
Энтропия такой иерархической схемы памяти естественно возрастает.
При создании иерархической схемы памяти естественно существуют ее
уровни. Максимальное число уровней при создании полузакрытой схемы па-
мяти ограничивается последним (нижним) уровнем, который сохраняет свои
состояния только при одном сохраняющем состоянии, как триггер или мно-
гостабильная схема памяти. Если нижний уровень иерархической схемы па-
мяти имеет возможность использовать несколько наборов сохраняющих
входных сигналов (re>1), то такая структура памяти является открытой.
В этом параграфе рассмотрим методы структурной организации много-
уровневых схем памяти. При этом уделим внимание в основном полузакры-
тым иерархическим схемам памяти, которые более привычно (по аналогии с
триггером) использовать при проектировании компьютерных систем.
Необходимо отметить аналогию МФСП с живой клеткой (нейроном), ко-
торая тоже имеет два множества наборов входных сигналов: возбуждающих
и тормозящих, а также множество выходных сигналов, которые направлены
по определенным направлениям к другим нейронам.

209
6.2. Разработка символьного языка описания многоуровневых
схем памяти

Перспективным и актуальным направлением развития схем с памятью


является создание на основе МФСП многоуровневых схем памяти (МУСП),
которые являются основой для решения актуальной задачи: запоминать об-
щую и частную информацию за один машинный такт Т, что принципиально
нельзя выполнить на компьютерных устройствах с памятью на триггерах
[14].
Построение монофункциональных схем памяти (триггеров) и методов
построения на их базе устройств, работа которых рассматривается в автомат-
ное дискретное время, считается почти завершенной темой [24–26; 119; 125].
Иначе обстоит дело с элементами автоматной памяти, такими как много-
уровневые схемы памяти (МУСП), и методами построения на их базе уст-
ройств, работа которых рассматривается в автоматном непрерывном времени
[64].
Это объясняется тем, что в многофункциональных схемах памяти
(МФСП), в которых еj(Δ) входной сигнал сохраняет определенные состояния
подмножества (блока πj), появляются новые функции переходов, что расши-
ряет функциональные возможности многоуровневых схем памяти (МУСП),
использующих в своей структуре МФСП.
В синхронных дискретных устройствах используют синхроимпульсы
различных типов. Наиболее распространенный случай, когда используются
две серии сигналов τ1 и τ2 [26; 125]. Когда синхроимпульсы подаются на уст-
ройства памяти, то память называется синхронизированной и определяется
символами τ1 или τ2. Память, которая не использует синхроимпульсы, ото-
бражается символом Ø.
Одноступенчатые МУСП используют несколько соединенных по верти-
кали МФСП [64], которые можно синхронизировать одним сигналом. Коли-
чество K уровней МУСП в символьном его описании на одну единицу мень-

210
B
ше ставиться с символом у для класса LN и с символом b для класса LN [64].
МУСП может быть одно- и двухступенчатая. Другая ступень работает в ре-
жиме перезаписи кода с первой степени в другую при синхроимпульсе τ2. В
символьном описании одно- и двухступенчатые МУСП отображаются соот-
ветственно 1с и 2с.
В символьном описании структура МУСП изображается в следующем
порядке:
1) (K-1)у или (K-1)b - отображает K-уровневые структуры МУСП;
2) Ak-1, Ak -2 ., A0 - отражает символьное описание каждой структуры
МФСП, начиная с верхнего уровня МУСП;
3) τi (і= 0, 1, 2) - отражает первую (или вторую) ступень синхронизи-
рующей МУСП сигналом τ1 ( или τ2) или асинхронную МУСП - символом Ø;
4) Rc (R=1, 2) - отражает одно- или двухступенчатые структуры МУСП.
Символьные описания МФСП и МУСП (п>2) являются ключевым при

описании любого класса МУСП. Для МУСП класса LN каждое символьное


число Aі МФСП отражает связь выходных сигналов с МФСП всех нижних
уровней, которые генерируют наборы сохраняющих еj(Δ) входных сигналов,
с входящими узлами сохраняющих шин верхних МФСП. Для МУСП класса

LBN символьное число Aі МФСП отражает связь выходных сигналов с МФСП


всех нижних уровней. При этом, генерируются наборы сохраняющих еj(Δ)
входных сигналов с входными узлами для одной группы логических элемен-
тов верхнего МФСП, в котором количество логических элементов имеет зна-
чение больше чем единица (q > 1).
Приведем примеры символьного описания МУСП. Рассмотрим символь-
ное описание асинхронной одноступенчатой схемы памяти, которая имеет
МФСП на трех уровнях и описывается такой записью:

2y, 22, 112, 111, Ø, 1c (6.1)

211
где 2y - отражает три уровня МУСП класса LN ;
22 - отображает структуру МФСП третьего уровня, которая состоит из
четырех логических элементов, разбитых на две группы, по два элемента в
каждой;
112 - отображает структуру МФСП второго уровня, состоящего из четы-
рех логических элементов, разбитых на три группы, две из которых имеют по
одному элементу, а одна - два элемента;
111 - отображает структуру МФСП первого уровня, который состоит из
трех логических элементов, разбитых на три группы, по одному элементу в
каждой;
Ø - указывает, что МУСП асинхронная;
1с - указывает, что МУСП является одноступенчатая.
B
Символьное описание МУСП класса LN , которое имеет такие же функ-

циональные возможности, что и рассмотренное МУСП класса LN , предста-


вим в таком виде:

1b, 22, 111, 111, Ø, 1c (6.2)

B
где 1b - отражает два уровня МУСП класса LN ;
22 - отображает структуру МФСП второго уровня, состоящую из четы-
рех логических элементов, разбитых на две группы, по два элемента в каж-
дой;
111 - отображает структуру МФСП первого уровня, которая состоит из
трех логических элементов, разбитых на три группы, по одному элементу в
каждой;
Ø - указывает, что МУСП асинхронная;
1с - указывает, что МУСП является одноступенчатая.

212
6.3. Определение параметров многоуровневых схем памяти по
символьному описанию

Из символьного описания верхней МФСП можно определить количество


состояний всей МУСП, которые запоминаются по такой формуле:

M = mk∙re, (6.3)

где mk - количество разрядов в символьном описании верхней МФСП;


re - количество наборов сохраняющих еj(Δ) входных сигналов верхней
МФСП, определяемых по формуле (5.14).
Количество состояний МУСП, которые запоминаются, также можно оп-
ределить по количеству mk разрядов в символьном описании каждой МФСП
по такой формуле:

K
M   mi , (6.4)
i 1

где mi (i= 1, 2 ., K) - количество разрядов в символьном описании i-й МФСП


всего МУСП;
M - количество состояний МУСП, которые запоминаются.
Например, из символьного описания 2y, 22, 112, 111, Ø, 1c МУСП класса
LN становится понятным, что верхняя МФСП имеет числовое описание 22,
по которому совершенно ясно, что m3= = 2, re = 9, а потому количество со-
стояний МУСП будет по формуле (6.3) равно 18, то есть М = 2 × 9 = 18.
Другой способ нахождения количества М запоминаемых состояний
МУСП можно определить по формуле (6.4), которая состоит из того, что из-
начально определяется количество разрядов в числах символьного описания
МУСП, а потом находим их произведение. С символьного описания МУСП

213
класса LN (6.1) и класса LBN (6.2) по формуле (6.4) определяем, что количе-
ство состояний этих МУСП, которые запоминаются, одинаково и равно 18
(М = 2 × 3 × 3 = 18).
В связи с тем, что нижние МФСП имеют в каждом разряде только по од-
ному логическому элементу, то такие МУСП являются полузакрытыми
структурами. МУСП имеет еще внутреннюю многофункциональную связь, и
запоминают все свои состояния при одном наборе сохраняющих еj(Δ) вход-
ных сигналов, когда на всех входных узлах сигнал равен логическому нулю,
то есть является неактивным.
Поиск символьного описания МУСП - процесс творческий. При этом ва-
риантов такого описания может быть достаточно много. Однако для сохра-
нения состояний управляемой МФСП при создании символьного описания
автомата стратегии (нижних МФСП) необходимо соблюдение следующего
соотношения:

re  M , (6.5)

где re - количество наборов сохраняющих еj(Δ) входных сигналов МФСП


верхнего уровня МУСП;
M - количество состояний МФСП нижних уровней МУСП, которые за-
поминаются.
Процесс поиска символьных описаний нижних МФСП заканчивается,
когда количество наборов сохраняющих еj(Δ) входных сигналов самых ниж-
них МФСП составляет единицу. Когда найдено символьное описание всех
МФСП в МУСП, то по формуле (6.4) можно определит количество состояний
полученной МУСП.

214
6.4. Разработка метода синтеза многоуровневых схем памяти по
символьному описанию

При синтезе МУСП на базе K-входовых логических элементов И-НЕ или


ИЛИ-НЕ с нагрузочной способностью P1 и R-входовых логических элемен-
тов И или ИЛИ с нагрузочной способностью P2 необходимо учитывать огра-
ничения используемых логических элементов.
Для синтеза по символьному описанию МУСП необходимо проверить
сначала допустимость синтеза МФСП, который входит в состав МУСП, с
учетом ограничений логических элементов, а затем выполнить проектирова-
ние МФСП с соответствующим символьным описанием.
Учитывая связи между уровнями МФСП в МУСП, следует добиться,
чтобы нагрузочные способности PI нижних МФСП удовлетворяли такому
соотношению:

m
P1   Ri  K , (6.6)
i2

где Ri - значение цифр (кроме одной минимальной цифры) в символьном


описании нижних МФСП;
K - количество уровней МУСП.
Количество допустимых входных узлов логических элементов верхних
МФСП Kb должно удовлетворять такое соотношение:

m
Kb   R  K , (6.7)
i
i 2

где Ri - значение цифр (кроме одной минимальной цифры) в символьном


описании верхней МФСП;
K - количество уровней МУСП;

215
m - количество разрядов символьного числа верхней МФСП.
B M
Для МУСП класса LN при использовании МФСП класса L количество
входных узлов логических элементов верхних МФСП Kb должно удовлетво-
рять такому соотношению:

Kb= m+K. (6.8)

Суть синтеза МУСП на МФСП заключается в нахождении иерархиче-


ских связей между выходными узлами нижних МФСП и входными узлами
верхних МФСП.

Для МУСП класса LN соединения между выходными узлами нижних


МФСП с верхними осуществляется с учетом активных наборов сохраняющих
еj(Δ) входных сигналов. Выходные узлы нижних МФСП соединяют с вход-
B
ными узлами верхних МФСП [61]. Для МУСП класса LN соединения между
выходных узлов нижних МФСП с верхними МФСП осуществляется согласно
активным наборам сохраняющих еj(Δ) входных сигналов. Выходные узлы
нижних МФСП соединяют с входными узлами верхних МФСП отдельных
групп верхних МФСП, в которых количество элементов больше единицы (q >
1) [64].
Выполняя соединения между уровнями в МУСП, получаем асинхронную
одноступенчатую МУСП, которую можно сделать синхронной и двухступен-
чатой схемой памяти, как это выполняется в двухступенчатых RS-триггерах
[17; 125].
Таким образом, в символьном описании МУСП достаточно данных для
того, чтобы выполнить синтез МУСП, определить количество состояний, ко-
торые запоминаются, построить функциональную схему с непосредственны-
ми связями, а далее с помощью математического моделирования определить
закон функционирования синтезированной МУСП.

216
При синтезе МУСП на МФСП сначала задают или количество M состоя-
ний, которые запоминаются, или количество re активных наборов сохраняю-
щих еj(Δ) входных сигналов, или любые другие параметры схемы памяти, ко-
торую необходимо спроектировать. Задавая основной параметр схемы памя-
ти МУСП, которую необходимо спроектировать, определяем символьное
описание будущей верхней МФСП и по ее описанию вычисляем критерии
параметра согласно условиям, определяющим параметры МФСП. Построен-
ное таким образом символьное описание верхней МФСП рассматривается
как рабочий вариант. Возможны несколько вариантов символьного описания
различных МФСП, параметры которых соответствуют заданным параметрам
МУСП. Проектировщик выбирает вариант МФСП, учитывая свой собствен-
ный опыт. Количество re наборов сохраняющих еj(Δ) входных сигналов верх-
ней МФСП, которые вычисляются по соответствующим формулам [64] опре-
деляют необходимое количество состояний МФСП нижних уровней МУСП,
символьное описание которых строится по тем же алгоритмам, что и для
верхней МФСП. Определив символьные описания МФСП, которые образуют
символьное описание МУСП, осуществляем проверку их параметров соглас-
но уравнениям (6.7) и (6.8). Определив символьное описание МУСП и всех
его МФСП, выполняем синтез сначала МФСП, а затем связей между ними в
соответствующем порядке.
Таким образом, синтез МУСП состоит из следующих шагов:
1. Определяем символьное описание верхней МФСП при заданном
количестве состояний МУСП, которые запоминаются, в соответст-
вии уравнения (6.4).
2. Учитывая выполнение соотношения (6.6), проектируем символьное
описание нижних МФСП и на их основе проектируем символьное
описание МУСП.
3. По символьному описанию МФСП, входящих в описание МУСП,
проектируем МФСП на определенных логических элементах, со-
блюдая при этом ограничения самих логических элементов по ко-

217
личеству входов и нагрузочным способностям согласно соотноше-
ниям (6.6) и (6.8).
4. Определив активные сигналы сохраняющих входных сигналов
МФСП, осуществляем соединение между выходными узлами ниж-
них МФСП и наборами сохраняющих еj(Δ) входных сигналов логи-
ческих элементов верхних МФСП в асинхронной одноступенчатой
МУСП.
5. Если по символьному описанию МУСП синхронизирована, то уста-
навливающие входные узлы асинхронной МУСП соединяем с
входными узлами через схемы И, воспринимающих дополнительно
синхроимпульс.
6. Если по символьному описанию МУСП двухступенчатая, то проек-
тируем вторую ступень МУСП, аналогичную первом степени, и
выходные узлы первой степени МУСП соединяем совместно с син-
хроимпульсом через схемы И с устанавливающими входными уз-
лами второй ступени МУСП.
Рассмотрены методы синтеза МУСП по их символьному описанию, что
позволяет формализовать их проектирование с учетом ограничений логиче-
ских элементов по количеству входящих узлов и нагрузочной способности.
Обратим внимание на то, что в МУСП реализуется принцип иерархиче-
ского программного управления, позволяющий обрабатывать частную ин-
формацию в верхних МФСП одновременно с общей информацией в нижних
МФСП, что принципиально их отличает от триггеров.

6.5. Разработка принципа структурной организации элементарных


многоуровневых схем памяти

Исследование работы триггеров, МСП, МФСП и МУСП сводятся к рас-


смотрению методов организации переключения этих схем памяти в новое аi
состояние.

218
Недостатком многофункциональных схем памяти МФСП [64] является
необходимость подачи не только наборов устанавливающих xi(t) входных
сигналов на МФСП, а еще генерация наборов сохраняющих ej(∆) входных
сигналов, которые предоставляют возможность работы МФСП в новых под-
множествах своих состояний.
Принцип структурной организации элементарных многоуровневых схем
памяти заключается в их разбиении на управляющие и управляемые много-
функциональные схемы памяти (МФСП) [64], соединенные между собой та-
ким образом:
БА і-й группы управляемой МФСП Аі, количество qi элементов которых
больше единицы (qi > 1), через сохраняющую входную шину, соединяем с
выходными шинами одной или нескольких МФСП Аk (k=1, 2, ..., і-1); уста-
навливающие входные и выходные шины МФСП Аі (і=1, 2, ..., N) соединяем с
общими входными и выходными шинами многоуровневой схемы памяти.
Сущность принципа запоминания состояний в многоуровневой схеме
памяти с многофункциональной системой организации состоит в том, что
наборами устанавливающих xi(t) входных сигналов состояния управляемых
МФСП Аi запоминаются только в том случае, когда они принадлежат блокам
πi состояний, запоминаемых под влиянием набора сохраняющего ej(∆) вход-
ного сигнала, генерируемого управляющей МФСП Аk.
Состояние аi управляемой МФСП, установленное под влиянием набора
xi(t) входного сигнала, может не принадлежать к блоку πi состояний, то в
этом случае состояние аi МФСП в блоке μi переходит в новое состояние аk,
под влиянием набора сохраняющего ej(∆) входного сигнала и соответственно
будет запоминаться в блоке πj состояний. При запоминании объединенных
состояний в многоуровневых схемах памяти возникает качественно новая
вертикально иерархическая взаимосвязь, которая определяет состояние аi
управляемых МФСП в зависимости от запоминающих состояний аk управ-
ляющих МФСП.

219
Многоуровневая схема памяти с многофункциональной системой орга-
низации определяет такую структуру, в которой многофункциональный ре-
жим работы одного устройства определяется другим устройством, так назы-
ваемым автоматом стратегии АМ. Автомат стратегии АМ в многоуровневых
схемах памяти может быть моно- или многофункциональная схема памяти.
Структуру многоуровневых схем памяти с многофункциональной системой
организации можно определить как схему, которая сохраняет на разных
уровнях общую (в автомате стратегии АМ) и частную (в управляемой МФСП)
информацию.

6.6. Разработка метода проектирования общего автомата


стратегии для всей многоуровневой схемы памяти

При реализации автомата стратегии АМ на структурах многостабильных


схемах памяти (МСП) [17] достаточно знать нужное количество re наборов
сохраняющих еj(Δ) входных сигналов для управляемой МФСП Ау [64], чтобы
применить re состояния в МСП, используемой в качестве автомата стратегии
АМ.
Рассмотрим МСП на 9 состояний [17], как автомат стратегии АМ, с целью
организации и генерации девяти еj(Δ) входных сигналов для управляемой
МФСП Ау. Наборы устанавливающих хі(t) входных сигналов девятистабиль-
ного триггера приведены в табл. 6.1.
Наборы устанавливающих хі(t) входных сигналов для девятистабильного
триггера, построенного на элементах ИЛИ-НЕ, характеризуются тем, что на
каждый входной узел zi подается логическая единица, кроме одного узла zk,
на который подается логический ноль
В этом случае активные логические единицы устанавливают на выходах
своих элементов значения выходного сигнала равного логическому нулю, ко-
торые по цепи обратной связи вместе с входным сигналом zk (zk=0) устанав-
ливают на выходе этого элемента значение логической единицы.

220
Набор сохраняющего е(Δ) входного сигнала для МСП равен нулю на
всех входных узлах zj (z1 = z2= z3= z4= z5= z6= z7= z8= z9 = 0), при котором со-
храняются все девять состояний автомата стратегии.
Наборы устанавливающих хі(t) входных сигналов однозначно устанавли-
вают состояния МСП, девять из которых хранятся при одном входном сигна-
ле е(Δ). Рассмотрим однозначные состояния памяти (рис. 6.1), устанавливае-
мые хі(t) входными сигналами, которые представлены в табл. 6.1.
Таблица 6.1
Наборы устанавливающих хі(t) входных сигналов
Входной
х1 х2 х3 х4 х5 х6 х7 х8 х9 х0
сигнал zj
z1 0 1 1 1 1 1 1 1 1 1
z2 1 0 1 1 1 1 1 1 1 1
z3 1 1 0 1 1 1 1 1 1 1
z4 1 1 1 0 1 1 1 1 1 1
z5 1 1 1 1 0 1 1 1 1 1
z6 1 1 1 1 1 0 1 1 1 1
z7 1 1 1 1 1 1 0 1 1 1
z8 1 1 1 1 1 1 1 0 1 1
z9 1 1 1 1 1 1 1 1 0 1

Состояние А0 (см. табл. 5.4 или табл. 6.2) не сохраняется при любом е(Δ)
входного сигнала, поскольку ни в одной группе выходной сигнал bі(Т) авто-
мата стратегии АМ при состоянии А0 нет активного выходного сигнала, рав-
ного логической единице, что нужно для организации обратной связи для за-
поминания состояния в схеме памяти. Функционирование таких МСП (см.
рис. 6.1) задается как элементарный автомат 2-го рода, который имеет пол-
ную систему входов и выходов [24].
Таким образом, сущность метода проектирования автомата стратегии АМ
для всей МФСП заключается в определении МСП с М состояниями, количе-

221
ство которых соответствует количеству re ( M  re ) наборов сохраняющих
еj(Δ) входных сигналов управляемой МФСП Ау.
Двухуровневая схема памяти при автомате стратегии АМ для всей МФСП
синтезируется с управляемой МФСП Ау в соответствии со структурной схе-
мой, изображенной на рис. 6.2.
Таблица 6.2
Однозначно установленные состояния памяти
Вход- Выходной сигнал bі(Т) автомата АМ Состоя-
ной сиг- ние памя-
нал хі(t) b1 b2 b3 b4 b5 b6 b7 b8 b9 ти Аі

х0 0 0 0 0 0 0 0 0 0 А0

х1 1 0 0 0 0 0 0 0 0 А1

х2 0 1 0 0 0 0 0 0 0 А2

х3 0 0 1 0 0 0 0 0 0 А3

х4 0 0 0 1 0 0 0 0 0 А4

х5 0 0 0 0 1 0 0 0 0 А5

х6 0 0 0 0 0 1 0 0 0 А6

х7 0 0 0 0 0 0 1 0 0 А7

х8 0 0 0 0 0 0 0 1 0 А8

х9 0 0 0 0 0 0 0 0 1 А9

Двухуровневая схема памяти МУСП состоит из двух МФСП (или из од-


ной МФСП и одного МСП). Устанавливающие входные шины двух МФСП
могут быть объединены в общую устанавливающую входную шину МУСП, а
выходные узлы управляющей МФСП (автомата стратегии) АМ соответствен-
но соединены с входным шиной управляемой МФСП Ау, на которую подают-
ся наборы сохраняющих еj(Δ) входных сигналов.

222
z1
1
b1

z2
1
b2

z3
1
b3

z4
1
b4

1
b9

z9

Рис. 6.1. Автомат стратегии на МСП

223
z2 z1

z5 b1 1 у1

z6 b2

z7 b3

1 у2
z8 b4
АВТОМАТ СТРАТЕГІЇ

z9 b5

z10 b6

z11 b7
1 у3
z12 b8

z11 b9

1 у4

z3 z4
z

Рис. 6.2. Двухуровневая схема памяти класса L N

Взаимосвязь между выходными узлами автомата стратегии АМ и вход-


ными узлами управляемой МФСП Ау осуществляется входной шиной управ-
ляемой МФСП Ау в соответствии с набором сохраняющих еj(Δ) входных сиг-
налов, которые определяются в процессе математического анализа функцио-
224
нирования МФСП Ау. Устанавливающие входные узлы МФСП Ау и МФСП
АМ могут быть объединены в общую устанавливающую входную шину двух-
уровневой схемы памяти.
Таким образом, двухуровневая схема памяти, состоящая из управляю-
щей МСП (автомата стратегии) АМ на девять состояний и управляемой
МФСП Ау, имеющей девять сохраняющих входных сигналов, представлена
на рис. 6.2.

6.7. Метод логического проектирования многоуровневой схемы

памяти класса LM с одним автоматом стратегии

Рассмотрим метод логического проектирования двухуровневой схемы


памяти А, состоящий из управляемой МФСП Ау, у которой две группы эле-
ментов по два БА в каждой из них и которая может воспринимать девять на-
боров сохраняющих еj(Δ) входных сигналов, и автомата стратегии АМ
(рис. 6.2), который может генерировать девять bj(T) наборов сохраняющих
еj(Δ) входных сигналов для управляемой МФСП Ау. Основа метода логиче-
ского проектирования - организация иерархических связей между управляе-
мой МФСП Ау и автоматом стратегии АМ.
Взаимосвязь выходных узлов bj(T) автомата стратегии АМ с входными
узлами БАj (элементов ИЛИ-НЕ) МФСП Ау осуществляется согласно опреде-
ленным в процессе математического моделирования наборам сохраняющих
еj(Δ) входных сигналов [64]. Единичные значения наборов сохраняющих
еj(Δ) входных сигналов МФСП Ау отождествляются с соответствующими
выходными узлами bj(T) автомата стратегии АМ, отражающих его состояния.
Функциональная схема двухуровневого устройства памяти А изображена
на рис. 6.2.
Количество связей между управляемой МФСП Ау и автоматом стратегии
АМ определяется по формуле:

225
m
rc   ( 2 Ri  1)  1  re  1, (6.9)
i 2

где і – і-я группа БА;


m - количество групп БАj в управляемой МФСП Ау;
Ri - количество БАj в i-й группе управляемой МФСП;
re - количество наборов сохраняющих еj(Δ) входных сигналов в МФСП
Ау.
Работу двухуровневого устройства памяти (рис. 6.2) можно описать так.
схема памяти может принять одновременно наборы устанавливающих х(t)
входных сигналов, состоящих из двух потоков входных сигналов: ху(t) управ-
ляемой МФСП Ау и хМ(t) автомата стратегии АМ. Сигнал хМ(t) устанавливает
автомат стратегии АМ в состояние аі, а сигнал ху(t) - управляемую МФСП Ау в
состояние аj. Установка в новое состояние каждой схемы памяти осуществ-
ляется одновременно (хотя возможно и последовательно) за время перехода
2τэ (где τэ – задержка сигнала на одном БА). Выходные сигналы появляются
на выходных узлах схем памяти через время τэ после появления на входных
узлах устойчивых устанавливающих сигналов ху(t) и хМ(t). Таким образом,
если даже устанавливающий хМ(t) входной сигнал по продолжительности
минимальный и равен 2τэ, то его продолжительности достаточно для появле-
ния на выходных узлах автомата стратегии АМ (через время τэ) набора сохра-
няющего еj(Δ) входного сигнала для МФСП Ау еще во время действия мини-
мального входного сигнала ху(t) (продолжительность которого равна 2τэ). При
одновременном действии устанавливающих ху(t) входных сигналов и сохра-
няющих еj(Δ) входных сигналов в МФСП Ау поглощается сохраняющий еj(Δ)
входной сигнал. Минимизация количества узлов набора устанавливающих
ху(t) входных сигналов можно объяснить тем, что фактически только БАj од-
ной группы МФСП Ау при запоминании устойчивых состояний должны
иметь активные значения выходных сигналов, которые равны единице, а все
выходные сигналы БАj других групп МФСП Ау должны иметь неактивные

226
значения, которые равны логическому нулю. В этом случае количество уста-
навливающих входных узлов можно сократить до количества m групп МФСП
Ау.
Таким образом, количество zi (i = 1, 2, 3, 4) входных сигналов в МФСП
Ау (рис. 6.2) в табл. 6.2 можно сократить до двух, а количество устанавли-
вающих ху(t) входных сигналов - до трех: ху1(z1= z2=1; z3= z4 = 0), ху2(z1= z2 =
0; z3 = z4 = 1), ху3(z1 = z2 = z3 = z4 = 1). Рассмотрим наборы устанавливающих
хі(t) входных сигналов двухуровневой схемы памяти в табл. 6.3.
Таблица 6.3
Наборы устанавливающих хі(t) входных сигналов
zi x1 x2 x3 x4 x5 x6 x7 x8 x9 x10 x11 x12 x13 x14 x15 x16 x17 x18

z1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0

z2 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0

z3 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1

z4 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1

z5 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1

z6 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1

z7 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1

z8 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1

z9 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1

z10 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1

z11 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1

z12 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1

z13 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0

Устанавливающий входной сигнал ху3 является запрещенным в детерми-


нированном режиме работы схемы памяти Ау, поскольку он не запоминается
ни при одном наборе сохраняющего еj(Δ) входного сигнала.

227
Сократить количество входных сигналов можно за счет объединения
входных узлов z1 и z2 и также z3 и z4. При этом уменьшается количество
входных узлов двухуровневой схемы памяти до 11.
Входные сигналы хі(t) однозначно устанавливают состояния двухуровне-
вой схемы памяти. Состояния в двухуровневой схемы памяти состоят из со-
стояний МФСП Ау и МФСП АМ.
Максимальное количество M max запоминающих состояний устройств
памяти зависит от количества mу используемых групп и количества re набо-
ров сохраняющих еj(Δ) входных сигналов МФСП Ау, равное числу состояний
автомата стратегии АМ, и вычисляется по формуле ( M max  m y re ).
Набор сохраняющих е(Δ) входных сигналов двухуровневой схемы памя-
ти, при котором сохраняются все его состояния, имеет одинаковое значение,
равное логическому нулю на всех его входных узлах (zi = 0).
Входные сигналы хі(t) и однозначно установлены объединенные состоя-
ния Аі двухуровневой схемы памяти приведены в табл.6.4.
Детерминированный режим функционирования двухуровневого устрой-
ства памяти по быстродействию такой, как у RS-триггера. Количество L БАі
(логических элементов - БА) на одно запоминающее состояние по сравнению
с RS-триггером (L = 1) уменьшается и для двухуровневой схемы памяти со-
ставляет L ≈ 0,7, что означает уменьшение аппаратурных затрат логических
элементов на одно запоминаемое состояние.
В общем случае двухуровневую схему памяти (рис. 6.2) можно рассмат-
ривать как МСП на 18 состояний. Это связано с тем, что память запоминает
все свои состояния при одном наборе сохраняющего е(Δ) входного сигнала.
Кроме того, автомат стратегии АМ запоминает общую информацию, а управ-
ляемая МФСП Ау - частную, структуру запоминания состояний которой мож-
но изменять.

228
Таблица 6.4
Установленные объединенные состояния двухуровневой схемы памяти

xі Выходные сигналы БАі Состо


яния
b1 b2 b3 b4 b5 b6 b7 b8 b9 у1 у2 у3 у4
Аі

x1 1 0 0 0 0 0 0 0 0 0 0 0 1 А1

x2 0 1 0 0 0 0 0 0 0 0 0 1 0 А2

x3 0 0 1 0 0 0 0 0 0 0 0 1 1 А3

x4 0 0 0 1 0 0 0 0 0 0 0 0 1 А4

x5 0 0 0 0 1 0 0 0 0 0 0 1 0 А5

x6 0 0 0 0 0 1 0 0 0 0 0 1 1 А6

x7 0 0 0 0 0 0 1 0 0 0 0 0 1 А7

x8 0 0 0 0 0 0 0 1 0 0 0 1 0 А8

x9 0 0 0 0 0 0 0 0 10 0 0 1 1 А9

x10 1 0 0 0 0 0 0 0 0 0 1 0 0 А10

x11 0 1 0 0 0 0 0 0 0 0 1 0 0 А11

x12 0 0 1 0 0 0 0 0 0 0 1 0 0 А12

x13 0 0 0 1 0 0 0 0 0 1 0 0 0 А13

x14 0 0 0 0 1 0 0 0 0 1 0 0 0 А14

x15 0 0 0 0 0 1 0 0 0 1 0 0 0 А15

x16 0 0 0 0 0 0 1 0 0 1 1 0 0 А16

x17 0 0 0 0 0 0 0 1 0 1 1 0 0 А17

x18 0 0 0 0 0 0 0 0 1 1 1 0 0 А18

Двухуровневая схема памяти может осуществлять однозначные и укруп-


ненные переходы в МФСП Ау по двум переменным х и е, чего не могут осу-

229
ществлять триггеры. Кроме того, МСП на 18 состояний имеет 18 входных и
18 выходных узлов, а также использует 18 логических элементов. В случае
двухуровневой схемы памяти используются 13 выходных и 11 входных уз-
лов, а также используется 13 логических элементов, что значительно меньше,
чем в МСП. Количество внутренних связей между БАі (логических элемен-
тов) в МСП на 18 состояний составляет 17  18 = 306, а в двухуровневой
схемы памяти - 20 +8  9 = 92.
M
Таким образом, двухуровневая схема памяти класса L имеет значи-
тельные преимущества, как по аппаратным, так и по функциональным харак-
теристикам, по сравнению с МСП.
Автомат стратегии АМ в свою очередь может быть многоуровневым, что
позволяет снизить ограничения на базовые автоматы по количеству входных
узлов (элементов И-НЕ и/или ИЛИ-НЕ) [64].

6.8. Метод логического проектирования многоуровневой схемы


B
памяти класса LN с автоматом стратегии для каждой группы
многоуровневых схем памяти

Принцип структурной организации элементарных многоуровневых схем


B
памяти класса LN с автоматом стратегии для каждой группы МФСП заклю-
чается в их делении на управляющие и управляемые многофункциональные
схемы памяти (МФСП) [64], которые соединены между собой следующим
образом:
 БА каждой i-й группе управляемой МФСП Аі, количество qi которых
больше единицы (qi > 1), через входную шину, на которую подаются
наборы сберегающих еj(Δ) входных сигналов, соединены соответст-
венно с выходными шинами одной отдельной МФСП Аk или МСП
(k=1, 2, ..., і-1);

230
 управляющие входные и выходные шины МФСП Аі (i = 1, 2, ..., N) со-
ответственно соединены с общими входными и выходными шинами
многоуровневых схем памяти.
B
Многоуровневая схема памяти класса LN обладает следующими харак-
терными свойствами:
 в состоянии менять структуру запоминания состояний схем памяти;
 устанавливать устойчивые состояния меньшим количеством входных
сигналов, чем многостабильные триггеры, которые поступают на
управляющую часть входных узлов схемы памяти;
 использовать меньшее количество выходных сигналов;
 использовать меньшее количество внутренних связей между элемен-
тами схемы;
 использовать не менее двух уровней многофункциональных схем па-
мяти (МФСП), каждая из которых состоит из nj (nj  3) логических K-
входовых элементов И-НЕ (ИЛИ-НЕ) с нагрузочной способностью
M
Р1, разбитых на mK групп, где 2  mK  nj (mK  J ; M - количест-
m
i  k 1
i

во запоминающих состояний схемы памяти), по qj,k элементов И-НЕ


M
(ИЛИ-НЕ), где 1  q j ,k ] log 2 j
 1[ ;
m
i k
i

 выходы элементов И-НЕ (ИЛИ-НЕ), k-той группы (qk> 1) МФСПj че-


рез дополнительно введенные T-входовые элементы И (ИЛИ) с на-
грузочной способностью Р2 или непосредственно выходы элементов
И-НЕ (ИЛИ -НЕТ) k-той группы (qk = 1) соединены непосредственно
с одним из входов элементов И-НЕ (ИЛИ-НЕ) других групп данного
МФСПj;

231
 МФСПj расположены по j уровням, причем верхний уровень МФСПj
содержит nj элементов МФСПj, разбитых не менее чем на две группы
nj 1 nj
mj (j =2) по qj,k элементов (  q j ,k  );
mj mj

 один вход каждого элемента И-НЕ (ИЛИ-НЕ) k-той группы (qj,k > 1)
МФСПj j-го уровня соединен с одним информационным входом j-той
группы схемы памяти ШZj, а выходы элементов И-НЕ (ИЛИ-НЕ)
МФСПj соединены соответственно с информационными выходами
j-той группы схемы памяти ШАj;
 входы элементов И-НЕ (ИЛИ-НЕ) каждой k-той группы (qj,k > 1)
МФСПj j-го уровня соединены соответственно с выходами элементов
И-НЕ (ИЛИ-НЕ) k-той группы (qs,k = 1) низших МФСПs, кроме по-
следнего выхода, создавая связи между уровнями схемы памяти.
Общее количество М запоминающих состояний многоуровневой схемы
J
памяти вычисляется по формуле: M   mi .
i 1

Общее количество Sвнеш.с внешних связей определяется соотношением:

Sвнеш.с.< 2n. (6.10)

Общее количество Sвнут.с внутренних связей между элементами опреде-


ляется соотношением:

Sвнут.с.< n  (n-1). (6.11)

На рис. 6.3 приведена функциональная многоуровневая схема памяти


B
класса LN .

232
Вых.ША1

а1 а2 а3

МФСП1

z1 &
1 а1 МФСП3
а7
&
z2 & 7
Вх.ШZ1 2
а2
а8
&
& 8
z3 3 а3
Вых.ША3

z4 & &
4 9 а9
а4

z5 & &
Вх.ШZ2 5 10
а5 а10

&
z6 6
а6
z7
Вх.ШZ3
z8
а4 а5 а6 МФСП2

Вых.ША2

Рис. 6.3. Многоуровневая схема памяти класса LBN .


Рис. 3.3

Схема состоит из трех МФСПj (МФСП1, МФСП2, МФСП3), которые рас-


положены на двух уровнях (j = 2). На верхнем уровне находится управляемая
МФСП3, которая имеет четыре элемента И-НЕ (n = 4), и разбита на две груп-
пы (m = 2) по два элемента (q = 2) в каждой группе. Управляющие схемы
МФСП1 и МФСП2, которые находятся на первом (нижнем) уровне, предна-
значенные для управления структурой запоминания состояний в группах (q =
2) верхней схемы МФСП3 и имеют по три элемента И-НЕ (n = =3), которые

233
разбиты на три группы (m = 3) по одному элементу (q = 1) в каждой. МФСП1
- МФСП3 построены на логических элементах И-НЕ.
Отличительной структурной особенностью схемы памяти является мно-
гоуровневая память, где каждый структурный j-й уровень состоит из устой-
чивой МФСПj, причем в МФСПj соединены только входы тех элементов, ко-
торые принадлежат k-й группе (qj,k > 1), с выходами схемы памяти нижних
уровней МФСПs (s = j -1), которые предназначены для управления структу-
рой запоминания состояний в группах (qj,k > 1) верхней МФСПj.
Отличительной функциональной особенностью устройства является ра-
бота управляемых схем МФСПj верхних уровней в нескольких различных
подмножествах своих состояний, определяющих совокупность состояний
схем МФСПs (s = j -1) нижних уровней. Это позволяет изменять отображение
входящей и исходящей информации в управляемых схемах МФСПj, перена-
правлять выходную информацию в определенное направление и устанавли-
вать состояния схемы памяти меньшим количеством входных сигналов, по-
ступающих только на часть входных узлов устройства.
В данном случае, функциональная схема многоступенчатого устройства
памяти запоминает 18 состояний и имеет 8 входных и 10 выходных узлов,
которые в сумме составляют 18 внешних узлов, меньше чем в МСП на 18 уз-
лов (в два раза), а также 24 внутренних связей между всеми элементами И-
НЕ, что менее 12,75 раза ,чем имеется в МСП 18  17 = 306.
Функциональный режим рассматривает работу схемы памяти в двух ре-
жимах: многофункциональном (табл. 6.5) и укрупненном (табл. 6.6). Уста-
навливающие наборы xi входных сигналов при функциональном режиме ра-
боты многоступенчатого устройства представлены в табл. 6.5.
Многофункциональный режим рассматривает работу управляемого
МФСПj (j = 3) верхнего уровня в различных подмножествах состояний, кото-
рые запоминаются при соответствующих состояниях МФСПs. нижних уров-
ней.
Таблица 6.5

234
Устанавливающие наборы входных сигналов
Наборы Значение входных Значение выходных Состояния
входных узлов zi узлов ai схемы Ai
сигналов xi
xi z1 z2 z3 z4 z5 z6 z7 z8 a1 a2 a3 a4 a5 a6 a7 a8 a9 a10 Ai
x0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 A0
x1 1 0 0 1 0 0 1 0 0 1 1 0 1 1 1 0 1 1 A1
x2 1 0 0 1 0 0 0 1 0 1 1 0 1 1 1 1 1 0 A2
x3 1 0 0 0 1 0 1 0 0 1 1 1 01 1 0 1 1 A3
x4 1 0 0 0 1 0 0 1 0 1 1 1 0 1 1 1 0 1 A4
x5 1 0 0 0 0 1 1 0 0 1 1 1 1 0 1 0 1 1 A5
x6 1 0 0 0 0 1 0 1 0 1 1 1 1 0 1 1 0 0 A6
x7 0 1 0 1 0 0 1 0 1 0 1 0 1 1 0 1 1 1 A7
x8 0 1 0 1 0 0 0 1 1 0 1 0 1 1 1 1 1 0 A8
x9 0 1 0 0 1 0 1 0 1 0 1 1 0 1 0 1 1 1 A9
x10 0 1 0 0 1 0 0 1 1 0 1 1 0 1 1 1 0 1 A10
x11 0 1 0 0 0 1 1 0 1 0 1 1 1 0 0 1 1 1 A11
x12 0 1 0 0 0 1 0 1 1 0 1 1 1 0 1 1 0 0 A12
x13 0 0 1 1 0 0 1 0 1 1 0 0 1 1 0 0 1 1 A13
x14 0 0 1 1 0 0 0 1 1 1 0 0 1 1 1 1 1 0 A14
x15 0 0 1 0 1 0 1 0 1 1 0 1 0 1 0 0 1 1 A15
x16 0 0 1 0 1 0 0 1 1 1 0 1 0 1 1 1 0 1 A16
x17 0 0 1 0 0 1 1 0 1 1 0 1 1 0 0 0 1 1 A17
x18 0 0 1 0 0 1 0 1 1 1 0 1 1 0 1 1 0 0 A18

В этом режиме управляемая МФСПj функционирует в разных подмно-


жество своих состояний в соответствии с состояниями МФСПs, которые спо-
собны изменять отображение информации входящей в выходящую
(табл. 6.6). Переходы в управляемой МФСПj из одного состояния в другое
одного подмножества осуществляются под воздействием устанавливающих
наборов xi входных сигналов.
235
Укрупненный режим рассматривает изменение состояний всех МФСПj
схемы при поступлении устанавливающих наборов xi входных сигналов
только на входных узлах управляемых МФСПs нижних уровней. В этом ре-
жиме переходы в МФСПs нижних уровней из одного состояния в другое со-
стояние осуществляется под воздействием устанавливающих наборов xi
входных сигналов, а укрупненные переходы в МФСПj верхних уровней из
одного состояния в другое осуществляются под воздействием внутренних
наборов сберегающих еj входных сигналов, которые поступают с выходов
МФСПs нижних уровней на определенные элементы і-х групп, имеющих бо-
лее одного БА в МФСПj верхних уровней.
Таблица 6.6
Укрупненные переходы в многоуровневой схеме памяти
Значения
входных Объединенные состояния схемы памяти Ai
узлов zi
z1 z2 z3 z4 z5 z6 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 A16 A17 A18

1 0 0 1 0 0 A1 A2 A1 A2 A1 A2 A1 A2 A1 A2 A1 A2 A1 A2 A1 A2 A1 A2

1 0 0 0 1 0 A3 A4 A3 A4 A3 A4 A3 A4 A3 A4 A3 A4 A3 A4 A3 A4 A3 A4

1 0 0 0 0 1 A5 A6 A5 A6 A5 A6 A5 A6 A5 A6 A5 A6 A5 A6 A5 A6 A5 A6

0 1 0 1 0 0 A7 A8 A7 A8 A7 A8 A7 A8 A7 A8 A7 A8 A7 A8 A7 A8 A7 A8

0 1 0 0 1 0 A9 A10 A9 A10 A9 A10 A9 A10 A9 A10 A9 A10 A9 A10 A9 A10 A9 A10

0 1 0 0 0 1 A11 A12 A11 A12 A11 A12 A11 A12 A11 A12 A11 A12 A11 A12 A11 A12 A11 A12

0 0 1 1 0 0 A13 A14 A13 A14 A13 A14 A13 A14 A13 A14 A13 A14 A13 A14 A13 A14 A13 A14

0 0 1 0 1 0 A15 A16 A15 A16 A15 A16 A15 A16 A15 A16 A15 A16 A15 A16 A15 A16 A15 A16

0 0 1 0 0 1 A17 A18 A17 A18 A17 A18 A17 A18 A17 A18 A17 A18 A17 A18 A17 A18 A17 A18

Таким образом, предложенная схема представляет собой единую много-


уровневую схему памяти, которая имеет способность изменять отображение
информации в МФСПj верхних уровней без влияния устанавливающих вход-
ных сигналов за счет внутренних связей между ступенями. Она имеет мень-
236
ше внутренних связей между элементами и может изменять состояние всего
устройства меньшим количеством входных сигналов, что в триггерах осуще-
ствлять принципиально невозможно.

6.9. Классификация базовых элементарных схем памяти

В связи с разработкой большого количества асинхронных базовых схем


памяти приведем их классификацию (рис. 6.4). Наиболее общим случаем
асинхронных базовых схем памяти является базовая схема памяти МУСП,
которая создается из МФСП и однофазных МСП. МФСП является в свою
очередь более общим случаем по отношению к однофазным МСП, частным
(минимальным) случаем которых является схема асинхронного триггера RS-
типа. Обобщение базовых схем памяти представлено на рис. 6.4.
В связи с тем, что МУСП запоминает все свои состояния при одном на-
боре сохраняющего е(Δ) входного сигнала, как МСП, то целесообразно их
сравнивать и характеризовать одним рядом параметров:
 количество логических элементов, которые необходимы для по-
строения схем памяти, которая запоминает М состояний;
 рабочая частота переключения (Fp);
 максимальная нагрузочная способность по выходам (nQ);
 количество внутренних связей (Sвнуцтр.с.)
 количество внешних связей (Sвнеш.с.)
 количество элементов на одно состояние (L);
 функциональные возможности, которые позволяют перестраивать
структуру запоминания состояний схемы памяти.

237
Асинхронные базовые схемы памя-
ти

RS-триггеры МСП МФСП МУСП

Однофазные Класса L Класса LN

Многофазные Класса LM Класса LBN

Рис. 6.4. Классификация базовых схем памяти

6.10. Сравнение параметров базовых схем памяти

6.10.1. Определение количества логических элементов,


необходимых для построения схем памяти

Однофазная МСП, запоминающая М состояний должна состоять из М-


входовых логических элементов ИЛИ-НЕ (И-НЕ) с нагрузочной способно-
стью М (рис. 6.1).
B
МУСП класса LN , запоминающая М состояний при N = 2 и B = 2, должна
состоять из K-входовых логических элементов ИЛИ-НЕ (И-НЕ) с нагрузоч-
ной способностью P1 (рис. 6.3).
Сравним МСП и МУСП, которые запоминают 18 состояний:
 количество логических элементов ИЛИ-НЕ (И-НЕ) в МСП использует-
ся 18;

238
 количество логических элементов ИЛИ-НЕ (И-НЕ) в МУСП использу-
ется 10.
Таким образом, МУСП в 0,56 раз меньше использует логических элемен-
тов ИЛИ-НЕ (И-НЕ) при запоминании 18 состояний. При увеличении запо-
минающих состояний разница в использовании логических элементов растет,
а отношения между МУСП и МСП уменьшается и становится менее 0,36, что
отражает резкое уменьшение аппаратурных затрат в МУСП по сравнению с
МСП.

6.10.2. Определение максимально-возможной нагрузочной


способности по выходам схем памяти

Однофазная МСП, запоминающая М состояний, которая состоит из М-


входовых логических элементов ИЛИ-НЕ (И-НЕ), имеет максимально воз-
можную нагрузочную способность по выходам схемы памяти равную 1, при
возможности логических элементов ИЛИ-НЕ (И-НЕ) иметь нагрузочную
способность равную М. При М = 18 и nQ = 1 (рис. 6.1).
B
МУСП класса LN , запоминающая М состояний при N = 2 и B = 2, долж-
на состоять из K-входовых логических элементов ИЛИ-НЕ (И-НЕ) с нагру-
зочной способностью равной М. В этом случае nQ = М-3 = 15 (рис. 6.3).
Сравним МСП и МУСП, которые запоминают 18 состояний с нагрузоч-
ной способностью по выходам схем памяти:
 количество nQ в МСП с нагрузочной способностью по выходам равно
1;
 количество nQ в МУСП с нагрузочной способностью по выходам равно
15.
Таким образом, в МУСП на 14 выходов больше может подключать логи-
ческих элементов ИЛИ-НЕ (И-НЕ), чем при МСП.

239
6.10.3. Определение количества внутренних связей схем памяти

Однофазная МСП, запоминающая М состояний должна состоять из М-


входовых логических элементов ИЛИ-НЕ (И-НЕ), которые имеют количество
внутренних связей Sвнут. с. = М × (М - 1) = 18 × 17 = 306 (рис. 6.1).
B
МУСП класса LN , запоминающая М состояний при N = 2 и B = 2, должна
состоять из K-входовых логических элементов ИЛИ-НЕ (И-НЕ) и имеет ко-
личество внутренних связей Sвнут. с.. = 24 (рис. 6.3).
Сравним у МСП и МУСП, которые запоминают 18 состояний, количест-
во внутренних связей Sвнут. с. схем памяти:
 количество Sвнут. с. в МСП внутренних связей равно 306;
 количество Sвнут. с. в МУСП внутренних связей равно 24.
Таким образом, МУСП имеет в 12,75 раз меньше количество внутренних
связей Sвнут. с., чем при МСП, что очень важно при разводке топологии инте-
гральных схем.

6.10.4. Определение количества внешних связей схем памяти

Однофазная МСП, запоминающая М состояний должна состоять из М-


входовых логических элементов ИЛИ-НЕ (И-НЕ), которые имеют количество
внешних связей Sвнеш.с.= М + М = 18 + 18 = 36 (рис. 6.1).
B
МУСП класса LN , запоминающая М состояний при N = 2 и B = 2, должна
состоять из K-входовых логических элементов ИЛИ-НЕ (И-НЕ), имеют число
внешних связей Sвнеш.с.=18 (рис. 6.3).
Сравним МСП и МУСП, которые запоминают 18 состояний, количество
внешних связей Sвнеш.с.схем памяти:
 количество Sвнеш.с в МСП связей равно 36;
 количество Sвнеш.с в МУСП связей равно 18.

240
Таким образом, МУСП имеет в 2 раза меньше количество внешних свя-
зей Sвнеш.с., чем при МСП.

6.10.5. Определение количества элементов на одно состояние


схем памяти

Однофазная МСП, запоминающая М состояний должна состоять из М-


входовых логических элементов ИЛИ-НЕ (И-НЕ), имеет количество элемен-
тов на одно состояние L = 1 (рис. 6.1).
МУСП класса LBN , запоминающая М состояний при N = 2 и B = 2, должна
состоять из K-входовых логических элементов ИЛИ-НЕ (И-НЕ), имеет коли-
чество элементов на одно состояние L = 0,56 (рис. 6.3).
Сравним МСП и МУСП, которые запоминают 18 состояний, количество
элементов на одно состояние L схем памяти:
 количество L в МСП равно 1;
 количество L в МУСП равно 0,56.
Таким образом, МУСП имеет примерно в 1,78 раз меньше количество
элементов на одно состояние L, чем при МСП, что характеризует аппаратур-
ные затраты на одно запоминаемое состояние схемы памяти.

6.10.6. Сравнение рабочей частоты переключения и


функциональных возможностей схем памяти

Рабочая частота Fp МУСП по сравнению с МСП одинакова при исполь-


зовании МФСП класса L. При использовании МФСП класса LN рабочая час-
тота переключения снижается в 1,5 раза.
Функциональные возможности МФСП по сравнению с МСП имеют пре-
имущество в том, что они в состоянии в процессе работы за один машинный
такт перестраивать структуру запоминания состояний МФСП в МУСП. Эти
дополнительные функциональные возможности МУСП позволяют одновре-

241
менно обрабатывать общую (управляющую информацию в автомате страте-
гии) и частную (в МФСП) информацию, что принципиально невозможно де-
лать в МСП (триггерах).
Сопоставимые данные схем памяти рассмотрим в табличном виде
(табл. 6.7).
Таблица 6.7
Параметры базовых схем памяти, которые запоминают 18 состояний
Параметры Однофазная МСП МУСП
Fp 12,5 МГц 12,5 МГц
nQ 1 10
Sвнутр.с.. 306 24
Sвнеш.с.. 36 18
L 1 0,56

6.11. Вопросы построения надежных устройств на


многоуровневых схемах памяти

6.11.1. Вопросы надежности многоуровневых схемах памяти

Число запоминаемых состояний Q двухуровневой МУСП определяется


по формуле:

m
Q  m (2 Ri  1), (6.12)
i 1

где m ( 2  m  k ) - число групп логических элементов ИЛИ-НЕ (И-НЕ) в


МФСП;
Ri – число логических элементов ИЛИ-НЕ (И-НЕ) в i-ой группе.
Как видно из МУСП (рис. 6.3), МФСП3 является многофункциональной
схемой памяти (рис. 6.5), которая запоминает 6 состояний и имеет 9 сохра-

242
няющих e(Δ) входных сигналов, способных перестраивать структуру запо-
минания состояний [64]. Генерацию сохраняющих e(Δ) входных сигналов
для каждой группы элементов МФСП3 осуществляют МФСП1 и МФСП2.
МУСП способно запоминать 18 состояний.
Число запоминаемых состояний в і-ой группе определяется в зависимо-
сти от числа Ri, которые используют элементы ИЛИ-НЕ (И-НЕ) в і-ой группе.
Элементы в і-ой группе соединены в смысле надежности параллельно. Число
і-х групп в МФСП лежит в пределах от 2 до m ( 2  i  m) . Если взять мини-
мальное число групп, как это изображено на рис. 5.5 и рис. 6.3, то их взаимо-
действие друг с другом образует в смысле надежности последовательное со-
единение.
Отказы элементов і-ой группы не влияют на функционирование осталь-
ных элементов данной і-ой группы. Однако, если отказавший элемент на вы-
ходном узле имеет активное значение выходного сигнала, который одно-
значно устанавливает инверсные значения на выходах элементов других
групп, то такой отказ является катастрофическим для функционирования
всей МФСП. В дальнейшем будем рассматривать некатастрофические отказы
элементов, выходные сигналы элементов которых не влияют на функциони-
рование элементов других групп.
Минимальное число элементов, необходимых для функционирования
схемы памяти, при одном элементе Н-НЕ (ИЛИ-НЕ) в группе равно числу m
групп. Это, так называемые, многостабильные схемы памяти [17; 125].
МФСП по структуре можно рассматривать как схемы памяти, которые резер-
вируют в каждой i-ой группе (Ri – 1) элемент. В этом случае МФСП рассмат-
ривается как схема, состоящая из m рабочих и m∙(Ri – 1) резервных элемен-
тов. Все N = m∙Ri элементов могут отказывать.
Число М запоминаемых состояний МФСП может колебаться в пределах

m
m  M   ( 2 Ri  1), (6.13)
i 1

243
Если к моменту t произошел j-й отказ в i-ой группе МФСП, то число Ki
запоминаемых состояний i-ой группы измениться и составит (2 R  j  1) запоми-
i

наемых состояний. Другими словами, при отказе всех Ri элементов i-я группа
попадает в состояние отказа и никакие изменения в данной i-ой группе не
происходят. Для оценки работоспособности МФСП, которая при отказах
(Ri – 1) элементов в каждой группе преобразуется в многостабильную схему
памяти, запоминающую все состояния при одном неактивном входном сиг-
нале [17], необходимо ее тестировать. Также удобно пользоваться для оценки
работоспособности МФСП числом rе блоков πi состояний, которые сохраня-
ются при соответствующих отказах элементов в i-ых группах. Число rе со-
храняемых блоков πi состояний находиться в пределах

m
1  re   (2 Ri  1). (6.14)
i 1

Если к моменту t произошел j-й отказ в i-ых группах, то МФСП сохра-


няет число блоков πi состояний, соответственно равное

m
re   (2 Ri  j  1). (6.15)
i 1

В смысле надежности МФСП представляет собой параллельно-


последовательную схему, в которой элементы каждой i-ой группы представ-
ляют параллельную схему элементов с одинаковыми параметрами, а группы
элементов соединяются друг с другом последовательно.
Каждый j-ый элемент в общем случае характеризуется интенсивностью
t
отказов λj(t) и вероятностью безотказной работы Pj (t )  exp [   j (t )dt ] . Вероят-
0

ность безотказной работы i-ой группы МФСП в целом определяется по фор-


муле:

244
Pгрi (t )  1  (1  Pj (t )) Ri . (6.16)

Вероятность безотказной работы МФСП на интервале [0, 1] при разном


количестве элементов в группе можно определить по формуле:

m
P (t )   [1  (1  Pj (t )) Ri ]. (6.17)
i 1

При одинаковом количестве элементов в группе вероятность безотказ-


ной работы МФСП определяется по формуле:

P (t )  [1  (1  Pj (t )) Ri ]m , при Ri  const. (6.18)

Если время безотказной работы элемента подчиняется экспоненциаль-


ному закону с параметром (интенсивностью отказов)  j , то Pj (t ) определяет-

ся по формуле:

  jt
Pj (t )  e . (6.19)

В этом случае для последовательного соединения вероятность безотказ-


ной работы можно выразить через интенсивность отказов следующим обра-
зом:
m
P(t )   Pi (t )  Pi m (t ), при Ri  1; (6.20)
i 1

m
   jt m  j t
P (t )  e i 1
e . (6.21)

Средняя наработка на отказ МФСП по известному P(t) определяется по


формуле:

245

Tср   P (t )dt. (6.22)
0

Средняя наработка до отказа МФСП при Ri=1 (Ri=const) определяется


по формуле:

1
Tср  . (6.23)
m j

При интенсивности отказов элементов  j  1  10 71 / ч величина средней

наработки до отказа МФСП при Ri=1 во всех i-ых группах (m=2) равна

1
Tср  .  0,5  10 7 ч.
2 j

При Ri=2 и m=2 вероятность безотказной работы МФСП определяется


по формуле:
  jt 2  jt  3 jt 4  j t
P ( t )  [1  (1  e ) 2 ]2  4 e  4e e .

4 4 1 11
Тогда Tср   (4e 2  t  4e 3 t  e 4 t )dt 
j j j
   .
0
2 j 3 j 4 j 12 j

При Ri=3 и m=2 вероятность безотказной работы МФСП определяется


по формуле:
 jt 3 2 4  j t 8 j t 7  j t 6 j t 5  j t 4  j t
P(t )  [1  (1  e ) ] e (e  12e  66e  114e  387e 
 3 j t 2  jt  jt
 468e  414e  216e  81).

1
В этом случае Тср, определяемое по формуле (6.23), равно 20,5· .
j

Таким образом, при увеличении числа элементов в группах, величина


средней наработки на отказ растет, что указывает на увеличение надежности
МФСП как схемы памяти по сравнению с однофазными многостабильными
схемами памяти.

246
Необходимо отметить, что при увеличении числа групп с одинаковым
числом Ri элементов, величина средней наработки на отказ падает, что ука-
зывает, что наиболее предпочтительными в смысле повышения надежности
являются МФСП с двумя группами с Ri>1 элементов в каждой из них.

6.11.2. Вопросы живучести многоуровневых схем памяти

В настоящее время сверхбольшие интегральные схемы (СБИС) строятся


с расчетом на 100% пригодность всех компонентов схемы. Увеличение числа
компонентов и самой площади кристалла СБИС, увеличение длины шин и
уменьшение размеров их ширины, естественно, увеличивают вероятность
выхода из строя компонентов и появления обрывов в их связях. Это приводит
к значительному браку СБИС и к катастрофическому выходу из строя их в
процессе эксплуатации.
С целью повышения надежности работы систем из ненадежных элемен-
тов делают многократное резервирование, распределенные сетевые системы
и т. д., в которых выходы целого блока или устройства из строя определяется
диагностическими программами и не отражаются катастрофически на работе
всей системы в целом. Кроме этого, отмечается ненадежность работы основ-
ной элементарной двоичной схемы памяти, которая используется почти во
всех цифровых СБИС [17; 27; 125; 141].
Использование двухуровневых устройств памяти позволяет строить
предположение, что решение проблемы повышения надежности работы па-
мяти и построение СБИС без 100% годности всех компонентов схемы памяти
возможно. Такое предположение основано на свойстве многоуровневой
структуры памяти с многофункциональной системой организации работать в
одном из определенных подмножеств πj своих состояний при соответствую-
щих сохраняющих ej(Δ) входных сигналах.
При определенных неисправностях в логических элементах МФСП или
в связях их с другими элементами можно предположить, что некоторые из

247
элементов выходят из строя и, тем самым, сужают область функционирова-
ния МУСП. Однако, они не выводят его полностью из строя, как элемент
памяти. В этом случае МУСП функционирует в ограниченных подмножест-
вах всего множества Q своих состояний. Использование частично работоспо-
собной памяти повышает жизнеспособность устройства памяти, а, следова-
тельно, и его надежность. В МУСП заложены потенциальные возможности
функционировать в ограниченных подмножествах своих состояний при час-
тичных повреждениях элементов.
В МФСП используются элементы, единичные выходные сигналы кото-
рых являются активными сигналами для других групп. Предположим, что
основной неисправностью элементов является появление на выходных узлах
постоянного значения, равного логическому нулю. Такое предположение
вполне правдоподобно, если учесть, что при обрыве входного узла в логиче-
ских элементах интегральных схем значение входного сигнала воспринима-
ется равным логической единице. Следовательно, выходной сигнал элемента,
имеющего оборванный вход, приобретает постоянное значение, равное логи-
ческому нулю. В этом случае такой элемент просто не будет участвовать в
запоминании состояний данной группы МФСП и характеристическая функ-
ция i-ой группы ( K i  2 R  1 ) уменьшит свое значение на единицу, т.е. станет
i

равной K i  2 R 1  1 , где Ri – количество логических элементов в i-ой группе.


i

При неисправностях в целой группе логических элементов, схема памя-


ти будет работать как запоминающее устройство, если число работоспособ-
ных оставшихся групп будет не менее или равно 2 (т.е.m  2) и в каждой
группе МФСП хотя бы по одному логическому элементу.
Из закона функционирования МУСП [64] понятно, что МФСП способна
функционировать при различных сохраняющих ej(Δ) входных сигналах, по-
ступающих из автомата стратегии АМ, в определенных подмножествах πj сво-
их состояний. При некатастрофических неисправностях МФСП сужает об-
ласть своих состояний, в которых она еще способна работать. Неисправности
в элементах могут быть и катастрофическими в том случае, если на выходе
248
логического элемента устанавливается активный выходной сигнал, значение
которого равно логической единице. В этом случае вся МФСП выходит из
строя.
Таким образом, при синтезе МУСП можно заранее учитывать вопросы
надежностного синтеза, если известны характерные неисправности СБИС.
Использование управляемых МФСП АУ совместно с управляющим автома-
том стратегии АМ создает предпосылки для построения, изготовления и ис-
пользования частично исправных устройств при обработке информации.
Рассмотрим для примера двухуровневую МУСП, в состав которой вхо-
дят управляемая МФСП3 АУ (рис. 5.5) и автоматы стратегии АМ для каждой
группы МФСП1 и МФСП2 (рис. 6.3), и оценим работоспособность МУСП как
устройства памяти, способного запоминать минимальное число определен-
ных состояний при частичных повреждениях схемы.
Предположим, что элементы при неисправностях имеют на выходе по-
стоянные значения логического нуля. В этом случае МФСП АУ еще способна
функционировать как элементарный автомат с памятью при отказе произ-
вольного элемента в любой группе, что составляет 25% аппаратуры, и еще
одного элемента в другой группе. В данном случае МФСП АУ способна
функционировать при 50% неисправных элементов и 100% выходе из строя
автомата стратегии АМ, который состоит из двух МФСП. Таким образом, при
выходе из строя 8 элементов из 10, что составляет 80%, двухуровневое уст-
ройство памяти еще способно функционировать как элементарная двоичная
память (триггер). Это оценка максимальной живучести двухуровневого уст-
ройства памяти при частичных неисправностях элементов в МУСП.
При выходе из строя по одному элементу в автомате стратегии АМ уст-
ройство памяти уменьшает свою область функционирования на одно под-
множество своих состояний, т.е. приблизительно на 16,7%.
При катастрофическом выходе из строя одного элемента в автомате
стратегии АМ для одной группы элементов МФСП АУ, когда на его выходе
значение постоянно равно логической единице и автомат АМ находится по-

249
стоянно только в одном состоянии, МФСП АУ сужает свою область функцио-
нирования. При катастрофическом выходе из строя произвольного элемента
,в произвольной группе МФСП АУ двухуровневое устройство памяти пре-
вращается в одноуровневое, которое способно функционировать самостоя-
тельно по законам автомата стратегии АМ. Только при катастрофических вы-
ходах элементов в МФСП АУ и АМ двухуровневое устройство памяти полно-
стью выходит из строя как элемент памяти.
Таким образам, возможны три случая работоспособности двухуровнево-
го устройства памяти:
1) 100% работоспособность всех компонентов и устройств памяти;
2) сужение областей состояний устройства памяти, в которых она может
работать при частичных неисправностях своих компонентов;
3) выход из строя работоспособности устройства памяти при катастро-
фических неисправностях компонентов.
Рассмотрим принципы построения МУСП с повышенной живучестью.
Принципы построения МУСП с повышенной живучестью заключаются
в следующем:
1. Определяются характерные неисправности схем, которые не являются
катастрофическими при работе МУСП.
2. Технологии изготовления устройств памяти корректируются для лик-
видации катастрофических неисправностей, с целью уменьшения некатаст-
рофических.
3. Определяется процент выхода 100% годных и частично годных уст-
ройств по отношению к проценту полностью негодных устройств памяти.
Если данный процент полностью негодных устройств и 100% годных
устройств удовлетворяет изготовителей, то появляется возможность исполь-
зовать еще частично годные устройства памяти.

250
6.11.3. Контроль работоспособности МУСП

Контроль работоспособности МУСП состоит в проверке отсутствия ка-


тастрофических отказов схемы памяти при подаче устанавливающего xp(t)
входного сигнала, при котором на все входные узлы схемы памяти подается
активная логическая единица, которая однозначно устанавливает на всех вы-
ходных узлах схемы памяти логический нуль. При всех остальных устанав-
ливающих xi(t) входных сигналах однозначно устанавливаются на выходных
узлах схемы памяти хотя бы одна логическая единица.

Рис. 6.5. Исследование МУСП класса LBN

Исследование многоуровневой схемы памяти класса LBN с помощью


Multisim осуществляется следующим образом: сначала определяем функцио-
нальную схему памяти и подключаем к ней Word Generator (Генератор Слов),
Logic Analyzer (Логический анализатор) (рис. 6.5).
Для большей наглядности и убедительности правильности функциони-
рования двухуровневой схемы памяти класса LBN формируем тесты входных
слов р(T), состоящие из элементарных наборов устанавливающих хі(t) вход-
ных сигналов и одного набора сохраняющего е(Δ) входного сигнала, который
имеет на всех входных узлах zi значение 1.

251
Строим тесты входных слов р = х, е для проверки работы построенной
функциональной схемы в Word Generator XWG1 (Генератор слов). Анализ
работы схемы памяти на элементах И-НЕ с помощью имитационного моде-
лирования "NI Multisim 9" осуществляется так [43]:
 Запускаем программу "NI Multisim9" на ПК.
 С помощью меню "Place Misc Digital" вызываем на рабочее поле
необходимые логические элементы и строим функциональную схему;
 Проводим исследования схемы виртуальными приборами
Multisim 9 - Word Generator (Генератор Слов) и Logic Analyzer (Логический
анализатор)
Таблица 6.8
Тесты для проверки работоспособности МУСП класса LBN
Состоя-
Устанав- Структурные Структурные ния
ливающие входные сигналы выходные сигналы МУСП
входные Номера виходов
сигналы генератора слов –
31 30 29 28 27 26 25 24
xi z1 z2 z3 z4 z5 z6 z7 z8 b 1b 2 b 3 bq b2 b3 a1 a2 a3 a4 Ai
x1 100 100 10 011 011 1011 A1
x2 100 100 01 011 011 1110 A2
x3 100 010 10 011 110 1011 A3
x4 100 010 01 011 110 1101 A4
x5 100 001 10 011 110 1011 A5
x6 100 001 01 011 110 1100 A6
x7 010 100 10 101 011 0111 A7
x8 010 100 01 101 011 1110 A8
x9 010 010 10 101 110 0111 A9
x10 010 010 01 101 110 1101 A10
x11 010 001 10 101 110 0111 A11
x12 010 001 01 101 110 1100 A12
x13 001 100 10 110 011 0011 A13
x14 001 100 01 110 011 1110 A14
x15 001 010 10 110 110 0011 A15
x161 001 010 01 110 110 1101 A16
x17 001 001 10 110 110 0011 A17
x18 001 001 01 110 110 1100 A18

252
Рис. 6.6. Анализ работы схемы памяти

На рис. 6.6 показан вид с генератором слов и логическим анализатором


после выполнения пошаговой последовательности наборов устанавливающих
x(t) входных сигналов и набора сохраняющего е(Δ) входного сигнала после
выполнения 18 тестов. Исследования показали корректность использования
элементарных р(Т) входных слов (табл. 6.8), которые отразили соответст-
вующее функционирование их в детерминированном режиме.
Таким образом, рассматриваемая методология определения детермини-
рованных входных слов элементарных многоуровневых схем памяти и про-
верка работы этих схем памяти с помощью имитационного моделирования
Electronics Workbench (MultiSim 9) [43; 74] убедительно доказала их работо-
способность.

6.11.4. Повышение надежности устройств, использующих МФСП


в МУСП

Базовые схемы памяти МФСП обладают свойствами сохранения раз-


личных блоков πj запоминаемых состояний. Комбинационны6 схемы, реали-
253
зующие функции возбуждения и функции выходов определенных блоков πj
состояний, и автомат стратегий, генерирующих сохраняющие ej(Δ) входные
сигналы в МУСП, вставляется в виде отдельных плат в разъемы вычисли-
тельного устройства, имеющую диагностическую систему выявления неис-
правностей (отказов), позволяет реализовать возможность осуществлять за-
мену неисправных плат (съемных модулей) исправными. Это объясняется
тем, что при висячих входных проводах входной сигнал соответствует значе-
нию логической 1, которая не влияет на работу логического элемента И-НЕ,
используемых МФСП и МУСП, но сужает область их функционирования..
Таким образом, возможно построение вычислительного устройства, со-
держащего один основной блок π1 запоминаемых состояний, (re-1) резервных
блоков πj (j = re - 1) состояний и re комбинационных схем, реализующих
функции возбуждения и выходов, одна из которых основная и (re-1) дополни-
тельных.
В смысле надежности исследуем вариант работы устройства при нагру-
женном резерве re блоков, неограниченном и «быстром» восстановлении от-
казавших блоков, то есть, при

max T0( i ) / min T1( i )  1, (6.24)


i i

где T1(i ) - средняя наработка на отказ i-го блока устройства;


T0( i ) - среднее время восстановления i-го блока устройства.
В этом случае, средняя наработка на отказ системы может определяться
по точной формуле

re re
( j) ( j)
 (T 1 T 0 )   T0( j )
i 1 j 1
T1  re re
. (6.25)
(i ) 1
 T ( T
i 1
0
j 1
( j)
)
0

254
Приближенная формула при «быстром» восстановлении имеет вид:

re re
T0( j ) 1 1
. T1  [( ( j ) )  (  ( i ) )] (6.26)
j 1 T1 i 1 T0

Среднее время восстановления системы определяется по следующей


формуле:

re
1
T0  [ ( j)
]1. (6.27)
j 1 T0

Вероятность безотказной работы системы при «быстром» восстановле-


нии можно приближено определить по экспоненциальному закону:

t

T1
P (t )  e . (6.28)

Если предположить, что i-ый блок состоит из последовательно соеди-


ненных элементов, имеющих одинаковую величину интенсивности отказов
(λо = 1·10-7 1/ч), то величина средней наработки на отказ i-го блока будет
равна

1
T1( i )   1  105 ч. (6.29)
100 j

Определив среднее время восстановления i-го блока системы T0(i ) равное


одному часу ( T0(i ) = 1 ч.), можно определить Т0 и Т1 системы по соответст-
вующим формулам (6.16–6.18).
Определим Т0 и Т1 системы при re=2.

255
(T1( i )  T0( i ) ) 2  (T0( j ) ) 2 (105  1) 2
T1    0,5  1010 Ч
(i ) 2 2 2 2
(T0 )  (i ) 1  4
T0 1

2 1T0( j )
T0  [ ( j ) ]   0,5 ч.
T0 2

Их этих расчетов видно, что среднее время на восстановление падает, а


средняя наработка на отказ системы при восстановлении отказов возрастает,
что указывает на повышение надежности системы.
В литературе по системам обработки и расчету надежности аппаратуры
радиоэлектроники и автоматики [8] даются рекомендации по построению на-
дежных систем за счет построения узлов, устройств и вычислительных сис-
тем с изменяющейся архитектурой при возникновении отказов отдельных
изделий.
Из анализа МФСП и МУСП с точки зрения надежности можно сделать
со всей определенностью вывод, что они значительно увеличивают надеж-
ность многостабильных схем памяти за счет введения резервирования эле-
ментов в группах МФСП. С другой стороны, существует возможность на их
основе проектировать многофункциональные узлы, устройства и компьютер-
ные системы с изменяющейся архитектурой [64]. Предложенные МФСП и
МУСП расширяют возможности элементной базы компьютерных систем за
счет возможности функционирования их в различных подмножествах π со-
стояний. Они также способны сократить время перестройки работы компью-
тера с одного алгоритма на другой, сократить аппаратные затраты в схемах
памяти на одно запоминаемое состояние и существенно ускорить решение
проблемы создания работоспособных устройств при частичных неисправно-
стях их компонентов.

Заключение

Многоуровневые схемы памяти, которые рассмотрены, представляют


собой полузакрытые структуры. Они, как и многофункциональные схемы
256
памяти, оболадают большим преимуществом по сравнению с триггерами по
аппаратурным затратам на одно запоминаемое состояние, по функциональ-
ным возможностям обработки общей и частной информации за один машин-
ный такт Т, а также повышенной надежностью и живучестью.
На взгляд авторов, МУСП можно использовать при построении рекон-
фигурируемых и более надежных компьютерных устройств и систем, чем
компьютерных устройств с памятью на триггерах.

257
ЧАСТЬ 3
СИСТЕМНЫЙ ПОДХОД К ПОСТРОЕНИЮ
РЕКОНФИГУРИРУЕМЫХ КОМПЬЮТЕРНЫХ УСТРОЙСТВ

Введение

Создание высокопроизводительных вычислительных систем входит в


первую десятку жизненно необходимых программ ведущих стран мира.
Наилучшим решением этой задачи является форсирование развития
оригинальных разработок в области высокопроизводительных вычислитель-
ных систем. Весьма перспективной является концепция построения реконфи-
гурированных многопроцессорных вычислителей.
Суть этой концепции состоит в том, что архитектура вычислительной
системы должна иметь возможность адаптироваться под структуру решаемой
задачи. Разработка принципов и методов проектирования реконфигуриро-
ванных систем различных фирм с элементарной памятью на триггерах исто-
рически обосновано тем, что при развитии технологии проектирования
больших интегральных схем элементная база на протяжении их создания не
изменялась, а системы на их основе надо было адаптировать при решении за-
дач.
Для цифровых автоматов элементная база была определена еще при соз-
дании первых вычислительных машин в 40 годах ХХ столетия. Теоретически
состав элементной базы был обоснован академиком В.М. Глушковым в 1962
году в теореме о структурной полноте элементарных автоматов [24], которая
гласила, что для построения любого произволного автомата достаточно эле-
ментарного автомата Мура с нетривиальной памятью (т.е. триггера типа-RS)
и функционально полной системы логических элементов.
Создание больших интегральных схем (БИС) разделило разработчиков
по их новым профессиям, которые требовали больших знаний. Это разработ-
чики БИС, состав которых в настоящее время превышает миллион компонен-

258
тов, это разработчики компьютерных систем на основе БИС, а также про-
граммисты и системные программисты, использующие команды уже создан-
ных процессоров в составе БИС. Эта историческая тенденция разделения
труда разработчиков на «узких» специалистов затруднило комплексный под-
ход к созданию эффективных вычислительных систем и затормозило разви-
тие элементной базы БИС до настоящего времени. Этому еще способствова-
ло то, что американские фирмы стали монополистами в создании новых пер-
спективных разработок современных компьютеров на БИС. Во главу угла
ими ставился вопрос о получении сверхприбыли. Пока работал закон Мура,
который гласил, что каждый год будет происходить увеличение компонентов
в БИС в два раза, то особых проблем у них не возникало. Но к 2012 году этот
закон перестал действовать, как было показано в работе [71].
Для адаптации систем к решению задач (вместо концепции создания но-
вой элементной базы для БИС) использовался многофункциональный массив
БИС. Этот массив перестраивался и адаптировался с помощью устройства
управления другой БИС. Такая двухуровневая система позволяла на «авто-
матном» уровне осуществлять последовательную обработку общей инфор-
мации, которая управляла перестройкой алгоритмов, и обработку отдельного
алгоритма многофункционального устройства или компьютерной системы.
Фактически это значит, что пользователю должна быть предоставлена
возможность программировать проблемно-ориентированные многопроцес-
сорные вычислительные системы, структура которых адекватна поставлен-
ной им задачи. При этом, в отличие от существующей архитектуры Джона
фон Неймана, достигается высокая реальная производительность вычисли-
тельных систем на широком классе задач, а также почти линейный рост про-
изводительности при увеличении числа процессоров.
Разработка методов построения элементарных многофункциональных
схем памяти [63] и на их основе методов построения элементарных много-
уровневых схем памяти [61-62] позволило рассмотреть возможность по-
строения реконфигурированных устройств компьютерных систем [64] с ис-

259
пользованием «элементного» уровня схем памяти. Использование МФСП и
МУСП при построении реконфигурированных устройств компьютерных
систем позволяет сделать более комплексный подход, который частично уп-
рощает методику построения реконфигурированных устройств, не требуя
дополнительных специальных устройств для перестройки алгоритмов функ-
ционирования и, тем самым, повышая скорость обработки иерархической
информации в ходе перестройки ее обработки.
Повышение быстродействия обработки иерархической информации объ-
ясняется тем, что для перестройки реконфигурированных устройств компью-
терных систем, построенных на «автоматном» уровне, требуется дополни-
тельный машинный такт, который используется для перестройки общей ин-
формации в автомате стратегии [26; 30–32; 42; 90–91; 98; 104–106; 138; 143].
При использовании же в качестве элементарной памяти МУСП - это можно
избежать [59 -64; 66; 74–85; 89].

7.1. Развитие реконфигурированных систем с памятью на


триггерах

Начиная с 70-х годов ХХ века, начинается эра создания микропроцессо-


ров на интегральных схемах. Так в ноябре 1971 года был создан первый од-
нокристальный микропроцессор i4004 (Intel, США).
Разработчики: инженеры Тед Хофф (Marcian "Ted" Hoff), Стэн Мазор
(Stan Mazor), Федерико Феггин (Federico Faggin). Количество транзисторов
2300, производительность 60 тыс. операций в секунду. Разработка родилась
как результат творческой переработки технического задания на разработку
новой модели калькулятора Busicom для японской корпорации Nippon
Calculating Machine (1969 г.). Двенадцать заказных специализированных ИС
заменялись набором из четырех микросхем под названием MCS-4. В него
входил центральный процессор 4004, микросхема ПЗУ для приложений,
микросхема ОЗУ для обработки данных и микросхема реестров сдвига для

260
порта ввода-вывода. При этом Intel сохранила права на конструкцию микро-
процессоров. Процессор i4004 имел вычислительную мощность, сравнимую с
первым электронным компьютером ENIAC, созданный в 1946 году и занимал
объем 65 м3. Через время на основе i4004 был создан компьютер.
В современное время на кристалле кремния можно расположить до мил-
лиарда транзисторов. Такие микросхемы объединяют в одном корпусе собст-
венно процессор компьютера, а также быстродействующую память, которые
стали основой персональных компьютеров и других вычислительных систем.
На рубеже 2004-2005 гг. появились новые технологические возможно-
сти. Ключевые изменения произошли в платформе ПК, архитектурах цен-
тральных процессоров, интерфейсов, способов построения локальных сетей.
В современное время уменьшился темп технологической гонки, которая ори-
ентирована была на рекордную производительность компьютера. На первый
план постепенно выходят функциональные возможности, удобство эксплуа-
тации, снижение себестоимости, Которые раньше считались второстепенны-
ми. Одним из актуальных требований к современным устройствам вычисли-
тельной техники (ВТ) и систем управления (СУ) является повышение адап-
тивности (гибкости) [103–106].
Первые теоретические исследования по синтезу многофункциональных
логических устройств относятся к началу 60-х годов ХХ века. Системные ис-
следования многофункциональных устройств (элементов, модулей) начались
с появлением больших интегральных схем (БИС) в конце 60-х и начале 70-х
годов. Эти работы положили начало теории многофункциональных автома-
тов. К этим работам относятся работы по проблемам синтеза гибких (много-
функциональных) устройств, которые изменяют свое частичное функциони-
рование под влиянием автомата стратегии, обрабатывающим общую (страте-
гическую) информацию. Известные работы В.М. Глушкова [26], В.И. Вар-
шавского [20], Э.В. Евреинова [32], и многих других известных ученых. Зна-
чительное место среди этих работ занимают работы А.Б Палагина.,
В.Н. Опанасенко и других по организации гибкой структуры компьютеров,

261
которая представлена двумя основными частями: постоянной (автоматом
стратегии), который обрабатывает общую информацию) - компьютер с жест-
кой структурой, и переменной (наборов вычислительных устройств, которые
способны обрабатывать отдельную информацию), то есть с помощью общей
информации перестраивать свою структуру, а также работы по формальному
проектированию процессоров с гибкой архитектурой. Они определили новое
направление в области вычислительной техники по проектированию много-
функциональных устройств с виртуальной архитектурой на базе ПЛИС -
"Reconfigurable Computing". Термин "Reconfigurable Computing" в общем
случае определяет двуединое понятия: как реконфигурированные структуры
компьютера (hardware), так и процесс обработки данных программно
(software), который выполняется компьютером.
Структура вычислительной системы, которая изменяет конфигурацию
системы, состоит из двух частей: постоянной (или фиксированной) части F -
host компьютера и части V - многофункционального устройства, которое под
воздействием постоянной (или фиксированной) части F - host компьютера
преобразуется в различные конфигурации (рис. 7.1) [105].

Digital, Ana- Fiber I/O

Vn F
Vn

Модули
Базовая плата

Local Bus

расширения
PCI Bus

Host
com-
Рис. 7.1. Структура изменяемой вычислительной системы

262
Архитектура реконфигурируемых систем зависит от мощности множе-
ства алгоритмов (N), которые выполняются.

N = NF + NV, (7.1)

где NF - мощность множества алгоритмов, выполняемых на устройствах F;


NV - мощность множества алгоритмов, выполняемых на устройствах V.
Важным фактором компьютера с гибкой структурой является уровень
гибкости и уровень компонентов, которые программируемые. В данном на-
правлении работ "Reconfigurable Computing" уровень многофункциональных
компонентов, которые программируемые, опускается до функциональных
узлов системы управления компьютера, то есть до «автоматного» уровня
[105].
Новая элементная база современных интегральных схем, встроенных в
ПЛИС типа FPGA [105] с большой логической емкостью (до 10 млн. логиче-
ских вентилей) создало возможности для построения гибких устройств и сис-
тем с архитектурой, которая программируемая.
Но сама элементная база интегральных схем пока неизменна, то есть со-
стоит из полной системой логических элементов и двоичных схем памяти,
как обюосновал в 1962 году В.М. Глушков в работе [25]. Эти двоичные эле-
ментарные схемы памяти принципиально не в состоянии изменять структуру
запоминания состояний в процессе своего функционирования. Такое поло-
жение и не позволяет опустить «автоматный» уровень гибкости компонентов
компьютера и самым компьютеров до «элементного» уровня элементной ба-
зы интегральных схем (ИС).
Еще в 60-х годах ХХ века высказывалось мнение, что двоичная система
памяти тормозит развитие вычислительной техники. Об этом писал д.т.н.,
профессор А.П. Стахов. С появлением в 1971 году первого микропроцессора
4004 фирмы «Intel», а впоследствии и микропроцессоров на СБИС на некото-
рое время были сняты ограничения элементной базы компьютеров. Однако

263
вместо этого затормозилось развитие основ вычислительной техники, к кото-
рым относятся элементарные схемы памяти. Скажем, японская программа
1981г. по созданию высокоинтеллектуальных машин 5-го поколения и до сих
пор не дала ожидаемых результатов, хотя исследования в этой области про-
должаются. Наверное, решение нужно искать не только на верхнем «авто-
матной» уровне (архитектурно или программно), но и в самих основах эле-
ментной базы БИС и решать эти задачи комплексно.

7.2. Разработка методов построения реконфигурированных


регистров на многоуровневых схемах памяти

Регистр - это узел, обеспечивающий прием, хранение и выдачу информа-


ции, а также выполнение ряда логических операций над информацией, кото-
рая хранится в регистре. По основному функциональному назначению разли-
чают регистры памяти и регистры сдвига. Кроме этих основных функций в
регистрах можно выполнять операции преобразования прямого кода в обрат-
ный код и наоборот, а также поразрядные операции конъюнкции и сложения
по mod 2. В литературе регистры памяти встречаются под названием стати-
ческих регистров на триггерах [17; 125].
Основное назначение: параллельный прием многоразрядных кодов (слов)
и хранение их в течение продолжительного времени. В современных компь-
ютерах (например, Pentium) широко применяют 32-разрядные регистры, ре-
гистры общего назначения (РОН), регистры с плавающей запятой (РПК),
сверхоперативное запоминающее устройство (СОЗУ), регистры результатов
и данных, входные регистры, буферные регистры, информационные регист-
ры, регистры чисел, регистры байтовых и тетрадных переносов арифметико-
логических устройств (АЛУ) процессоров, регистры адреса основной опера-
тивной памяти (ООП) и т.д. [125].

264
Информационные сигналы х для МУСП могут быть тактированы сигна-
лом τ. При отсутствии сигнала τ на входных узлах МУСП, на входные узлы
подается только один сохраняющий е(Δ) входной сигнал.
МУСП, которые тактированы одним сигналом τ, назовем одноступенча-
тыми. Входные узлы всех устанавливающих шин МУСП могут быть реали-
зованы как схемы конъюнкции сигнала τ и входного сигнала х. В МУСП ус-
танавливающие входные сигналы шин каждой группы логических элементов
МФСП можно соединить в один узел, что снижает число x(t) входных сигна-
лов и число входных узлов.
Общие принципы построения регистров приема и передачи слов инфор-
мации без предварительной установки МУСП в известное исходное состоя-
ние имеют запись нужного слова на каждом уровне памяти МУСП. Входные
сигналы входного слова МУСП существуют двух типов: входные сигналы
x(zу) управляемой МФСП Аy и входные сигналы x(zМ) МФСП автомата стра-
тегии АМ. При этом входное слово МУСП может иметь прямое или инверсное
значение каждого уровня і-го разряда регистра. На входные узлы МУСП
можно подавать вместе с информационным сигналом x и тактовый сигнал τ.
Выходные сигналы МУСП также существуют двух типов: выходные
сигналы уу управляемой МФСП Аy и выходные сигналы уМ МФСП автомата
стратегии АМ, который управляет изменением структуры запоминания со-
стояний МФСП Аy.
Таким образом, МУСП может функционировать как автомат второго ро-
да, имея переход в такте t из одного состояния в другое, выдавая выходной
сигнал у(Т), или как автомат третьего рода, имея переход в такте Δ из одного
состояния в другое и выдавая выходной сигнал у(Δ) [64].
При осуществлении переходов в МУСП (как элементарном автомате
второго рода) можно использовать два режима: одновременный переход всех
МФСП многоуровневой памяти под воздействием наборов устанавливающих
xі(t) входных сигналов из одного состояния в другое или переход в МФСП Ау
(при неизменном состоянии автомата стратегии АМ) только из одного состоя-

265
ния в другое в определенном блоке πj состояний под воздействием наборов
устанавливающих xу(t) входных сигналов.
При функционировании МУСП (как элементарного автомата третьего
рода) во время внутреннего такта Δ можно использовать укрупненные пере-
ходы в определенном блоке μі состояний под влиянием только наборов уста-
навливающих xМ(t) входных сигналов автомата стратегии АМ.
Выходные сигналы МУСП (или других схем памяти) могут быть воспри-
няты другими схемами памяти только при появлении следующего тактового
сигнала τі+1. Для этого выходные сигналы МУСП должны иметь устойчивые
значения после машинного такта Т, который отражает период между двумя
тактовыми сигналами τі и τі+1, для надежного снятия информации. Выходные
сигналы у(Т) автоматов второго рода как и выходные сигналы у(Δ) автоматов
третьего рода можно использовать при появлении следующего синхроим-
пульса τі+1. Прием информации из исходных узлов схем памяти можно осу-
ществлять обычными способами: асинхронно или синхронно. Снятие инфор-
мации с выходных узлов схем памяти можно осуществлять параллельно со
всех узлов или последовательно, как это изображено в схеме на рис. 7.2.
При таком последовательном съеме информации из исходных узлов схе-
мы памяти количество связей сокращается до количества уровней памяти.
Тактовые сигналы τі (і= 1, 2, …, K) имеют длительность сигнала, который
достаточный для записи информации в другие устройства компонентов ком-
пьютерных систем. Последовательную организацию съема информации ис-
пользуют, когда нужно сократить связи между устройствами или их блоками.
При этом осуществляется снижение быстродействия при передаче информа-
ции из одного блока в другой.
Все входящие узлы синхронизированы сигналом τі. Выходные сигналы
параллельно снимаются со всех исходных узлов МУСП.
Построение функционально-надежных устройств осуществляется при
произвольном кодировании состояний автомата за счет использования такто-

266
вых сигналов (рис. 7.4) и двухступенчатых регистров (например, регистров
на триггерах) [17; 125].
z1
1 z1
&
&
τ1 τ1
ху z2
1 z2
Ау &
& 1
τ2 τ2
1 z3 z3
& & z

τ3 τ3

z1 z1
& &
τ1 τ1
z2 z2
хМ 1
& &
АМ τ2 τ2
z3 z3
& &
τ3 τ3

Рис. 7.2. Последовательная организация передачи информации


Приведем пример одноступенчатой синхронной МУСП (рис. 7.3).

z1
&
yy

Ay
zk
&

zk+1
&
yM
AM
zn
&

Рис. 7.3. Одноступенчатая синхронная МУСП

267
Двухступенчатые регистры позволяют в МУСП одной ступени под воз-
действием наборов устанавливающих xi(t) входных сигналов, в состав кото-
рых входят устойчивые аргументы наборов yj(Δ) выходных сигналов МУСП
второй степени, осуществлять надежный переход.

τ1

t
tτ1 Δτ

τ2

t
tτ2 Δτ


T/4 T/4 T/4 T/4

Рис. 7.4. Синхросигналы τ1 и τ2

Наборы устанавливающих xк(t) входных сигналов, подаваемых по шинам


zi (i= 1, …, n) одноступенчатых синхронных МУСП (рис. 7.3), имеют для ка-
ждого МФСП значение логического нуля для всех групп БАі, кроме одной.
Синхросигналы τ1 и τ2 изображены на рис. 7.4.
Значение наборов yj(Δ) выходных сигналов МУСП первой ступени равны
значениям наборов устанавливающих xк(t) входных сигналов МУСП второй
степени. На основе этого свойства одноступенчатые МУСП соединяются
друг с другом и находят применение в качестве i-го разряда параллельного
регистра (рис. 7.5).

268
Каждая ступень МУСП (рис. 7.5) может работать, осуществляя переход в
тактах Тτj и Δτj (j = 1, 2). Переходы в МУСП первой ступени заканчиваются
до появления тактового сигнала τ2 второго степени, а переходы в автомате
второй степени заканчиваются до появления тактового сигнала τ1 первого
степени, что важно для надежной работы двухступенчатого синхронного
МУСП.

z1
& у1
&
Ay
zk Ay
& уk
&

zk+1
& уk+1
&
AM
zn AM
& уn
&

τ1
τ2
I ступень ІІ ступень

Рис. 7.5. Двухступенчатая МУСП

Синхронный МУСП характеризуется тем, что каждый его переход осу-


ществляется при подаче на вход тактового (синхронного) сигнала τ или при
окончании тактового (синхронного) сигнала τ с минимальной задержкой на
один логический элемент, позволяющий на выходных узлах МУСП к появ-
лению тактового синхроимпульса τі+1 иметь устойчивые наборы yj(Δ) выход-
ных сигналов.

269
Одноступенчатые асинхронные и синхронные МУСП и двухступенчатые
МУСП могут быть реализованы при построении различных регистров в ком-
понентах компьютерных систем.
Повторяя структуру і-го разряда двухступенчатого регистра на МУСП n
раз, можно составить общую схему n-разрядного параллельного регистра
(рис. 7.6).
Количество запоминающих состояний Мр этого регистра можно опреде-
лить по формуле:

n
Mp = MN, (7.2)

где n - количество разрядов регистра;


MN - количество запоминающих состояний МУСП.
Количество MN запоминающих состояний МУСП определяется по фор-
муле:

N
M N   m j, (7.3)
j 1

где N – количество уровней в МУСП;


mj – количество групп БА в