ELECTRÓNICA DIGITAL

Laboratorio 2

“CIRCUITOS COMBINACIONALES”

INFORME

Jose, lopez
Mucha, cliver
Docente

Simonini Larribier, Fidel.

Sección
C4-4-A
Fecha de realización: 12 de Agosto
Fecha de entrega: 02 de Setiembre

2019 – II
ÍNDICE DE CONTENIDO

CIRCUITOS COMBINACIONALES..........................................................................................1

1. INTRODUCCIÓN...................................................................................................................1

2. OBJETIVOS............................................................................................................................1

2.1. OBJETIVO GENERAL...........................................................................................................1

2.1. OBJETIVOS ESPECÍFICOS....................................................................................................1
3. FUNDAMENTO TEÓRICO....................................................................................................2

3.1. CIRCUITO COMPARADOR..................................................................................................2

4. EQUIPOS.................................................................................................................................2

5. PROCEDIMIENTO.................................................................................................................2

5.1. CIRCUITO COMPARADOR..................................................................................................2

5.2. CIRCUITO DETECTOR DE IGUALDAD..................................................................................3
5.3. CIRCUITO GENERADOR DE PARIDAD.................................................................................5
5.4. CIRCUITO MUTPLEXOR DE 2 LINEAS A 1 LINEA Y DE 4 LINEAS A 1 LINEA..........................6
5.5. CIRCUITO CODIFICADOR DE TECLADO...............................................................................8
6. ANÁLISIS DE LOS RESULTADOS......................................................................................9

7. CONCLUSIONES...................................................................................................................9

8. REFERENCIA BIBLIOGRAFICA..........................................................................................9
ÍNDICE DE FIGURAS
Figura 1. Montaje de circuito comparador con salida OR.............................................................3
Figura 2. Esquema de conexiones.................................................................................................3
Figura 3. Montaje de conexión del circuito detector de igualdad.................................................4
Figura 4. Montaje de conexión de circuito de paridad..................................................................5
Figura 5. Simulación de una compuerta OR de 3 entradas...........................................................5
Figura 6. Simulación del circuito de paridad de 4 entradas OR.....................................................6
Figura 7. Simulación de circuito multiplexor.................................................................................7
Figura 8. Montaje de circuito multiplexor.....................................................................................7
Figura 9. Montaje de circuito codificador de teclado....................................................................8
Figura 10. Simulación de codificador de teclado..........................................................................8

ÍNDICE DE TABLAS
Tabla 1. Características de los instrumentos................................................................................2
Tabla 2. Comprobación según tabla de verdad............................................................................3
Tabla 3. Configuración OR............................................................................................................4
Tabla 4. Configuración AND..........................................................................................................4
Tabla 5. Configuración de verdad de 3 entradas..........................................................................5
Tabla 6. Tabla de función de un multiplexor.................................................................................7
Tabla 7. Configuración de un decodificador..................................................................................8
 CIRCUITOS COMBINACIONALES

1. INTRODUCCIÓN

Los circuitos combinacionales son simplificaciones de las funciones de Boole es

obtener una expresión algebraica que cuando se configure resulte en un circuito de
bajo costo. Sin embargo, el criterio de conexiones de circuito combinables es
minimizar el número de compuertas lógicas.

Como se incluyen varias compuertas lógicas en una sola pastilla de CI se vuelve

económico usar la mayoría de las compuertas de una pastilla utilizada aunque al
hacerlo se aumenta el total de compuertas. Más aún, algunas de las interconexiones
entre las compuertas en muchos CI son internas posibles para poder minimizar el
número de conexiones entre pastillas.

El presente laboratorio se describirá el funcionamiento de los encapsulados de los

circuitos integrados comerciales de las puertas NOT, AND, OR, NAND, NOR y sus
diferentes configuraciones básicas de lógica combinatoria. Para ello, se utilizó el
dispositivo electrónico DET 2220, también conocido como el entrenador SIDAC, el
cual fue creado para facilitar el aprendizaje de los circuitos lógicos mencionados
anteriormente.

2. OBJETIVOS

2.1. OBJETIVO GENERAL

 Diseñar el sistema basado en la lógica combinacional.

2.1. OBJETIVOS ESPECÍFICOS

 Implementar eficazmente aplicaciones de circuitos digitales usando lógicas
combinacionales.
 Implementar las 5 compuertas lógicas mencionadas
 Verificar las tablas de salida mediante las talas de verdad

1
3. FUNDAMENTO TEÓRICO

3.1. CIRCUITO COMPARADOR

Son aquellos circuitos que tienen uno o más entradas, cuya función principal es de
comparar dos magnitudes binarias para determinar su relación.
Los circuitos comparadores más básicos que identifica si dos números son iguales,
se consigue mediante la conexión de dos puertas XOR, ya que su salida es 1 si los
dos bits de entrada son diferentes.

4. EQUIPOS

Tabla 1. Características de los instrumentos

Cantid Descripción Mode

ad lo
1 Módulo entrenador DET
2200.
20 Conectores chicos
01 Pc personal.
01 Software proteus.

5. PROCEDIMIENTO
5.1. CIRCUITO COMPARADOR
Mediante dos compuertas AND y una puerta OR, se realiza la conexión del circuito
comparador, por otra parte, se invierte la puerta AND para tener una compuerta
NAND, ya que según la tabla de verdad solo activa cuando sus combinaciones son
1-1 y un circuito OR, activa cuando tiene estados diferentes.
  Circuito simulado, mediante el módulo entrenador DET 2200.

Figura 1. Montaje de circuito comparador con salida OR.

Tabla 2. Comprobación según tabla de verdad.

5.2. CIRCUITO DETECTOR DE IGUALDAD

La conexión de un circuito de igualdad, se relaciona mediante circuito OR
exclusiva o conocido como XOR, y una puerta NAND invertida. Mediante la tabla
de verdad se sabe que un circuito XOR funciona en posiciones iguales no indica
funcionamiento, además el AND solo opera cuando tiene los estados iguales o 1-1.

Figura 2. Esquema de conexiones.

 Cuando el circuito de igualdad está en posición cero se activa.

Figura 3. Montaje de conexión del circuito detector de igualdad.

 Teniendo las tablas de verdad del circuito OR y AND, se configura la tabla

de verdad de un circuito OR de 8 entradas mediante la negación de NAND,
modificando la tabla a una sola salida AND, negada.

Tabla 3. Configuración OR.

Tabla 4. Configuración AND

5.3. CIRCUITO GENERADOR DE PARIDAD
La conexión de un circuito generador de paridad se establece únicamente mediante
compuerta OR, debido a su configuración de estados según su tabla de verdad, si en
un circuito OR se configura en posición 0-0, este no se activa.

 La siguiente conexión, se realiza mediante cuatro puertas OR. Debido al

generador de paridad o similitud de puertas lógicas.

Figura 4. Montaje de conexión de circuito de paridad.

Figura 5. Simulación de una compuerta OR de 3 entradas.

Tabla 5. Configuración de verdad de 3 entradas.

A B C D F
1
0 0 0 0 0
0 0 0 1 1
0 0 1 0 1
0 0 1 1 0
0 1 0 0 1
0 1 0 1 0
0 1 1 0 0
0 1 1 1 1
1 0 0 0 1
1 0 0 1 0
1 0 1 0 0
1 0 1 1 1
1 1 0 0 0
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0
 A B C D E F
0 0 0 0 0 0
0 0 0 0 1 1
0 0 0 1 0 1
0 0 0 1 1 0
0 0 1 0 0 1
0 0 1 0 1 0
0 0 1 1 0 0
Figura 6. Simulación del circuito de paridad de 4 entradas OR. 0 0 1 1 1 1
0 1 0 0 0 1
Tabla. De circuito de paridad de 4 OR. 0 1 0 0 1 0
0 1 0 1 0 0
1. ¿Para qué sirve el circuito propuesto en esta práctica? 0 1 0 1 1 1
0 1 1 0 0 0
La importancia de un circuito de paridad, es para 0 1 1 0 1 1
mejorar la señal trasmitida mediante bits externos. 0 1 1 1 0 1
0 1 1 1 1 0
1 0 0 0 0 1
1 0 0 0 1 0
1 0 0 1 0 0
1 0 0 1 1 1
1 0 1 0 0 0
1 0 1 0 1 1
1 0 1 1 0 1
1 0 1 1 1 0
1 1 0 0 0 0
1 1 0 0 1 1
1 1 0 1 0 1
1 1 0 1 1 0
1 1 1 0 0 1
1 1 1 0 1 0
1 1 1 1 0 0
1 1 1 1 1 1

5.4. CIRCUITO MUTPLEXOR DE 2 LINEAS A 1 LINEA Y DE 4 LINEAS A 1

LINEA

Un circuito multiplexor significa transmitir una gran cantidad de unidades de

información por un número pequeño de canales o líneas. Un multiplexor digital, es
un circuito combinacional que selecciona información binaria de una de muchas
líneas de entrada para dirigirla a una sola línea de salida.

Un multiplexor de 4 líneas a 1 línea se codifica a una entrada AND, las líneas

seleccionadas se codifican para seleccionar una puerta AND específica.
Las compuertas AND y los inversores en un multiplexor se asemejan a un circuito
decodificar, ya que ellos codifican las líneas de selección de entrada.

Tabla 6. Tabla de función de un multiplexor.

E S SALIDA
Y
1 X Todo 0
0 0 Selección
A
0 1 Selección
B

Figura 7. Simulación de circuito multiplexor.

Figura 8. Montaje de circuito multiplexor.

 Al poner en un nivel alto “1” en la entrada A y un nivel bajo “0” en la

entrada B y se comprobó que al poner e nivel alto “1” o bajo “0” en la
entrada S (SELECTOR), en la salida obtendríamos un nivel de la entrada A
o B.
Tabla de verdad.

A B C C C C F
1 2 3 4 1
0 0 0 0 0 0 0
0 1 0 0 0 0 1
0 0 0 0 0 0 0
0 0 1 0 0 0 1
1 0 0 0 0 0 0
1 0 0 1 1 0 1
1 0 0 0 0 0 0
1 0 0 0 0 1 1
5.5. CIRCUITO CODIFICADOR DE TECLADO
El codificador es el encargado de convertir señales de los números en las salidas
binarias del código BCD.

Figura 9. Montaje de circuito codificador de teclado.

Figura 10. Simulación de codificador de teclado.

Tabla 7. Configuración de un decodificador.

1 2 3 4 5 6 7 8 9 DISPL
AY
1 1 1 1 1 1 1 1 1 0
0 1 1 1 1 1 1 1 1 1
1 0 1 1 1 1 1 1 1 2
1 1 0 1 1 1 1 1 1 3
1 1 1 0 1 1 1 1 1 4
1 1 1 1 0 1 1 1 1 5
1 1 1 1 1 0 1 1 1 6
1 1 1 1 1 1 0 1 1 7
1 1 1 1 1 1 1 0 1 8
1 1 1 1 1 1 1 1 0 9
1 0 1 1 1 1 1 0 1 A
1 0 1 1 1 1 1 1 0 B
1 1 1 0 1 1 1 0 1 C
1 1 1 0 1 1 1 1 0 D
1 0 1 0 1 1 1 0 1 E
1 0 1 0 1 1 1 1 0 F
6. ANÁLISIS DE LOS RESULTADOS

 Si se conecta dos puertas lógicas AND y un sistema inversor, la compuerta

lógica obtenida será un circuito NAND. Asimismo, la tabla de verdad de un
NAND acciona cuando sus configuraciones tienen valores de diferente de 1-1.

 Para realizar la conexión de un circuito de paridad se utilizan puerta lógica “OR”

Exclusiva o XNOR, ya que un sistema de paridad se busca tener una mejorar
claridad en las salidas de los bits.

7. CONCLUSIONES

 Se realizó, las siguientes experiencias para analizar distintos circuitos para

realizar las combinaciones lógicas.
 Las tablas de verdad son de mucha utilidad, ya que mediante ello se puede
conocer mejor la operación de un circuito lógico.
 En síntesis, los circuitos multiplexores y decodificadores se relacionan para la
relación de circuitos combinacionales, No obstante, los decodificadores se usan
principalmente para decodificar la información binaria.

8. REFERENCIA BIBLIOGRAFICA

 Ronald, T. (1996). Sistemas digitales principios y aplicaciones. (6a.ed.). Mexico:

Prentice-Hall

 Morris. M. (1982). Logica digital y diseño de computadoras. (1a.ed.). Mexico:

Hispanoamérica.