1

ARCHITECTURE EVOLUÉE DES ORDINATEURS

Introduction: Evolution des Ordinateurs

Mme Kadri & Mlle Haichour

{n_kadri , a_Haichour}@esi.dz
Ecole nationale Supérieure d’Informatique (ESI)

2019-2020
ARCH3 2

OBJECTIFS DU CHAPITRE

• Les objectifs, le contenu et l’évaluation du cours.

• Une perspective historique de l’évolution des architectures.

ARCH3 3

CONTENU DU CHAPITRE
• Syllabus du cours

▫ Objectifs
▫ Contenu et déroulement
▫ Evaluation
▫ Références

• Historique de l’évolution des architectures

 4

OBJECTIFS DU COURS

Savoir faire
Savoir

Compétences

Savoir être
 5

OBJECTIFS DU COURS
Savoir
1. Lister les différentes étapes d’évolution des architectures et les
métriques de mesure de performance

2. Identifier les mécanismes d’accélération et d’optimisation des

performances d’une architecture

3. Définir la notion de parallélisme, la répartition des taches et le

partage de données et mémoire entre plusieurs processeurs ou
cores.
 6

OBJECTIFS DU COURS
Savoir Faire
1. Mesurer les performances de différentes machines étant donné les paramètres
des composants de leurs architectures

2. Comparer des architectures différentes et pouvoir choisir une architecture pour

une application donnée.

3. Réaliser des compromis entre les différents paramètres d’une architecture (CPI,
taille mémoire, étages du pipeline)

4. Paralléliser et exécuter une application sur une architecture parallèle avec des
outils et langages de parallélisation
 7

OBJECTIFS DU COURS
Savoir Être
1. Rechercher l’information utile et fiable sur un problème précis

2. Analyser et de rédiger une synthèse du travail demandé de manière efficace et

utile
 8

CONTENU DU COURS
ARCHI 1 ARCHI 2 ARCHI 3
Circuits de base Organisation des Performance
dans une blocs fonctionnels
architecture dans une Modifications
architecture apportées aux
architectures afin
Circuits Mémoires
d’améliorer la
combinatoires Interruptions
performance
circuits séquentiels Entrées/Sorties
Unité de Contrôle
 9

CONTENU DU COURS
Chapitre 1: Evolution des Ordinateurs
Chapitre 2: Mesure des performances d’une architecture à jeu d’instructions
Chapitre 3: La hiérarchie mémoire
Chapitre 4: Les microarchitectures pipelinées
Chapitre 5: Les architectures superscalaires et VLIW
Chapitre 6: Les architectures CISC et RISC
Chapitre 7: Les processeurs multicore
Chapitre 8: Les architectures multiprocesseurs
 10

EVALUATION

Contrôle Examen
intermédiaire Test TP Final
30% 30% 40%

TP1: TP2: TP3:

Mémoire Architecture Architectures
Cache Pipeline Parallèles
 11

RÉFÉRENCES

• Computer Architecture: A Quantitative Approach 5th Edition, John L.

Hennessy et David A. Patterson, Morgan Kaufmann Publishers 2012

• Computer Architecture: A Quantitative Approach 6th Edition, John L.

Hennessy et David A. Patterson, Morgan Kaufmann Publishers 2017

• Computer Architecture and Organization: Designing for Performance

William Stallings, Prentice Hall 2010
ARCH3 12

CONTENU DU CHAPITRE
• Syllabus du cours

▫ Objectifs
▫ Contenu
▫ Evaluation
▫ Références

• Historique de l’évolution des architectures

ARCH3 13

HISTORIQUE DE L’ÉVOLUTION DES ARCHITECTURES

1er génération d'ordinateur
1946, Mauchly et Eckert, l'université de Pennsylvanie
ENIAC
1er ordinateur ( ENIAC = Electronic Numerical
Integrator And Computer)

• Calculateur électronique à partir de lampes :

5000 additions / s, 330 multiplications/s.
• Pèse 30 T sur une surface de 150 m² et a 17000
tubes ( lampes )
• 100 KHz.
• Nécessite 140 KW d'énergie
ARCH3 14

HISTORIQUE DE L’ÉVOLUTION DES ARCHITECTURES

• Le premier microprocesseur a été fabriqué par INTEL

(Ted Hoff ) en 1971

• Un 4 bits appelé 4004 destiné à équiper des

calculatrices de bureau
ARCH3 15

HISTORIQUE DE L’ÉVOLUTION DES ARCHITECTURES

• Vitesse d'horloge 108 kHz.

• Largeur du bus 4 bits,2 300 transistors.
• traite des données sur 4 bits.
• La mémoire est organisée en mots de 8 bits.
• 46 instructions codées sur 8 bits.
ARCH3 16

HISTORIQUE DE L’ÉVOLUTION DES ARCHITECTURES

Les grandes étapes d’évolution
• 1948 découverte de l'effet transistor.

• 1958 Développement du premier circuit intégré (4 à 5 transistors/puce).

• 1971 Le premier microprocesseur, 4bits avec 2 300 transistors/puce.

• 1975 Naissance du microprocesseur Motorola 6800 (8 bits), avec 7 000 transistors/puce.

• 1984 Apparition du microprocesseur 32 bits avec un million transistors/puce.

• 1994 Apparition du Pentium avec 3,5 millions transistors/puce, etc…

ARCH3 17

HISTORIQUE DE L’ÉVOLUTION DES ARCHITECTURES

Les grandes étapes d’évolution (Densité d’intégration)
SSI – Small Scale Integration (1960’s) : 1 à 10 portes / circuit, moins de 100
transistors.

MSI – Medium Scale Integration: 10 à 100 portes / circuit, plus de 3000

transistors.

LSI – Large Scale Integration (1970’s): 100 à 10 000 portes / circuit, plusieurs
dizaines de milliers de transistors.

VLSI – Very Large Scale Integration (1980’s): + de 10 000 portes/circuit, million

de transistors.

ULSI – Ultra Large Scale Integration (2000’s) + de 100 000 portes/circuit.

ARCH3 18

HISTORIQUE DE L’ÉVOLUTION DES ARCHITECTURES

• Processeurs actuels (exemple: Intel Core i7-4960X )

• Fréquence de 4 GHz,
• Largeur du bus 64 bits
• Cache (L1, L2, L3): 6x 32 Ko, 6x256 Ko, 15 Mo,
• Finesse de gravure de 22 nm.
• Nombre de cœurs: 6 cœurs
ARCH3 19

HISTORIQUE DE L’ÉVOLUTION DES ARCHITECTURES

• Processeurs actuels (exemple: Intel Core i9-9900K)

• Fréquence de 3.6 GHz (boosted 5.0 GHz),

• Largeur du bus 64 bits
• Cache L3: 16 Mo,
• Finesse de gravure de 14 nm.
• Nombre de cœurs: 8 cœurs, 16 threads.
ARCH3 20

HISTORIQUE DE L’ÉVOLUTION DES ARCHITECTURES

• Deux grands axes d'évolution des architectures:

▫ Evolution logicielle

▫ Evolution matérielle
ARCH3 21

HISTORIQUE DE L’ÉVOLUTION DES ARCHITECTURES

Langage
Logiciel
Compilateur

Jeu d’instructions (ISA)

Micro-architecture
Matériel
Transistor
ARCH3 22

HISTORIQUE DE L’ÉVOLUTION DES ARCHITECTURES

Écrire un meilleur
algorithme
Langage Optimisations du
Compilateur compilateur

Jeu d’instructions (ISA) Améliorer l’ISA

Micro-architecture Meilleure micro-

Transistor architecture

Nouvelle
technologie
ARCH3 23

HISTORIQUE DE L’ÉVOLUTION DES ARCHITECTURES

Nouvelle technologie
• Transistor

• Circuit intégré (wafer)

• La finesse de gravure
(de 10 µm pour Intel 4004 en 1971 à
7 nm en 2019*)

• Densité d’intégration (de 2 300 transistors

pour Intel 4004 en 1971 à 7,2 milliards
pour Intel Xeon E5 2699 V4 HLC en 2016.) Réf: Intel

*processus de TSMC (Taiwan Semiconductor Manufacturing Company)

ARCH3 24

HISTORIQUE DE L’ÉVOLUTION DES ARCHITECTURES

Nouvelle technologie
• Intel détaille ses plans sur 10 ans

• 5 nm en 2023

• 3 nm en 2025

• 2 nm en 2027

• 1,4 nm en 2029
Réf: Intel
Réf:https://www.inpact-hardware.com/article/1575/finesse-gravure-intel-
detaille-ses-plans-sur-10-ans-et-tente-rassurer
 25

HISTORIQUE DE L’ÉVOLUTION DES ARCHITECTURES

Nouvelle technologie (Dessin de Layout)

Masque d’un inverseur avec la

technologie CMOS.
ARCH3 26

HISTORIQUE DE L’ÉVOLUTION DES ARCHITECTURES

Meilleure micro-architecture

• Mémoire  chapitre 3 : La hiérarchie mémoire

▫ Comment améliorer le temps d’accès à la mémoire?

• Parallélisme d’instructions  chapitre 4: Pipeline,

chapitre 5: Superscalaire

▫ Comment exploiter le parallélisme au niveau instruction (ILP)

ARCH3 27

HISTORIQUE DE L’ÉVOLUTION DES ARCHITECTURES

Meilleure micro-architecture
• Jeu d’instructions  chapitre 6:Les architectures CISC et RISC

▫ Comment réduire le jeu d’instruction

• Parallélisme de données et de tâches  chapitre 7: Multi-cœurs,

chapitre 8:Multi-processeurs
▫ Comment partager le traitement entre plusieurs cœurs ou processeurs ?
ARCH3 28

HISTORIQUE DE L’ÉVOLUTION DES ARCHITECTURES

Du processeur généraliste au processeur spécialisé

ARCH3 29

HISTORIQUE DE L’ÉVOLUTION DES ARCHITECTURES

Processeur spécialisé
• Les microcontrôleurs
▫ Microprocesseur spécialisé

▫ Dans un même boîtier (un microprocesseur, une mémoire et des E/S)

▫ Premier microcontrôleur (Texas Instruments, 1971, 4 bits avec ROM et

RAM, calculatrice )
ARCH3 30

HISTORIQUE DE L’ÉVOLUTION DES ARCHITECTURES

Processeur spécialisé
• Les microcontrôleurs (architecture)
▫ Architecture Harvard
▫ Un grand nombre de registres
▫ Faible consommation électrique
▫ Coût réduit et une taille réduite
▫ Vitesse de fonctionnement plus faible
ARCH3 31

HISTORIQUE DE L’ÉVOLUTION DES ARCHITECTURES

Processeur spécialisé
• Les microcontrôleurs (domaine d’application)

▫ Systèmes embarqués
▫ Système de communication
▫ Moyens de transport (autos, avions, vélo électrique, etc.)
ARCH3 32

HISTORIQUE DE L’ÉVOLUTION DES ARCHITECTURES

Processeur spécialisé
• Les microcontrôleurs (Comment choisir un Microprocesseur et un
Microcontrôleur)

▫ Le choix d’un microprocesseur est plus lié à sa puissance de calcul et

ses grandes capacités mémoire.

▫ Le choix d’un microcontrôleur est très dépendant de l’application qu’il

doit gérer
ARCH3 33

HISTORIQUE DE L’ÉVOLUTION DES ARCHITECTURES

Processeur spécialisé
• Les microcontrôleurs (exemples)
▫ Cortex-M0+ ARM microcontroleur de 32 bits, le plus efficace sur le plan
énergétique, pour les applications à faible consommation

▫ Cortex-M7ARM, un microcontrôleur pour l’internet des objets

ARCH3 34

HISTORIQUE DE L’ÉVOLUTION DES ARCHITECTURES

Processeur spécialisé
• Digital Signal Processor (DSP)

▫ (Microprocesseur/Microcontrôleur) spécialisé

▫ Domaine du traitement numérique du signal

▫ Premier DSP (Texas Instruments, 1982, TMS32010)

ARCH3 35

HISTORIQUE DE L’ÉVOLUTION DES ARCHITECTURES

Processeur spécialisé
• Les DSP’s (architecture)
▫ Architecture Harvard
▫ Beaucoup de registres internes, plusieurs bus et ALU internes, jeu d'instructions
orienté
▫ Les DSP disposent de plusieurs unités de calculs spécialisés.
 Multiplieur Accumulateur pour le calcul de filtres numériques.
▫ Coût réduit
ARCH3 36

HISTORIQUE DE L’ÉVOLUTION DES ARCHITECTURES

Processeur spécialisé
• DSP’s (domaine d’application)
▫ Système embarqué (temps réel)
▫ Radar, avionique
▫ High Performance Computing, big data:
▫ Scanner de codes barres
▫ Appareil photo numérique
▫ Automatisation et contrôle de processus, etc…
ARCH3 37

HISTORIQUE DE L’ÉVOLUTION DES ARCHITECTURES

Architecture programmable
• Exemple: Field Programmable Gate Array (FPGA)

Circuit (réseau) composé de petits blocs

logiques, de cellules d’entrée-sortie et
de ressources d’interconnexion reconfigurables
ARCH3 38

HISTORIQUE DE L’ÉVOLUTION DES ARCHITECTURES

Architecture programmable
• Exemple: Field Programmable Gate Array (FPGA)
▫ Prototypage des circuits numériques à grande complexité

▫ Implémentation complète d'un processeur sur des circuits FPGA

▫ Conception des systèmes reconfigurables, capables de s'adapter à des

environnements ou à des contraintes variables (reconfiguration dynamique
partielle)
ARCH3 39

HISTORIQUE DE L’ÉVOLUTION DES ARCHITECTURES

Architecture des systèmes embarqués

▫ Respecter les contraintes de l’application

▫ Ressources réduites

▫ Consommation de puissance réduite

ARCH3 40

HISTORIQUE DE L’ÉVOLUTION DES ARCHITECTURES

Système sur une puce (System-On-Chip :SoC)

▫ Implément une fonction complete

Convertisseurs A/N, processeur, micro-contrôleur ou DSP, mémoire, etc

 Contraintes importantes coût, consommation, taille, performance

 Une puissance limitée (un seul processeur)

ARCH3 41

HISTORIQUE DE L’ÉVOLUTION DES ARCHITECTURES

Multi-Processeurs System-On-Chip (MPSoCs)

▫ Plusieurs processeurs de différents types

▫ Avantage de chaque type de processeur

▫ Parallélisme
ARCH3 42

HISTORIQUE DE L’ÉVOLUTION DES ARCHITECTURES

Multi-Processeurs System-On-Chip (MPSoCs)
▫ Nouvelle architecture d’interconnexion: Network on Chip (NoC)

 Remplacer le bus partagé

 Scalabilité et extensibilité

 Consommation de puissance réduite

 Fabilité, etc.
 43

Conclusion
• Les limites des anciens microprocesseurs
▫ Faible densité d’intégration

▫ Peu de capacité de stockage

▫ Temps de latence très grand pour les accès à la mémoire

▫ Exécution séquentielle des instructions

▫ Jeu d'instructions très complexe

 44

Conclusion
Tendances vers
• Augmentation de la densité d’intégration

• Augmentation de la taille mémoire et l’ajout de mémoire cache

• Utilisation d’un jeu d'instruction plus réduit (du CISC au RISC), permettant
l'exécution de la plupart d'entre elles en une seule période d'horloge

• Exécution parallèle des instructions

 45

Conclusion
Tendances vers

• Utilisation des méthodes pour améliorer les performances (logicielles et

matérielles).

• Réduction de la taille, de la consommation de puissance, le prix, surface, etc…