Informe De Compuertas logicas

PRACTICA DE COMPUERTAS LOGICAS TTL

Astudillo Brayan –Layton Miguel | Circuitos Logicos | 10/04/2020

Tabla de contenido
I INTRODUCCIÓN...........................................................................................................9

I.1 . OBJETIVOS ESPECÍFICOS.................................................................................9

II Nuestro Problema.........................................................................................................9

III Marco Teorico............................................................................................................10

III.1 Compuertas Lógicas............................................................................................10

III.2 Tablas De Verdad...............................................................................................10

III.3 Operaciones Lógicas...........................................................................................10

III.4 Algebra Booleanas..............................................................................................11

IV Análisis O Nuestra Interpretación..............................................................................11

V COMPUERTA NOT..................................................................................................12

V.1 TABLA DE VERDAD COMPUERTA NOT........................................................12

V.2 Compuerta Not Esquema (1-0)...............................................................................12

V.3 Compuerta Not Esquema (1-0)...............................................................................13

V.4 COMPUERTA NOT SIMULACION ESTADO OFF...........................................13

V.5 COMPUERTA NOT SIMULACION ESTADO ON.............................................14

VI COMPUERTA AND..................................................................................................14

VI.1 TABLA DE VERDAD COMPUERTA AND....................................................15

VI.2 ESQUEMA DE LA COMPUERTA AND ESTADO 0-0.................................15

VI.3 ESQUEMA DE LA COMPUERTA AND ESTADO 1-0.................................16

VI.4 ESQUEMA DE LA COMPUERTA AND ESTADO 0-1.................................16

 VI.5 ESQUEMA DE LA COMPUERTA AND ESTADO 1-1.................................17

VI.6 SIMULACION DE LA COMPUERTA AND ESTADO 0-0............................17

VI.7 SIMULACION DE LA COMPUERTA AND ESTADO 1-0............................18

VI.8 SIMULACION DE LA COMPUERTA AND ESTADO 0-1............................18

VI.9 SIMULACION DE LA COMPUERTA AND ESTADO 1-1............................19

VII COMPUERTA OR.....................................................................................................19

VII.1 TABLA DE VERDAD COMPUERTA OR.......................................................19

VII.2 ESQUEMA DE LA COMPUERTA OR ESTADO 0-0.....................................20

VII.3 ESQUEMA DE LA COMPUERTA OR ESQUEMA 0-1 ................................20

VII.4 ESQUEMA DE LA COMPUERTA OR ESQUEMA 1-0 ................................21

VII.5 ESQUEMA DE LA COMPUERTA OR ESQUEMA 1-1 ................................21

VII.6 SIMULACION DE LA COMPUERTA OR ESTADO 0-0 ..............................22

VII.7 SIMULACION DE LA COMPUERTA OR ESQUEMA 0-1 ..........................22

VII.8 SIMULACION DE LA COMPUERTA OR ESQUEMA 1-0 ..........................23

VII.9 SIMULACION DE LA COMPUERTA OR ESQUEMA 1-1 ..........................23

VIII COMPUERTA  XOR.............................................................................................23

VIII.1 TABLA DE VERDAD COMPUERTA XOR................................................24

..........................................................................................................................................24

VIII.2 ESQUEMA DE LA COMPUERTA XOR ESTADO 0-0 ..............................24

VIII.3 ESQUEMA DE LA COMPUERTA XOR ESTADO 1-0 ..............................25

VIII.4 ESQUEMA DE LA COMPUERTA XOR ESTADO 0-1 ..............................25

 VIII.5 ESQUEMA DE LA COMPUERTA XOR ESTADO 1-1 ..............................26

VIII.6 SIMULACION DE LA COMPUERTA XOR ESTADO 0-0 ........................26

VIII.7 SIMULACION DE LA COMPUERTA XOR ESTADO 1-0 ........................27

VIII.8 SIMULACION DE LA COMPUERTA XOR ESTADO 0-1 ........................27

VIII.9 SIMULACION DE LA COMPUERTA XOR ESTADO 1-1 ........................28

IX COMPUERTA NAND...............................................................................................28

IX.1 TABLA DE VERDAD COMPUERTA NAND.................................................28

IX.2 ESQUEMA DE LA COMPUERTA NAND ESTADO 0-0 ..............................29

IX.3 ESQUEMA DE LA COMPUERTA NAND ESTADO 1-0 ..............................29

IX.4 ESQUEMA DE LA COMPUERTA NAND ESTADO 0-1 ..............................30

IX.5 ESQUEMA DE LA COMPUERTA NAND ESTADO 1-1 ..............................30

IX.6 SIMULACION DE LA COMPUERTA NAND ESTADO 0-0 ........................31

IX.7 SIMULACION DE LA COMPUERTA NAND ESTADO 1-0 ........................31

IX.8 SIMULACION DE LA COMPUERTA NAND ESTADO 0-1 ........................32

IX.9 SIMULACION DE LA COMPUERTA NAND ESTADO 1-1 ........................32

X COMPUERTA NOR..................................................................................................32

X.1 TABLA DE VERDAD COMPUERTA NOR........................................................33

..........................................................................................................................................33

X.2 ESQUEMA DE LA COMPUERTA NOR ESTADO 0-0......................................33

X.3 ESQUEMA DE LA COMPUERTA NOR ESTADO 1-0......................................34

X.4 ESQUEMA DE LA COMPUERTA NOR ESTADO 0-1......................................34

 X.5 ESQUEMA DE LA COMPUERTA NOR ESTADO 1-1......................................35

X.6 SIMULACION DE LA COMPUERTA NOR ESTADO 0-0................................35

X.7 SIMULACION DE LA COMPUERTA NOR ESTADO 1-0................................36

X.8 SIMULACION DE LA COMPUERTA NOR ESTADO 0-1................................36

X.9 SIMULACION DE LA COMPUERTA NOR ESTADO 1-1................................37

XI Compuerta XNOR......................................................................................................37

XI.1 TABLA DE VERDAD.......................................................................................37

XI.2 ESQUEMA DE LA COMPUERTA XNOR ESTADO 0-0 .............................38

XI.3 ESQUEMA DE LA COMPUERTA XNOR ESTADO 1-0 .............................38

XI.4 ESQUEMA DE LA COMPUERTA XNOR ESTADO 0-1 .............................39

XI.5 ESQUEMA DE LA COMPUERTA XNOR ESTADO 1-1 .............................39

XII Conclusiones Y Recomendaciones............................................................................40

I INTRODUCCIÓN

Esta Unidad Está Orientada Al Estudio De Las Compuertas Lógicas,

Que Son De Gran Utilidad En El Diseño De Los Circuitos Lógicos. En El
Estudio De Las Compuertas Lógicas Será Analizada Su Operación Lógica
Mediante El Álgebra Booleana. También Veremos Cómo Se Combinan
Las Compuertas Lógicas Para Producir Circuitos Lógicos Que Serán
Analizados Mediante Álgebra Booleana. El Álgebra Booleana Se Utiliza
Para Expresar Los Efectos Que Los Diversos Circuitos Digitales Ejercen
Sobre Las Entradas Lógicas Y Para Manipular Variables Lógicas Con
Objeto De Determinar El Mejor Método De Ejecución De Cierta Función
De Un Circuito. Ya Que Solo Pueden Haber Dos Valores, El Álgebra
Booleana Es Muy Sencilla De Entender Y Manejar. De Hecho En El
Álgebra Booleana Solo Existen Tres Operaciones Básicas: OR, AND Y
NOT. Usaremos El Álgebra Booleana Primero Para Describir Y Analizar
Estas Compuertas Lógicas Básicas

I.1 . OBJETIVOS ESPECÍFICOS.

− Implementar Y Simplificar Circuitos Lógicos Para Cada Una De Las

Compuertas Usadas, Empleando Diferentes Leyes Del Álgebra De Boole.
− Escribir La Expresión Booleana Para Las Compuertas Lógicas Y Las
Combinaciones De Compuertas Lógicas.

II Nuestro Problema

Debemos Aprender A Asociarnos Con El Comportamiento De Las

Compuertas Lógicas OR, AND, NOT, XOR, NAND Y NOR Para
Problema Es Que Los Estudiantes Hoy En Día, No Leemos Ni Se
Fomentan Más, Y Suelen Pensar Que Las Compuertas Lógicas Suelen Ser
Más Difíciles Pero Si Aprendes A Manejar Cada Una De Las Compuertas
Y A Familiarizarte Con Ella Podrás Comprenderlas Mejor, Además Para
Eso Hay Tenemos Dos Herramientas O Conceptos, Pues Tenemos La
 Algebra Booleana Y Los Teoremas De Morgan. Pero En Este Informe
Solo Aplicaremos La Algebra Booleana.
Como Objetivo De Esta Práctica Se Tiene El Recoger Y Aplicar Los
Conceptos Mismos Se Pretende Obtener Un Procedimiento De Trabajo,
Útil Para Esta Y Siguientes Prácticas. Se Quiere Además Explorar Y
Reconocer Los Materiales Y Elementos De Laboratorios Electrónicos
Tanto En Simulaciones Como En Circuitos Reales Armados.

III Marco Teorico

III.1 COMPUERTAS LÓGICAS

La Construcción De Las Compuertas Lógicas, Está Basada En Componentes

Discretos (Transistores, Diodos, Y Resistencias), Pero Con La Enorme Ventaja
De Que En Un Solo Circuito Integrado Podemos Encontrar 1, 2, 3 O 4
Compuertas (Dependiendo De Su Número De Entradas Y Propiedades).

Todos Los Circuitos Internos De Las Compuertas Están Conectados De Manera

Que Las Entradas Y Salidas Puedan Manejar Estados Lógicos (1 O 0).

III.2 TABLAS DE VERDAD

Una Tabla De Verdad Es Una Tabla Que Nos Muestra La Manera En Que
Reacciona La Salida De Una Compuerta O Circuito Lógico, En Función De Sus
Entradas. En La Tabla Se Describen Todas Las Posibles Variables De Entrada Y
Las Consiguientes Variables De Salida.

III.3 OPERACIONES LÓGICAS

Las Operaciones Lógicas Básicas Son 3 OR (Suma), AND (Multiplicación) Y

NOT (Negación), Tomando Como Base La Operación Que Ejecutan, Se Le Da
A Cada Compuerta Su Nombre Y Símbolo En Un Diagrama, Veamos Con Más
Detalle Cada Una De Ellas:
III.4 ALGEBRA BOOLEANAS

Es Una Herramienta De Lógica Matemáticamente Expresa Las Relaciones

Entre Ideas U Objetos Mediantes Símbolos Para Reducir Las Expresiones Locas
De Circuitos Digitales
En La Informática Y Matemática, Es Una Estructura Algebraica Que
Esquemática Las Operaciones Lógicas Y-O-NO Y SI (AND-OR-NOT-IF)
Las Operaciones Booleanas
En Las Operaciones Booleanas Cada Variable Puede Tomar Solo Dos
Valores Para Ser Más Específico :
- Verdadero Que Se Representa Por Medio De Un 1 (Uno Lógico).
- Falso Que Es Representado Por Medio De Un 0 (Cero Lógico).

IV Análisis O Nuestra Interpretación

A Través Del Laboratorio Realizado Y Las Simulaciones Planteadas,

Implementamos Las Diferentes Compuertas Lógicas Identificando La
Distribuciones De Pines De Cada Una Y Las Conexiones Respectivas, Además
De Realizar La Comprobación De Las Tablas De Verdad Para Cada Una De
Ellas Y Poder Al Final Introducirnos En El Manejo De La Lógica
Combinacional Para La Soluciones De Funciones Y La Implementación De
Circuitos Que Maneje Dichos Elementos. Los Materiales Que Usamos Fueron
Las Compuertas Lógicas Básicas Que Fueron: COMPUERTA NOT (74LS04)-
LA COMPUERTA OR (74LS32)- COMPUERTA NOR (74LS02)- LA
COMPUERTA AND (74LS08)-COMPUERTA NAND (74LS00)-
COMPUERTA XOR (74LS86)- COMPUERTA XNOR (74LS66)-Resistencias
De 220 Ω O 330 Ω-LEDS-FUENTE DE PODER DE 5V Y UN Dswitch.

(Nota:
Adicionalmente Al Explicar Cada Compuerta Colocaremos La Foto Del
Esquema Del Circuito Y De La Simulaciones)
V COMPUERTA NOT

La Compuerta NOT Niega Lo Que Llega A Su Entrada Por Ejemplo Si Llega

Un 0 En La Salida Obtendremos Un 1.

V.1 TABLA DE VERDAD COMPUERTA NOT

V.2 COMPUERTA NOT ESQUEMA (1-0)

V.3 COMPUERTA NOT ESQUEMA (1-0)

V.4 COMPUERTA NOT SIMULACION ESTADO OFF

V.5 COMPUERTA NOT SIMULACION ESTADO ON

VI COMPUERTA AND

Las Puertas Lógicas AND (O Y En Castellano) Son Circuitos De Varias

Entradas Y Una Sola Salida, Caracterizadas Porque Necesitan Disponer De
Un Nivel 1 En Todas Las Primeras Para Que También La Salida Adopte Ese
Nivel. Basta Con Que Una O Varias Entradas Estén En El Nivel 0 Para Que
La Salida Suministre También Dicho Nivel. Todas Las Unidades AND O
Derivadas Del AND, Deben Tener Señal Simultánea En Todas Sus Entradas
Para Disponer De Señal De Salida. Observando El Funcionamiento De La
Unidad AND Se Comprende Fácilmente Que Las Entradas Pueden Ser
Aumentadas Indefinidamente. Las Compuertas AND Pueden Tener Más De
Dos Entradas Y Por Definición, La Salida Es 1 Si Cualquier Entrada Es 1.
VI.1 TABLA DE VERDAD COMPUERTA AND

VI.2 ESQUEMA DE LA COMPUERTA AND ESTADO 0-0

VI.3 ESQUEMA DE LA COMPUERTA AND ESTADO 1-0
VI.4 ESQUEMA DE LA COMPUERTA AND ESTADO 0-1
VI.5 ESQUEMA DE LA COMPUERTA AND ESTADO 1-1

VI.6 SIMULACION DE LA COMPUERTA AND ESTADO 0-0

VI.7 SIMULACION DE LA COMPUERTA AND ESTADO 1-0
VI.8 SIMULACION DE LA COMPUERTA AND ESTADO 0-1

VI.9 SIMULACION DE LA COMPUERTA AND ESTADO 1-1

VII COMPUERTA OR
La Función Reunión, También Llamada O, Al Traducir Su Nombre Ingles
OR, Es La Que Solo Necesita Que Exista Una De Sus Entradas A Nivel 1 Para
Que La Salida Obtenga Este Mismo Nivel. La Expresión Algebraica De Esta
Función, Suponiendo Que Disponga De Dos Entradas, Es La Siguiente: S = A +
B. Es Suficiente Que Tenga Señal En Cualquiera De Sus Entradas Para Que De
Señal De Salida (OR). Las Compuertas OR Pueden Tener Más De Dos Entradas
Y Por Definición La Salida Es 1 Si Cualquier Entrada Es 1.

VII.1 TABLA DE VERDAD COMPUERTA OR

VII.2 ESQUEMA DE LA COMPUERTA OR ESTADO 0-0

VII.3 ESQUEMA DE LA COMPUERTA OR ESQUEMA 0-1
VII.4 ESQUEMA DE LA COMPUERTA OR ESQUEMA 1-0
VII.5 ESQUEMA DE LA COMPUERTA OR ESQUEMA 1-1
VII.6 SIMULACION DE LA COMPUERTA OR ESTADO 0-0
VII.7 SIMULACION DE LA COMPUERTA OR ESQUEMA 0-1
VII.8 SIMULACION DE LA COMPUERTA OR ESQUEMA 1-0
VII.9 SIMULACION DE LA COMPUERTA OR ESQUEMA 1-1

VIII COMPUERTA  XOR

La Función O Exclusiva (“Exclusive OR” Según El Idioma Ingles) Se
Caracteriza Porque Su Salida Está A Nivel 1 Siempre Y Cuando También Lo
Estén Un Número Impar De Sus Entradas. Para Conseguir La Función O
Exclusiva De 3 Entradas Pueden Usarse Funciones O Exclusiva De Dos
Entradas Para Acoplarse Entre Sí.
VIII.1 TABLA DE VERDAD COMPUERTA XOR
VIII.2 ESQUEMA DE LA COMPUERTA XOR ESTADO 0-0
VIII.3 ESQUEMA DE LA COMPUERTA XOR ESTADO 1-0
VIII.4 ESQUEMA DE LA COMPUERTA XOR ESTADO 0-1
VIII.5 ESQUEMA DE LA COMPUERTA XOR ESTADO 1-1
VIII.6 SIMULACION DE LA COMPUERTA XOR ESTADO 0-0
VIII.7 SIMULACION DE LA COMPUERTA XOR ESTADO 1-0
VIII.8 SIMULACION DE LA COMPUERTA XOR ESTADO 0-1
VIII.9 SIMULACION DE LA COMPUERTA XOR ESTADO 1-1

IX COMPUERTA NAND
Esta Compuerta Multiplica Sus Entradas Y Niega El Resultado.
IX.1 TABLA DE VERDAD COMPUERTA NAND
IX.2 ESQUEMA DE LA COMPUERTA NAND ESTADO 0-0
IX.3 ESQUEMA DE LA COMPUERTA NAND ESTADO 1-0
IX.4 ESQUEMA DE LA COMPUERTA NAND ESTADO 0-1
IX.5 ESQUEMA DE LA COMPUERTA NAND ESTADO 1-1
IX.6 SIMULACION DE LA COMPUERTA NAND ESTADO 0-0
IX.7 SIMULACION DE LA COMPUERTA NAND ESTADO 1-0
IX.8 SIMULACION DE LA COMPUERTA NAND ESTADO 0-1
IX.9 SIMULACION DE LA COMPUERTA NAND ESTADO 1-1

X COMPUERTA NOR
Esta Compuerta Suma Sus Entradas Y Las Niega Al Mismo Tiempo Está En
Especial Es Lo Contrario A La Compuerta OR 
X.1 TABLA DE VERDAD COMPUERTA NOR
X.2 ESQUEMA DE LA COMPUERTA NOR ESTADO 0-0
X.3 ESQUEMA DE LA COMPUERTA NOR ESTADO 1-0
X.4 ESQUEMA DE LA COMPUERTA NOR ESTADO 0-1
X.5 ESQUEMA DE LA COMPUERTA NOR ESTADO 1-1
X.6 SIMULACION DE LA COMPUERTA NOR ESTADO 0-0
X.7 SIMULACION DE LA COMPUERTA NOR ESTADO 1-0
X.8 SIMULACION DE LA COMPUERTA NOR ESTADO 0-1
X.9 SIMULACION DE LA COMPUERTA NOR ESTADO 1-1

XI Compuerta XNOR
Es Una Puerta Lógica Digital Cuya Función Es La Inversa De La Puerta OR
Exclusiva (XOR). La Versión De Dos Entradas Implementa La Igualdad Lógica,
Comportándose De Acuerdo A La Tabla De Verdad De La Derecha. Una Salida
ALTA (1) Resulta Si Ambas Las Entradas A La Puerta Son Las Mismas. Si Una
Pero No Ambas Entradas Son Altas (1), Resulta Una Salida BAJA (0),
Explicada Gráficamente En La Figura
XI.1 TABLA DE VERDAD
XI.2 ESQUEMA DE LA COMPUERTA XNOR ESTADO 0-0
XI.3 ESQUEMA DE LA COMPUERTA XNOR ESTADO 1-0
XI.4 ESQUEMA DE LA COMPUERTA XNOR ESTADO 0-1
XI.5 ESQUEMA DE LA COMPUERTA XNOR ESTADO 1-1

XII Conclusiones Y Recomendaciones

Como Conclusión Podemos Decir Que La Práctica Del Laboratorio Ayuda A
Disipar Muchas Dudas Y Mejora La Comprensión Sobre Los Circuitos Lógico
Digital, El Montaje De Diversos Componentes Ayuda A Comprender Su
Funcionamiento Y Agiliza Su Análisis En La Resolución De Problemas.
 Otra Conclusión Que Se Puede Dar Es Que Los Circuitos Digitales Abren
Una Ventana Hacia La Automatización Mejorando Y Acelerando La
Construcción De Nuevos Aparatos Que Día Con Día Ayudaran Al Ser Humano
En Sus Tareas Diarias.
Por Último Se Concluye Que Estos Circuitos Pueden Llegar A Reemplazar
Cualquier Actividad Humana, Al Ser Estos Muy Versátiles Y Confiables.
Recomendaciones:
Al Momento De Montar Los Componentes Se Debe Estar Seguro Que Se
Siguió El Diagrama Correctamente, Pues Estos Circuitos Integrados Son Muy
Delicados Y Pueden Llegar A Dañarse.
Por Otro Lado Para Evitar Problemas Se Recomienda Utilizar Conductores
En Buen Estado Y Comprobar Que No Estén Rotos Internamente, Para Esto,
Solo Se Necesita Medir Continuidad Entre Cada Uno De Sus Extremos.
Por Último, Antes De Montar El Circuito Lógico En Físico, No Está De Más
Hacer Una Prueba Con Algún Software De Uso Electrónico Y Para Ello Se
Recomienda Tinkercad U Otro Mejor.