Módulo de reloj básico + Introducción

El modulo basico de reloj , soporta bajo costo del sistema y el consumo de ultra baja
energía. Usando tres señales de reloj internas, el usuario puede seleccionar el mejor
equilibrio entre rendimiento y bajo consumo de energía .
El módulo de reloj básico + puede ser configurado para funcionar sin ninguno de los
componentes externos , con una resistencia externa, con uno o dos cristales externos ,
o con resonadores , bajo control de software completo.
El módulo de reloj básico + incluye dos, tres o cuatro fuentes de reloj :

• LFXT1CLK : oscilador Low-frequency que se puede utilizar con el reloj de baja

frecuencia cristales o fuentes externas de reloj de 32768 Hz.

• XT2CLK : oscilador de alta frecuencia opcional que se puede utilizar con cristales
estándar , resonadores , o fuentes de reloj externas en los 400 kHz a rango de 16 MHz .

• DCOCLK : oscilador Interno controlado digitalmente ( DCO ) .

Las tres señales de reloj están disponibles en el módulo basico de reloj +:

• ACLK: Reloj auxiliar. ACLK es software seleccionable como LFXT1CLK. ACLK se

divide por 1, 2, 4, u 8. ACLK es seleccionable por software para los módulos periféricos
individuales.

• MCLK: Reloj Maestro. MCLK es software seleccionable como LFXT1CLK, XT2CLK (si
esta disponible on-chip) o DCOCLK. MCLK se divide por 1, 2, 4, u 8. MCLK es utilizado
por la CPU y el sistema.

• SMCLK: Reloj Sub-principal. SMCLK es software seleccionable como LFXT1CLK,

XT2CLK (si está disponible), o DCOCLK. SMCLK se divide por 1, 2, 4, u 8. SMCLK es
seleccionable por software para módulos periféricos.
Oscilador controlado digitalmente (DCO)
El DCO es un oscilador controlado digitalmente integrada. La frecuencia DCO puede
ser ajustado por el software utilizando los bits DCOX, MODx y RSELx.
Desactivación de la DCO
El software puede desactivar DCOCLK mediante el establecimiento de SCG0 cuando
no se utiliza para fuente SMCLK o MCLK en el modo activo , como se muestra en la
Figura 5-5.
Ajuste de la Frecuencia DCO

Después de un PUC, RSELx = 7 y DCOX = 3, lo que permite el DCO para iniciar a una
frecuencia de gama media. MCLK y MCLK se obtienen de DCOCLK.

Debido a que la CPU ejecuta el código de MCLK, que se obtiene de la rapidez de

arranque DCO, la ejecución de código suele comenzar por la PUC en menos de 2 ms.
El DCOX típica y Rangos RSELx y pasos se muestran en la Figura 5-6.
La frecuencia de DCOCLK se establece por las siguientes funciones:

• Los cuatro bits RSELx seleccionar uno de los dieciséis rangos nominales de
frecuencia para el DCO. Estos rangos son definido para un dispositivo individual en la
hoja de datos específicos del dispositivo.

• Los tres bits DCOX dividen el rango DCO seleccionados por los bits RSELx en 8
pasos de frecuencia, separados por aproximadamente el 10%.

• Los cinco bits MODx, pasar de la frecuencia seleccionada por los bits DCOX y el
siguiente más alto frecuencia fijada por DCOX 1. Cuando DCOX = 07h, los bits MODx
tiene ningún efecto porque el DCO es ya en la posición más alta para el rango RSELx
seleccionado.
Cada dispositivo MSP430F2xx (y la mayoría, ver hojas de datos específicos del
dispositivo) tiene la configuración de los registros DCOCTL y BCSCTL1 registro
calibrados para frecuencias específicas almacenadas en la memoria la información del
segmento A.
Para utilizar los ajustes calibrados, la información se copia en el DCOCTL y BCSCTL1
registros.
Los ajustes calibrados afectan al DCOX, MODx, y los bits RSELx y desactive todas las
otras partes, a excepción de XT2OFF que permanece activada. El resto de los bits de
BCSCTL1 pueden ajustarse o borrarse según sea necesario con BIS.B o instrucciones
BIC.B.

El modulador mezcla dos frecuencias del DCO, FDCO y FDCO+1 para producir una
frecuencia efectiva intermedia entre FDCO y FDCO+1, lo que reduce las interferencias
electromagnéticas (EMI). El modulador mezcla FDCO y FDCO+1 para DCOCLK de 32 ciclos
de reloj y está configurado con los bits de MODx. Cuándo el modulador está apagado
MODx = 0 .

La fórmula modulador de mezcla es:

t = (32 - MODx) × TDCO MODx TDCO × 1
Debido a FDCO es inferior a la frecuencia eficaz y FDCO+1 es mayor que la frecuencia
efectiva, el error de la frecuencia efectiva se integra a cero. No se acumula.
El error de la efectiva frecuencia es cero cada 32 ciclos DCOCLK. La Figura 5-7
muestra el funcionamiento del modulador.
La Figura muestra la segmentación del flash utilizando una muestra de 32 KB de flash
que tiene ocho segmentos principales y cuatro segmentos de información.
Los datos de calibración almacenados en la memoria Información de las líneas A

Los datos de calibración se almacena por el fabricante y están protegidos contra

lectura.
Módulo de reloj básico + Operación a prueba de fallos
El módulo básico del reloj incorpora un oscilador de falla característica a prueba de
fallos. Esta función detecta un oscilador culpa por LFXT1 y XT2 como se muestra en la
Figura 5-8. Las condiciones de fallo disponibles son:

• Fallo del oscilador de baja frecuencia (LFXT1OF) para LFXT1 en modo LF.

• Fallo oscilador de alta frecuencia (LFXT1OF) para LFXT1 en modo HF.

• Fallo oscilador de alta frecuencia (XT2OF) para XT2.
Los bit del oscilador de cristal LFXT1OF y XT2OF se establecen si el oscilador de cristal
correspondiente es encendido y no funciona correctamente. Los bits de fallo
permanecen establecidos, siempre y cuando la condición de fallo existe y son
borra automáticamente si los osciladores habilitados para funcionar normalmente.
La bandera oscilador-fault OFIFG se fija y asegurada al POR, o cuando se detecta un
fallo del oscilador (LFXT1OF o XT2OF) . Cuando se establece OFIFG, un MCLK se
origina en la DCO, y si OFIE se establece, la OFIFG solicita una interrupción NMI.
Cuando se acepta la interrupción, el OFIE se restablece automáticamente. La bandera
debe ser OFIFG borrado por software. La fuente de la falla se puede identificar
mediante la comprobación de los bits de fallo individuales.
Si se detecta un fallo en el oscilador de cristal de abastecimiento del MCLK, el MCLK
se cambia automáticamente a DCO como fuente de reloj. Esto no cambia la
configuración de bits SELMx. Esta condición debe ser manejado por el software de
usuario.