Вы находитесь на странице: 1из 5

3 РАЗРАБОТКА И ОПИСАНИЕ ЛОГИЧЕСКОЙ СХЕМЫ БЛОКА

УПРАВЛЕНИЯ

Для построения систем синхронизации и управления в цифровых устройствах


широко применяют счетчики в коде «1 из N». На их основе получают импульсные
последовательности с заданными временными диаграммами. Для этого нужно
вначале разбить период временной диаграммы на части («кванты»),
соответствующие минимальному интервалу временной диаграммы, применив
задающий генератор с частотой, равной m/T, где m — число «квантов» в периоде
диаграммы T. Выходные импульсы задающего генератора затем распределяются
во времени и пространстве так, что каждый «квант» появляется в свое время и в
своем пространственном канале.
Счетчик в коде «1 из N» имеет один вход, на который подаются импульсы
задающего генератора, и N выходов. Причем первый импульс генератора
передается на первый выход счетчика (канал), второй импульс — во второй канал
и т.д. Структура такого счетчика, называемого также распределителем тактов
(РТ), и временные диаграммы его работы показаны на рисунке 8, причем
временная диаграмма на рисунке 8, б соответствует режиму распределения
уровней (РУ) (паузы между активными состояниями каналов отсутствуют), а
диаграмма на рисунке 8, в — режиму распределения им-
пульсов (РИ).

13
Рисунок 8 — Распределитель тактовых сигналов. Структурная схема (а) и временные
диаграммы распределения уровней (б) и импульсов (в)

Распределители импульсов реализуются на основе РУ путем включения


в их выходные цепи конъюнкторов, на вторые входы которых подаются
импульсы задающего генератора.
Имея распределенные во времени и пространстве «кванты», можно с помощью
логических элементов ИЛИ собирать из них импульсные последовательности с
необходимыми временными диаграммами. Часто нужны именно те
последовательности, которые вырабатываются непосредственно
распределителями тактов.
Распределителем тактов (РТ) является регистр сдвига, замкнутый в кольцо,
если записанное в регистр слово содержит всего одну единицу. При сдвигах
единица перемещается с одного выхода на другой, циркулируя в кольце. Число
выходов РТ равно разрядности регистра. Недостаток схемы — потеря
правильного функционирования при сбое. Возможны варианты с
самовосстановлением работы РТ на кольцевом регистре. Работа схемы такого РТ
(рисунок 9) основана на том, что на последовательный вход регистра подаются
нули, пока в нем имеется хотя бы одна единица. Таким образом, лишние единицы
будут устранены. Когда регистр очистится, сформируется сигнал записи единицы
на его входе. Следовательно, потеря единственной единицы также будет
исключена. Выход логического элемента ИЛИ-НЕ, выполняющего
самовосстановление схемы, дает еще один дополнительный канал.

14
Рисунок 9 — Логическая схема распределителя с автоматическим вхождением в рабочий цикл

На рисунке 9 показаны также цепи пуска/останова РТ и два варианта выходов


для РУ (непосредственно с триггеров и логического элемента ИЛИ-НЕ) и РИ
(после стробирования сигналов РУ импульсами задающего генератора (ЗГ) на
цепочке конъюнкторов). Существуют схемы РТ с быстрым исправлением сбоев.
Распределители на кольцевых регистрах находят применение при малом числе
выходных каналов. Их достоинством является высокое быстродействие (задержка
перехода в новое состояние равна времени переключения одного триггера). При
большом числе выходных каналов возрастают аппаратурные затраты, в этом
случае обычно используют распределители на основе двоичного счетчика и
дешифратора (рисунок 10).

Рисунок 10 - Логическая схема распределителя импульсов на основе двоичного счетчика


и дешифратора

15
В схеме РИ на рисунке 9 использован двоичный счетчик, в котором при
переключении из одного состояния в другое возможны промежуточные
состояния, что приведет к появлению ложных выходных сигналов. Для
предотвращения появления ложных сигналов запрещается работа
дешифратора на время, необходимое для переключения счетчика в конечное
состояние путем подачи задержанного входного импульса на разрешающий
вход .
Достоинством схемы распределителя импульсов на рисунке 10 являются
малые аппаратурные затраты, а недостатком - более низкое быстродействие в
сравнении со схемой на рисунке 9.
По рассмотренной методике разработаем в формате А3 (лист 1) и опишем
логическую схему блока управления для заданного устройства на требуемое
число выходов и построим временные диаграммы работы. На логической
схеме, согласно заданию, укажем уровни сигналов для выработки
управляющего сигнала y3, где 3 – номер варианта задания внутри темы.
Согласно заданию курсового проекта разработаем логическую схему на
девять выходов (период работы устройства делится на десять тактов T 0…T8)
на основе счётчика и дешифратора (рисунок 10). Для этого необходимо
использовать счётчик с коэффициентом пересчёта Kпер. = 9 и неполный
дешифратор на четыре входа и девять выходов. Для реализации счётчика с
коэффициентом пересчёта Kпер. = 9 используем четырёхразрядный
двоичный счётчик, у которого исключим семь лишних состояний при
помощи ЛЭ 2И, входы которого подключим к выходам Q1 и Q3 счётчика.
При появлении на выходах счётчика кодового слова 1001 ЛЭ 3И
вырабатывает сигнал асинхронного сброса счётчика. В результате счётчик
будет иметь девять устойчивых состояний, которые декодируются
дешифратором со входом разрешения 𝐸𝑁. На этот вход подаётся
задержанный сигнал синхронизации для исключения появления ложных
сигналов на выходах дешифратора. Время задержки сигнала синхронизации
схемой задержки должно превышать среднюю задержку счётчика. Поскольку
вход разрешения в дешифраторе инверсный, то схема задержки должна
иметь нечетное число ЛЭ НЕ. Для получения на выходах блока управления
необходимой последовательности импульсов включим в выходные цепи
дешифратора ЛЭ 2И, на вторые входы которых подаются импульсы
синхронизации. Если дешифратор имеет инверсные выходы, то к выходам
дешифратора следует подключить ЛЭ ИЛИ-НЕ. Работа логической схемы
блока управления поясняется временными диаграммами на листе 1. Из
временных диаграмм следует, что при поступлении восьми импульсов
синхронизации счетчик работает как обычный двоичный счетчик, а при
16
поступлении девятого – счетчик сбрасывается в исходное нулевое состояние.
При поступлении десятого импульса начинается новый цикл работы,
повторяющий предыдущий. На логической схеме, согласно заданию, указали
уровни сигналов для выработки управляющего сигнала y3. На логической
схеме блока управления (лист 1) проставим уровни сигналов для выработки
управляющего сигнала и на выходе y3. Для обеспечения выработки
управляющего сигнала на заданном выходе блока управления на вход
счетчика должно поступить 5 импульсов. В результате на выходе счетчика
установится двоичный код 0011, который поступает на информационный
вход дешифратора и при уровне логического нуля на входе разрешения
обеспечивает логический 0 на y3 выходе дешифратора этот сигнал передается
на один из входов соответствующего логического элемента 2ИЛИ-НЕ и
обеспечивает формирование логической 1 на выходе y3 блока управления. На
выходе логического элемента 2И уровень логического 0, что обеспечивает
пассивный уровень логической 1 на входе сброса R счетчика.

17