DEPARTAMENTO DE ELÉCTRICA Y ELECTRÓNICA

CARRERA DE INGENIERÍA MECATRONICA

ASIGNATURA: Circuitos Digitales

NRC: 4946

Informe #1
Tema: Implementación del álgebra de Boole
mediante el uso de compuertas lógicas

NOMBRES:
Fabricio Veintimilla
Diego Vinueza
Steev Vallejo

18 de Octubre del 2019

Sangolqui

I. OBJETIVOS
A. Objetivo general
Analizar el comportamiento de las compuertas digitales AND, OR, NOT, NAND, NOR y XOR tanto individualmente
como en circuitos con funciones más complejas.

B. Objetivo especifico

 Comparar los resultados de laboratorio con cada compuerta individual con su tabla de verdad con la finalidad de
verificar la veracidad de esta.
 Identificar la forma de conexión de las compuertas digitales basadas en sus datasheet. Establecer circuitos con
 más de una compuerta analógica con la finalidad de determinar su comportamiento teórico en base a una
función a la que responde cada circuito.

II. INTRODUCCIÓN

El álgebra de Boole es un método para simplificar los circuitos lógicos (o a veces llamados circuitos de conmutación lógica) en
electrónica digital.[ CITATION Mec19 \l 12298 ]

La lógica booleana solo permite dos estados del circuito, como True y False. Estos dos estados están representados por 1 y 0, donde
1 representa el estado "Verdadero" y 0 representa el estado "Falso".[ CITATION Mec19 \l 12298 ]

III. MARCO TEORICO

Las compuertas lógicas son circuitos lógicos que se conforman internamente con transistores organizados de una
manera específica con la finalidad de entregar valores de señales de voltaje en forma de lógica booleana como
respuesta. [ CITATION Log19 \l 12298 ]

Los valores posibles utilizados en lógica booleana pueden ocuparse 2 valores posibles, un 1 y un 0, generalmente un 1
con un estado de 5 [V] y cuando se encuentra en un 0 con un valor similar a 0 [V].

Estos valores pueden manejarse bajo 2 tipos de lógica: Lógica positiva, representa la activación de la señal en “alto” es
decir cuando el estado de salida sea 1
Lógica Negativa, el estado de activación de la señal se va a dar en “bajo” es decir cuando la salida sea de 0.

Tomando en cuenta esta forma de funcionamiento de las compuertas lógicas podemos estudiar las siguientes:

A. Compuerta AND
La compuerta AND representa en algebra booleana la operación de multiplicación, en este caso la única forma de que se
logre una salida de 1 es que todas sus entradas sean 1, en caso de que cualquiera de ellas sea 0 el final de la salida de la
función es 0. [ CITATION Log19 \l 12298 ]

Figure 1. Compuerta AND

Q= A∗B
Table 1. Algebra boleana

A B C
0 0 0
0 1 0
1 0 0
1 1 1
 B. Compuerta OR
La compuerta OR representa dentro del algebra booleana la operación de suma, con esta compuerta la única
manera de que la salida de la compuerta sea 0, mientras que mientras exista una de las entradas con estado 1
siempre será 1 la salida. [ CITATION Log19 \l 12298 ]

Figure 2. Compuerta or.

Q= A +B
Table 2. Algebra boleana.

A B C
0 0 0
0 1 1
1 0 1
1 1 1

C. Compuerta NOT
La compuerta NOT con una sola entrada a la cual se le obtiene como resultado el valor contrario de la entrada, es decir,
las entadas 0 se vuelven 1 y viceversa.

Figure 3. Compuerta NOT

A= Á
Table 3. Algebra boleana

A Á
0 1
1 0

D. Compuerta NAND
Una compuerta NAND es una representación de una compuerta contraria a la AND, es decir una compuerta AND
negada, por lo tanto, al contrario de una compuerta AND ordinaria, cuando ambas entradas son 1 es el único estado en
el cual la salida será 0.
 Figure 4. Compuerta NAND

´
Q= A∗B
Table 4. Algebra de bode

A B C
0 0 1
0 1 1
1 0 1
1 1 0

E. Compuerta NOR
Una compuerta NOR representa la negación de una operación booleana de suma, por lo cual la salida será 1 únicamente
en los casos en los cuales una compuerta OR seria 0, es decir cuando todas las entradas sean 0 la salida será 1.
[ CITATION Log19 \l 12298 ]

Figure 5. Compuerta NOR

Q= A ´+B
Table 5. Algebra boleana

A B C
0 0 1
0 1 0
1 0 0
1 1 0

F. Compuerta XOR
También conocida como OR exclusiva, actúa como una suma binaria de un digito cada uno y el resultado de la suma
seria la salida, en la tabla de verdad se refleja que cuando las entradas son iguales se generaran de salida un 0, y en caso
de que las entradas sean distintas la salida tendrá estado 1. [ CITATION Log19 \l 12298 ]

Figure 6. Compuerta XOR.

Q= A∗B́+ Á∗B
Table 6. Algebra b

A B C
0 0 0
 0 1 1
1 0 1
1 1 0

IV. MATERIALES Y METODOS

A. Equipos, materiales y herramientas utilizadas

En esta experiencia de laboratorio se utilizaron:

 C.I.s: 7400(1), 7404(1), 7408(1), 7410(1),7432(1)

 1Led
 1 Resistencia de 150Ω/0.5w
 Cables jumpers
 Fuente de alimentacion DC variable de 0-30v/3A
 Multimetro digital
 Protoboard
 El software Dsch2 o Ni Multisim 14.0

V. PROCEDIMIENTO Y RESULTADOS

 Colocar los circuitos integrados en la sección media del protoboard fijándonos los pines del VCC y de la GND.
 Conectar los circuitos integrados utilizando los jumpers.
 Una vez conectada de manera correcta cada circuito. Aplicar la correspondiente tensión de 5v para caso en que la
entrada sea un 1 lógico, por otro lado, si la entrada fuese un 0 lógico solamente puenteamos dicha entrada con el punto
de tierra.
 Mediante el indicador visual (led) vemos como la salida tiene un estado alto (1 lógico-led encendido) o un estado bajo
(0 lógico- led apagado).

A. Circuito 1

Implementar las siguientes funciones booleanas, simplificar si es posible

´ + B́ Ć
Á B́C
´ Ć)+ Á Ć → Ley de Morgan
Á(B

´
Á ( B Ć ) + A+
´ B → Ley de Morgan

Á+ B´Ć+ A+
´ B → Ley de Morgan , Doble negación

´ B→ Ley de Morgan , Doble negación

A+ B́+ Ć+ A +
´B
A+ B́+C+ A +
 Figura 7. Diagrama del circuito 1.

Tabla 7. Tabla de verdad del circuito 1.

Valor Valor Min Max
A B C
simulado experimental termino termino
0 0 0 1 1 Á B́ Ć A+ B+C
0 0 1 1 1 Á B́C A+ B+ Ć
0 1 0 0 0 Á B Ć A+ B́+C
0 1 1 1 1 Á BC A+ B́+ Ć
1 0 0 1 1 A B́ Ć Á+ B+C
1 0 1 1 1 Á B Ć A+ B́+C
1 1 0 1 1 AB Ć Á+ B́+C
1 1 1 1 1 ABC Á+ B́+ Ć

Función min término del circuito

f = Á B́ Ć + Á B́C + A B́ Ć + A B́ Ć + Á B Ć+ AB Ć+ ABC

f =Σ 0,1,3,4,5,6 ,7

Función max término del circuito

f = Á B Ć
f =Π 2
 Figura 8. Circuito con valores 000.

Figura 9. Circuito 1 con valores 111.

Figura 10. Circuito 1 con valores 010.

 B. Circuito 2
Implementar las siguientes funciones booleanas, simplificar si es posible

A B́+ Á B

Figura 11. Diagrama del circuito 1.

Valor Valor Min Max

A B simulad experimenta termin termin
o l o o
0 0 0 0 Á B́ A+ B
0 1 1 1 Á B A+ B́
1 0 1 1 A B́ Á+B
1 1 0 0 AB Á+ B́
Tabla 8. Tabla de verdad del circuito 1.

Función min término del circuito

f = Á B+ A B́
f =Σ 1,2

Función max término del circuito

f =( A+ B )∗( Á+ B́)

f =Π 0,3
Figura 12. Circuito 2 con valores 00.

.
Figura 13. Circuito 2 con valores 01.
 Figura 14. Circuito 2 con valores 11.

C. Circuito 3

Implementar las siguientes funciones booleanas, simplificar si es posible

´ ´
[ ( AB)(
´ Á B́ C)]
´ C ) → Ley de Morgan
´ ) + ( Á B́
( AB
( AB )+ ( Á B́ C ) → Doble negación

´ B ) C → Ley de Morgan
A B+ ( A +

Figura 15. Diagrama del circuito 3.

Valor Valor Min Max
A B C
simulado experimental termino termino

0 0 0 0 0 Á B́ Ć A+ B+C
0 0 1 1 1 Á B́C A+ B+ Ć
0 1 0 0 0 Á B Ć A+ B́+C
0 1 1 0 0 Á BC A+ B́+ Ć
 1 0 0 0 0 A B́ Ć Á+ B+C
1 0 1 0 0 Á B Ć A+ B́+C
1 1 0 1 1 AB Ć Á+ B́+C
1 1 1 1 1 ABC Á+ B́+ Ć

Tabla 9. Tabla de verdad del circuito 3.

Función min término del circuito

f = Á B́C + AB Ć + ABC
f =Σ 1,6,7

Función max término del circuito

f =( A+ B+C )∗( A+ B́+C )∗( A + B́+ Ć )∗( Á+ B+C )∗(A + B́+C)

f =Π 0,2,3,4,5

Figura 16. Circuito 3 con valores 110.

Figura 17. Circuito 3 con valores 111.

Figura 18. Circuito 3 con valores 000.

 Figura 19. Circuito 3 con valores 001.

VI. ANÁLISIS DE RESULTADOS

- Los resultados coinciden con los simulados y los teóricos, las compuertas tienen el mismo comportamiento en los
3 casos.
- Los voltajes obtenidos son muy cercanos a +5V, tal cual la fuente de alimentación, la caída de tensión es alta en el
led.
- Los circuitos del experimento se pueden reducir y se obtiene la misma tabla de verdad.

A. Circuito 1

Al realizar la simplificación de la expresión original pudimos reducir el número de compuerta lógicas de las
7 que abríamos necesitado en un principio conseguimos usar solo 6 y en vez de usar 4 circuitos integrados
logramos reducir el circuito a solo 2 circuitos integrados. Dentro de la tabla 1 de verdad del circuito
notamos que el resultado es un cero lógico únicamente cuando A y C son cero y B tiene un 1 lógico. Por lo
cual la función min termino tiene la mayoría de casos posibles y la función más termino tan solo tiene un
caso.

B. Circuito 2
En el ejercicio podemos observar que la tabla 2 de verdad es muy parecida a una función conocida como
Exclusive-OR y su fórmula tiene mucho parecido salvo por el signo se suma. Al implementar el circuito se
pudo comprobar que efectivamente cumplía con los valores obtenidos mediante la simulación (Figuras 6, 7 ,
8). Las funciones min termino y máx termino tienen cada una dos casos.

C. Circuito 3
Para el tercer circuito al simplificar la expresión pudimos reducir las 6 compuertas lógicas que habríamos
necesitado a solo 4 compuertas a pesar de que debemos utilizar el mismo número de circuitos integrados
tanto para la versión original como para la simplificada (Figura 9). Los valores experimentales coincides con
los valores obtenidos mediante la simulación. La tabla 3 de verdad del circuito nos dice revela que si la señal
C tiene un 1 lógico la respuesta es un 1 lógico del circuito y también que si A y B tienen un 1 lógico también
dará como resultado un 1 lógico en el resto de los casos el resultado es un cero lógico.
 VII. CONCLUSIONES

 Las compuertas AND, OR, NAND, XOR, NOT, NOR que usamos en sus respectivos integrados funcionan
correctamente y tienen su función lógica, que con el álgebra de Boole se puede resumir.
 Una función resumida tiene la misma tabla de funcionamiento que la función completa, son equivalentes; pero al
usar el álgebra de Boole reducimos el número de compuertas, y a la vez el costo que tendríamos al implementar un
circuito lógico.
 De un integrado se puede obtener varias compuertas a utilizar.
 A partir de las compuertas sencillas podemos obtener otras compuertas un poco más complejas.
 Para el ejercicio dos el resultado obtenido es muy parecido a una Xor comprobando que las compuertas pueden
modificare al operarse entre sí.

VIII. REFERENCIA BIBLIOGRÁFICA

[1] M. Latinoamerica, «MecatroicaLatam,» 20 10 2019. [En línea]. Available:

https://www.mecatronicalatam.com/algebra-booleana.

[2] L. Staff, «Logicbus,» 20 10 2019. [En línea]. Available: https://www.logicbus.com.mx/blog/compuertas-

logicas/.