REPÚBLICA BOLIVARIANA DE VENEZUELA

MINISTERIO DEL PODER POPULAR PARA LA

EDUCACIÓN UNIVERSITARIA, CIENCIA Y TECNOLOGÍA
INSTITUTO UNIVERSITARIO POLITÉCNICO
“SANTIAGO MARIÑO”
ESC. DE INGENIERÍA ELECTRÓNICA
EXTENSIÓN MATURÍN

SUMADORES.

Autor:
Br. Pedro Duarte, C.I: 26.157.229

Asesor:
Ing. Héctor R. Baradat

Materia: Sistemas Digitales I

Sección: Diurno C.

Maturín, febrero de 2020

 ÍNDICE

INTRODUCCIÓN...............................................................................................................3
DESARROLLO.................................................................................................................4
Sumador binario en paralelo...........................................................................................4
Funcionamiento de un sumador binario en paralelo....................................................5
Diseño de un sumador completo.....................................................................................5
Diseño de un sumador completo paralelo con registros..................................................9
Sumador de BCD............................................................................................................11
CONCLUSIÓN.................................................................................................................13
REFERENCIAS BIBLIOGRÁFICAS.............................................................................14
 INTRODUCCIÓN:

Los sumadores son los circuitos combinatorios que se usan para

sumar dos números binarios. La naturaleza de los sumadores elegidos
depende de las características de los sumadores binarios que deben
agregarse. Digamos, por ejemplo, si uno necesita agregar dos dígitos
binarios de un solo bit, entonces uno puede usar un medio sumador,
mientras que si hay un acarreo adicional que necesita agregarse junto a
ellos, entonces se puede recurrir al uso del sumador completo.

3
 DESARROLLO:

Sumador binario en paralelo:

El sumador paralelo no es más que una cascada de varias sumadoras

completas. El número de sumadores completos utilizados dependerá del
número de bits en los dígitos binarios que deben agregarse. Tal sumador de
n bits formados para n sumadores completos en cascada (FA1 a Fan), como
lo muestra la Figura 1, se utiliza para agregar dos números binarios de n bits.

Figura 1

Aquí, cada bit de los números que se agregarán se proporciona en los

pines de entrada de cada sumador completo. Es decir, los primeros bits A1 y
B1 se proporcionan como entradas al sumador completo (FA1), los
segundos bits A2 y B2 a las entradas del sumador completo 2 (FA2)… y los
últimos bits An y Bn al próximo sumador completo Fan. A continuación, el
pin de ejecución de cada sumador completo en el circuito está conectado al
pin de transferencia de su sumador completo siguiente (excepto en el caso
del último sumador completo). Por ejemplo, el pin de salida de FA1 (Co1)
está conectado al pin de entrada de FA2 (Ci2), el pin de salida de FA2 (Co2)
está conectado al pin de entrada de FA3 (Ci3) y así sucesivamente.

4
Funcionamiento de un sumador binario en paralelo:

En el circuito que se muestra en la Figura 1, primero, FA1 agrega A1

con B1 para generar S1 (el primer bit de salida de suma) y Co1. Luego, FA2
usa este CO1 como su bit de transferencia y lo agrega con sus bits de
entrada A2 y B2 para generar el segundo bit de la suma de salida S2 y Co2.
Luego, este Co2 es considerado como una entrada por FA3 que lo agrega
con los bits A3 y B3. Este proceso continúa hasta la secuencia n de sumador
completo la cual agrega el bit de salida del (n-1) sumador completo (Con-1)
con sus entradas An y Bn. Cuando esto sucede, obtendríamos los bits de
salida Sn y Con, que son los últimos bits de salida de suma y el bit de
acarreo esperado, respectivamente.

Un integrado sumador paralelo de 4 bits es el 74LS83.

La figura nos muestra el símbolo funcional para el sumador paralelo de
cuatro bits. Los números que se desean sumar se almacenan en A y B, y el
resultado de la suma se almacena en S.

Diseño de un sumador completo:

Un sumador completo es un circuito combinacional que realiza la

suma aritmética de tres bits: A, B y un acarreo, C, de una adición anterior.
Además, como en el caso del medio sumador, el sumador completo produce
la suma correspondiente, S, y una salida Co. Un sumador completo puede
ser diseñado utilizando dos medio sumadores en serie.

5
 Para diseñar un sumador completo comenzamos con tablas de verdad
para los bits de suma y acarreo de salida producidos cuando se suman dos
números binarios junto con acarreo de entrada. Primero veremos la
expresión suma; dados dos bits de entrada y un arrastre, tenemos tres
variables y necesitamos una tabla de verdad con ocho filas para representar
todas las combinaciones posibles de tres variables binarias.

Después de agregar todas las combinaciones, vemos que la suma

debe ser 1 siempre que la combinación de entradas sea impar. Esta es una
función extraña, que podría representarse fácilmente mediante puertas
exclusivas OR. Entonces, comenzamos desarrollando la forma normal
disyuntiva para la siguiente tabla de verdad que representa la suma:

Suma = x’y’Cin + x’yCin’ + xy’Cin’ + xyCin.

Ahora que hemos determinado la suma de productos (forma normal

disyuntiva) para la expresión de suma, intentamos reducir esto a una
expresión más simple que requiera menos compuertas para construir. Aquí
usaremos el mapa de karnaugh:

6
No hay simplificación hasta este punto. Entonces pasamos a la expresión de
acarreo de salida. La tabla de verdad del acarreo de salida representa un
circuito mayoritario, la salida es alta siempre que el número de entradas altas
sea mayor que el número de entradas bajas. Nuevamente determinamos la
forma normal disyuntiva para la expresión Cout:

Cout = x’yCin + xy’Cin + xyCin’ + xyCin.

Utilizando el mapa de Karnaugh tenemos:

Podemos hacer tres bloques de dos para obtener un circuito reducido: Cout =
xCin + xy + yCin.

7
Deberíamos tomarnos un momento para verificar que este es realmente un
circuito equivalente asegurándonos de que la tabla de verdad sea la misma
para ambos.

Entonces este circuito reducido es el mismo. Combinamos los resultados en

un solo circuito con tres entradas y dos salidas para obtener el siguiente
diseño:

8
Diseño de un sumador completo paralelo con registros:

Partiendo desde un sumador completo de 4 bits tenemos el siguiente

circuito base:

Luego se debe agregar una serie de registros A y B antes de las entradas de

los sumadores, y como una segunda salida del mismo. En el registro B, del
que vienen dadas las entradas al sumador, los datos que vienen de memoria
se dejarán pasar cuando se le dé una señal al punto CARGAR, la cual es la
conexión común de los CLK que van a permitir que las entradas que vienen
de memoria puedan convertirse en entradas a los sumadores completos.

9
 Abajo se encuentran dos controles, el primero es BORRAR, que
permitirá borrar por medio del CLEAR, las salidas del flip flop, y otro que
permitirá transferir lo que sale de cada sumador y entra en los CLK de los
registros A, pasando a la salida del flip flop. Su función está dada de esta
manera:

 Para el caso de suma donde no hay ningún número almacenado en el

flip flop, en primer lugar se deberá usar CARGAR para permitir el paso
de bits de la memoria al sistema.
 Los valores pasan automáticamente al registro A, dado que no están
sumando ningún valor anterior.
 Utilizando el comando TRANSFERIR, los bits en el registro A pasan
nuevamente a los sumadores, listos para ser sumados.
 Al ingresar otro número desde la memoria al sumador utilizando
CARGAR, proveemos al sumador completo con los otros bits a sumar.
 Seleccionando TRANSFERIR nuevamente, el flip flop nos daría el
resultado de la suma.

El diagrama de tiempo que explica el proceso de este circuito es el siguiente:

10
Sumador de BCD:

Un sumador de BCD es un sumador binario de 4 bits que es capaz de

agregar dos valores de 4 bits que tienen un formato BCD (decimal codificado
en binario). El resultado de la suma es una salida de 4 bits en formato BCD,
que representa la suma decimal del sumado y el sumando, y un acarreo que
se genera si esta suma excede un valor decimal de 9. Por lo tanto, es posible
la suma decimal usando estos dispositivos.

Los sistemas digitales manejan el número decimal en forma de

números decimales codificados en binario (BCD). Un sumador BCD, por lo
tanto, es un circuito que agrega dos dígitos BCD y produce un dígito de
suma también en BCD.

11
 Transformaciones de los valores a binario son agregados y si uno de
los valores es mayor a 9, se envía un acarreo al siguiente número binario y
este se ajusta agregando 6.

En el procesador Z80, por ejemplo, se toman dos números codificados

BCD y se suman. Se les hace, entonces, un ajuste BCD que se encargaría
de verificar el desbordamiento de los bits que representan los números.
Existe una bandera de medio acarreo para almacenar un acarreo desde los
bits inferiores y la bandera de transporte para los bits superiores. La
matemática BCD se realizará de 8 bits a la vez, pero mediante el uso del
indicador de acarreo y la instrucción Agregar con Acarreo (ADC) puede
encadenar varios bytes para representar valores más grandes.

Una unidad lógica aritmética (ALU) es un conjunto complicado de

puertas lógicas que pueden realizar operaciones lógicas y de coincidencia en
un solo paso. Algunas ALU pueden hacer operaciones matemáticas BCD
directamente, así como operaciones binarias típicas. Los números flotante
son un poco más complicados y requieren mucho más que solo una ALU.

12
 CONCLUSIÓN:

La adición es una operación fundamental para cualquier sistema

digital, procesamiento de señal digital o sistema de control. Una operación
rápida y precisa de un sistema digital está muy influenciada por el
desempeño de los sumadores residentes. Los sumadores también son
componentes importantes debido a su amplio uso en otras operaciones
digitales básicas como la resta, multiplicación y división.

Por lo tanto, mejorando el rendimiento del sumador digital avanzaría

en gran medida la ejecución de operaciones binarias dentro de un circuito
comprometido de tales bloques. El rendimiento de un bloque de circuito
digital se mide analizando su disipación de potencia, área de diseño y su
velocidad de operación.

13
 REFERENCIAS BIBLIOGRÁFICAS:

RONALD J.; WIDMER TOCCI. Sistemas Digitales: Principios y Aplicaciones.

THOMAS. L. FLOYD. Fundamentos de Sistemas Digitales.

VICTOR P. NELSON, H. TROY NAGLE, BILL D. CARROLL, J. DAVID
IRWIN. Análisis y Diseño de Circuitos Lógicos Digitales
WWW.WIKIPEDIA.COM

14