UNIVERSIDAD DE LAS FUERZAS ARMADAS ESPE

EXTENSIÓN LATACUNGA

MECATRÓNICA

INTEGRANTES: DIEGO CORRALES

FECHA DE ENTREGA: 05 DE ENERO DEL 2020

TEMA: CONSULTA DECODIFICADORES BCD Y DISPLAY DE SEGMENTOS

ASIGNATURA NRC

SISTEMAS DIGITALES 2664

SEPTIEMBRE 2019 – FEBRERO 2020

A. DECODIFICADORES
Su función es detectarla presencia de una determinada combinación de bits (código)

en sus entradas y señalar la presencia de este código mediante un cierto nivel de

salida.

El decodificador posee “n” líneas de entrada para gestionar “n” bits y en una de las 2𝑛

líneas de salida indica la presencia de una o mas combinaciones de n bits. (Floyd, 2006)

1.1 FUNDAMENTOS
 Los decodificadores se emplean en aplicaciones en las cuales una o varias
salidas deban activarse solo para una determinada combinación de las variables
de entrada.
 Una aplicación es para implementación para funciones lógicas una función
booleana con N entradas puede implementarse con un decodificador de N
entradas y una puerta lógica.
 Cada variable de entrada de la función se asigna a una variable del
decodificador.
 Tanto si hay como si no, las salidas del decodificador que no se conecten a las
entradas de la puerta OR o NAND que se utilice, no se conecta a nada.
(Villuedas)

B. DECODIFICADOR BCD A DECIMAL

Convierte cada código BCD en uno de los diez posibles dígitos decimales. Se lo suele

denominar decodificador de 4 líneas a 10 líneas o decodificador 1 de 10.

Para implementarlo se requieren diez puertas decodificadoras, dado que el código

BCD solo representa los diez dígitos decimales de 0 a 9.

 Ilustración 1. Funciones de decodificación BCD

En la tabla anterior una lista de diez códigos BCD y sus funciones de decodificación.

Cada una de las funciones se implementa a través de compuertas NAND para dar

salidas activas a nivel Bajo. En caso de que se requieran salidas activas a nivel Alto, se

usa compuertas AND para la decodificación. (Floyd, 2006)

Ejemplo: El 74HC42 es un CI decodificador BCD-Decimal. Dibujar las señales de salida

si se aplican las señales de entrada.

Ilustración 2.Decodificador BCD a decimal 74HC42.

 C. DECODIFICADOR BCD A 7 SEGMENTOS.
Este decodificador acepta el código BCD en sus entradas y proporciona salidas capaces

de excitar un display de 7 segmentos para generar un digito decimal.

Ilustración 3. Decodificador/controlador BCD a 7-segmentos

DECODIFICADOR-CONTROLADOR BCD A 7-SEGMENTOS 74LS47

El 74LS47 es un ejemplo de circuito integrado que decodifica una entrada BCD y controla un

̅̅̅̅, 𝑅𝐵𝐼
display de 7 segmentos, además posee características adicionales las funciones 𝐿𝑇 ̅̅̅̅̅, 𝐵𝐼
̅̅̅ /

̅̅̅̅̅̅
𝑅𝐵𝑂 . Como indican los círculos del símbolo lógico, todas las salidas (de a a g) son activas a

nivel BAJO, al igual que lo son ̅̅̅̅

𝐿𝑇 (Lamp Test, entrada de comprobación), RBI (Ripple Blanking

̅̅̅ /𝑅𝐵𝑂
Input) y 𝐵𝐼 ̅̅̅̅̅̅ (Blanking Input/Ripple Blanking Output). Las salidas pueden controlar

directamente un display de 7-segmentos en ánodo común. El 74LS47 posee las funciones de

entrada de comprobación y de supresión de cero. (Floyd, 2006)

Ilustración 4. Diagrama de pines y símbolos Lógicos

 ENTRADA DE COMPROBACIÓN.

Cuando se aplica un nivel BAJO a la entrada y la entrada está a nivel ALTO, se encienden los 7

segmentos del display. La entrada de comprobación se utiliza para verificar que ninguno de

los segmentos está fundido.

SUPRESIÓN DE CERO

Es una característica utilizada en displays de varios dígitos para eliminar los ceros

innecesarios. Por ejemplo, en un display de 6 dígitos, el número 6.4 podría mostrarse como

006.400 si no se eliminaran los ceros. La supresión de ceros al principio de un número recibe

el nombre de supresión anterior de cero, mientras que si son los últimos los que se eliminan

se denomina supresión posterior de cero. (Floyd, 2006)

SUPRESIÓN DE CERO EN EL 74LS47

 ̅̅̅̅̅ es la entrada de borrado en cascada y 𝑅𝐵𝑂

𝑅𝐵𝐼 ̅̅̅̅̅̅ es la salida de borrado en cascada,
estas se utilizan para la supresión de cero.
 ̅̅̅ es la entrada de borrado y comparte el mismo pin con 𝑅𝐵𝑂
𝐵𝐼 ̅̅̅̅̅̅ .
 ̅̅̅ /𝑅𝐵𝑂
𝐵𝐼 ̅̅̅̅̅̅ puede utilizarse como salida o como entrada.
 Cuando se emplea como 𝐵𝐼 ̅̅̅ (entrada de borrado), todas las salidas están a nivel ALTO
(segmentos desactivados) cuando 𝐵𝐼 ̅̅̅ está a nivel BAJO, anulando el resto de las
entradas.
 La función 𝐵𝐼 ̅̅̅ no forma parte de las características de supresión de cero del
dispositivo.
DIAGRAMA LÓGICO

 SUPRESIÓN ANTERIOR DE CERO

El dígito más significativo (el de más a la izquierda) desaparece siempre que se introduzca

el código del 0 en sus entradas BCD, ya que la ̅̅̅̅̅

𝑅𝐵𝐼 del decodificador de orden más alto se

̅̅̅̅̅̅ de cada
conecta a tierra de forma que siempre esté a nivel BAJO. La salida 𝑅𝐵𝑂
 ̅̅̅̅̅ del siguiente decodificador de menor orden,
decodificador se conecta a la entrada 𝑅𝐵𝐼

de manera que se eliminan todos los ceros a la izquierda del primer dígito que no sea cero.

Ejemplo: Los dos dígitos más significativos que se encuentran a la izquierda son 0 y por

eso se eliminan y solo aparece el 3 y 9. (Floyd, 2006)

Ilustración 5. Supresión anterior de cero

 SUPRESIÓN POSTERIOR DE CERO

El dígito de menor orden (el de más a la derecha) se suprime siempre que se

introduzca un código nulo en sus entradas BCD, ya que la entrada ̅̅̅̅̅

𝑅𝐵𝐼 está conectada

a masa. La salida ̅̅̅̅̅̅

𝑅𝐵𝑂 de cada decodificador está conectada a la entrada ̅̅̅̅̅
𝑅𝐵𝐼 del

decodificador siguiente de orden superior, de forma que todos los ceros a la derecha

del primer dígito no nulo son eliminados. (Floyd, 2006) (Villuedas)

Ilustración 6. Supresión posterior de cero

Bibliografía:
Floyd, Thomas L. «6: Functions of Combinational Logic». Digital Fundamentals,

Global Edition (en inglés) (11 edición). Harlow, Inglaterra, Reino Unido: Pearson Education

Limited. p. 316. ISBN 9781292075983.

Burgess, Neil (27 de julio de 2011). «Fast Ripple-Carry Adders in Standard-Cell CMOS

VLSI» (en inglés). IEEE. Consultado el 08 de noviembre de 2017.

Floyd, T. L. (2006). Fundamentos de Sistemas Digitales (Novena ed.). Madrid:

Pearson.

Villuedas, R. (n.d.). Arquitectura de las computadoras Decodificadores. Universidad

del Valle de México. Retrieved from

https://es.calameo.com/books/003358400a20ea48d0175