Академический Документы
Профессиональный Документы
Культура Документы
Circuits séquentiels
Université de Moncton
Hiver 2015
1 Circuits séquentiels
2 Verrous
3 Bascules
Circuits séquentiels
Circuits séquentiels
Entrées Sorties
Circuit
combinatoire
Éléments
mémoire
Circuit séquentiel
Reçoit l’information des entrées externes qui, avec l’état actuel des
éléments de stockage, détermine les sorties
Les entrées externes vont aussi déterminer l’état du système à l’étape
suivante
Deux types:
Synchrone:le comportement est déterminé par les signaux à des
instants discrets de temps
Asynchrone: le comportement est déterminé par les signaux à
n’importe quel instant, et l’ordre avec lequel les entrées varient
Circuit synchrone
Bascule
Verrous
Verrou SR
R (reset)
Q
S R Q Q’
1 0 1 0
0 0 1 0 (après S = 1, R = 0)
0 1 0 1
0 0 0 1 (après S = 0, R = 1)
Q’ 1 1 0 0 (interdit)
S (set)
Figure 2 : Verrou SR
R
Q
EN S R Prochain état Q
0 X X Aucun changement
EN 1 0 0 Aucun changement
1 0 1 Q=0
1 1 0 Q=1
Q’ 1 1 1 Indéterminé
S
Verrou D
Verrou D
D
Q
EN D Prochain état Q
EN 0 X Aucun changement
1 0 Q=0
Q’ 1 1 Q=1
Bascules
Bascule D
Bascule D
Y
D D Q D Q Q D Q
Verrou D Verrou D
primaire Bascule D
secondaire
EN EN CLK
CLK
Bascule D
Exemple de chronogramme:
CLK
Bascule D
Bascule JK
Bascule JK
J Q J K Q(t+1)
0 0 Q(t) Aucun changement
CLK 0 1 0 Reset
1 0 1 Set
K Q’ 1 1 Q0 (t) Complément
Q(t + 1) = JQ0 + K 0 Q
Q(t + 1) = JQ0 + K 0 Q
Q Q∗ J K
0 0 0 X
0 1 1 X
1 0 X 1
1 1 X 0
Bascule T
T Q
T Q(t+1)
0 Q(t) Aucun changement
1 Q0 (t) Complément
CLK Q’
Q(t + 1) = T ⊕ Q = T Q0 + T 0 Q
Bascule T: Design
Q(t + 1) = T Q0 + T 0 Q
Q Q∗ T
0 0 0
0 1 1
1 0 1
1 1 0
Exemple
x
A
D Q
A’
CLK Q’
y
B
D Q
CLK CLK Q’
Équations:
ou
A(t + 1) = Ax + Bx
B(t + 1) = A0 x
Pour la sortie:
y(t) = (A + B)x0
Tableau d’état
État Prochain
Présent Entrée État Sortie
A B x A B y
0 0 0 0 0 0
0 0 1 0 1 0
0 1 0 0 0 1
0 1 1 1 1 0
1 0 0 0 0 1
1 0 1 1 0 0
1 1 0 0 0 1
1 1 1 1 0 0
Figure 11 : Tableau d’état pour le circuit de l’exemple précédent
Diagramme d’état
0/0 1/0
0/1
00 10
1/0
01 11
Diagramme d’état
Exemple
Créer le diagramme d’état pour le circuit séquentiel suivant.
J Q A
CLK
x
K Q’
J Q B
CLK
K Q’
CLK
Machine Mealy
CLK
Machine Moore
CLK
Étapes d’analyse
M
EN Q0
D Q
CLK Q’
Q1
D Q
CLK Q’
CLK
Étapes de conception
Exemple