Академический Документы
Профессиональный Документы
Культура Документы
ELECTRÓNICA
DIGITAL
Electrónica Digital
Ing. José Luis Guisa Torres
D.R. © 1998 INSTITUTO POLITÉCNICO NACIONAL
ISBN 978-968-7724-90-4
Primera Edición
Impreso en México
PRESENTACIÓN
♦ Definición de pulso 12
♦ Introducción 16
♦ Condiciones de corte y saturación 17
♦ Capacitores de aceleramiento 21
♦ Compuertas lógicas 26
♦ Factor de carga en la salida 27
♦ Factor de carga en la entrada 29
♦ Margen de ruido 29
♦ Tiempos de propagación 30
♦ Ejemplos de diseño de las compuertas NAND y ÑOR 32
4 Multivibrador biestable 36
♦ Funcionamiento 36
♦ Análisis de diseño para la condición de saturación 37
♦ Análisis de diseño para la condición de corte 40
♦ Disparo simétrico 41
♦ Capacitores de aceleramiento en MV 45
♦ Ejemplo de diseño de un MV-biestable 45
5 Multivibrador astable 50 35
♦ Funcionamiento 50
♦ Expresiones de diseño para el MV-astable 52
♦ Sincronización 53
♦ Ejemplo de diseño de un MV-astable 55
6 Multivibrador monoestable 57
♦ Funcionamiento 57
♦ Ejemplo de diseño de un MV-monoestable 61
7 Circuitos comparadores 63
8 Disparador Schmitt 67
♦ Definición 67
♦ Diseño de un disparador Schmitt 67
♦ Ejemplo de diseño de un disparador Schmitt 72
♦ El transistor monounión 77
10 Multiplexores y demultiplexores 85
♦ Multiplexores 85
♦ Demultiplexores 89
♦ Diagramas lógicos y tablas de verdad de MUX y DEMUX
comerciales (74LS151 y 74LS138) 91
11 Temporizador 555 93
♦ Terminales 93
♦ Operación como monoestable 94
♦ Operación como astable 95
12 Contadores binarios 97
♦ Contador asíncrono 97
♦ Contador síncrono 100
10
SEÑALES DE PULSO
1 Y SUS CARACTERÍSTICAS
Electrónica Digital
Ventajas:
11
prendidas, de tal manera que el concepto se entiende así: digital igual a
discreto o paso a pasó.
Definición de pulso
Un pulso es una variación de una cantidad cuyo valor es normalmente
constante; o sea que existe un disturbio súbito con respecto a un nivel
constante, este disturbio puede ser positivo o negativo y puede tomar
una gran variedad de formas. En la figura 1.1.d se puede observar que
el nivel base no necesariamente tiene que ser cero.
12
Figura 1.2. Pulso rectangular ideal y real.
(1.1)
Por esta razón, para obtener el tiempo de respuesta del circuito bajo
prueba se despeja de la ecuación anterior quedándonos:
(1.2)
donde.
14
El osciloscopio debe tener un tiempo de elevación propio tres
veces menor que el tiempo de elevación a medir, lo cual sig-
nifica que el osciloscopio prácticamente no afecta la medi-
ción y entonces la ecuación 1 2 se reduce a :
(1.4)
15
CARACTERÍSTICAS DE LOS BJT
2 EN CIRCUITOS DIGITALES
16
Las regiones de operación son independientes de las configuraciones
del transistor (Base-Común, Emisor-Común, Colector-Común),
cualquier región o modo de operación, se aplica a cualquier confi-
guración.
(2.1)
17
(2.2)
De manera que para tener el transistor en estado de corte, debemos
tener que IB sea igual o menor que cero, lo cual se logra con un voltaje
entre emisor y base también igual o menor que cero, es decir,
(2.3)
(2.5)
(2.6)
(2.7)
(2,8)
18
saturación, se debe aplicar un voltaje mayor al de la expresión 2.8.
obteniéndose:
(29)
• En Corte:
• En Saturación:
19
Figura 2.3 Transistor polarizado a) inversamente (corte) y b) directamente (saturación)
EJEMPLO 2.1: Diseñar el circuito de la figura 2.4 con las siguientes
Características:
20
Por otra parte se debe de cumplir que,
y sustituyendo valores,
Capacitores de aceleramiento
21
Figura 2.5. Circuito básico con capacitor de aceleramiento.
(2.11)
donde,
22
Figura 2.6. Gráficas de los voltajes y corrientes del circuito de la figura 2.5.
Antes de aplicar la ecuación 2.11 debemos considerar que la total
que circula por la base es igual, a la requerida para saturar al
transistor más, la necesaria para llevar al transistor a sobreexcitación
es decir,
(2.12)
además, suponer que:
(2.13)
y por tanto:
23
pero como por las condiciones 2.12 y 2.13
donde:
24
Figura 2.8. Tipo de gráfica proporcionada por el fabricante para el cálculo de C.
(valor comercial).
25
3 COMPUERTAS
LÓGICAS DISCRETAS
COMPUERTA AND:
27
es igual a en estado lógico alto, y para 1 unidad de carga
estado bajo (U.C.B.) es igual a 1.6mA en estado bajo,
Figura 3.2. Se muestra la corriente entrando la cual será la suma se todas las
corrientes según el factor de carga permitido.
Margen de Ruido.
El margen de ruido en un nivel alto (1 lógico) es definido en la figura 3.4
como la diferencia de voltaje de salida mínimo en el estado alto al
nivel de voltaje mínimo de entrada el cual garantiza que deba ser
interpretado como uno en la entrada
29
La gráfica de la figura 3.5, representa la curva de transferencia, en la
cual se pueden leer los voltajes, mencionados, generalmente se dará el
menor valor de El margen de ruido en estado alto o bajo
generalmente son iguales para diseño asi se consideran (o bien el
menor valor).
Tiempos de propagación.
30
Es el valor medio aritmético de los tiempos de retardo de apagado y de
encendido, estos tiempos están dados por la diferencia del 50% del
flanco de ascenso de la señal de entrada al 50% del flanco de ascenso
de la señal de salida. EL tiempo de retardo de encendido (apagado)
está dado por la diferencia de! 50% del flanco descenso de la señal de
entrada y del 50% por el flanco de descenso de la señal de salida como
se ilustra en la figura 3 6.
31
Figura 3 7 Compuerta "Y" con diferentes lógicas.
EJEMPLO 3.1:
Diseñe una compuerta NAND como se muestra en figura 3.9, para:
32
Solución:
Considerando que se encuentra en el estado de saturación por lo
tanto:
(2 entradas)
33
El capacitor C es para acelerar el tiempo de elevación en donde
el tiempo de elevación que es igual a
Solución:
Si está en saturación:
34
35
4 MULTIVIBRADOR
BIESTABLE
Funcionamiento
Para explicar su funcionamiento se supondrá que esta en corte y
en saturación (para t = 0), por lo tanto el voltaje presente en el colector
del transistor será:
El anterior valor se muestra en la figura 4.1a. Para que Qi este en
corte, es necesario que la base de éste tenga un voltaje negativo, para
amarrar el transistor en corte; está en saturación, siendo
0.3 volts y 0.7 volts. Así permanecerán indefinidamente sin
alterarse hasta que exista un impulso en colector o en la base de
alguno de los transistores (circuito de disparo extemo).
(4.3)
Sustituyendo las ecuaciones (4.2) y (4.3) en la ecuación (4.1) y
38
Figura 4.3 Circuito para analizar la condición de saturación.
De ia figura 4.4 se tiene:
39
Figura 4.4 Circuito para analizar la condición de saturación.
(4.7)
(4.8)
40
(4.9)
(4.10)
Ejemplo:
Diseñar un MV-biestable con transistores bipolares y pulsos de salida
(4.14)
Resolviendo la ecuación.
46
Utilizaremos estos dos valores alternativamente como el valor
(bastante aproximado) de para determinar cual de los dos nos da un
mejor resultado de Por lo que verificamos en la ecuación de
corte y saturación.
Comprobación de corte:
Comprobación de saturación:
(4.16)
(4.17)
(4.18)
(4.19)
48
Sustituyendo en la ecuación (4.19) y despejando a
49
5 MULTIVIBRADOR
ASTABLE
Funcionamiento
Suponiendo a en saturación y en corte (en t=0), figura 5.2,
entonces (transistor de Si) y mientras que
debe tener un voltaje negativo
para asegurar el corte de
El circuito en la base de
volts comienza el mecanismo de retroalimentación positiva y
se efectuarán los siguientes cambios: con la
constante de tiempo
51
De aquí que no sea necesario el mecanismo de disparo externo o sea,
que mediante el control de los tiempos se tienen los
cambios requeridos.
(5.1)
(5.2)
El periodo total es:
(5.3)
52
Sustituyendo las ecuaciones 5.1 y 5.2 en 5.3
(5.4)
Sincronización
En ciertas ocasiones es deseable como en televisión el operar el MV
astable a una frecuencia distinta que la de la oscilación propia, gene-
ralmente es mayor la qué la del propio MV.
53
Figura 5.4.- MV astable con circuito de disparo para sincronía,
54
Figura 5.5- Circuito para el cálculo del circuito de disparo.
(6.6)
Ejemplo:
Para el multivibrador Astable. Calcule:
del circuito mostrado en la figura 5.4 para:
55
Además: Re =Resistencia de emisor en saturación que es de
56
6 MULTIVIBRADOR
MONOESTABLE
Funcionamiento
EL multivibrador monoestable se muestra en la figura 6.1. Se puede
apreciar que la sección que excita al transistor corresponde a un MV
biestable, mientras que la sección que excita al transistor
corresponde a la de un astable.
57
Figura 6.1. Circuito del MV-monoestable .
Disparo:
La red de disparo solo permite el paso de las espigas negativos de los
pulsos, ocasionando que cambie de saturación a corte de fa
siguiente manera:
(6.1)
(6.2)
58
Así el condensador se ha cargado a y el mecanismo de
cambio es semejante al de un MV astable, o sea que en este instante el
condensador C comenzará ha cargarse hacia pero al pasar por el
valor de voltaje de arranque e! transistor entra en la región activa y
mediante el mecanismo de retroalimentacion positiva se efectúa el
cambio (nótese que para este caso no se ha disparado externamente)
tendiendo a obtener el voltaje de colector de mediante la constante
Conclusión:
• El estado permanente del Multivibrador monoestable es con
corte y saturado.
• Un cambio de estado es con un circuito de disparo externo, para
sacara de saturación a corte.
• El cambio de este estado tiene un intervalo dado por
• Después vuelve solo a su estado original (sin necesidad de un
disparo externo).
59
Figura 6.2. Formas de onda de un muliivibrador Monoestable.
60
Ejemplo:
Diseñar el circuito de la figura 6.1 de un MV monoestable con los
donde:
Ahora:
Calculamos C:
Donde Ro:
61
62
7 CIRCUITOS
COMPARADORES
63
Figura 7.1. Circuitos comparadores pasivos.
Las ecuaciones que definen estos circuitos son los siguientes:
por lo que
64
Comparadores con histéresis
En los comparadores con histéresis se tienen dos niveles de referencia
predeterminados por los mismos componentes del circuito y la con-
mutación de una a otra es automática. Estos circuitos se caracte-
rizan por su rapidez y su inmunidad al ruido, lo cual se obtiene de la
retroalimentación condicionada por el nivel de entrada, que a su
vez produce un ciclo de histéresis.
65
Figura 7.2. Principio de operación del comparador con histéresis.
66
8 DISPARADOR
SCHMITT
Disparador Schmitt
El circuito de la figura 8.1 es un disparador Schmitt. Este, como
podemos ver, es un comparador con histéresis en el que la fuente de
corriente se ha sustituido por una resistencia; por lo tanto, en esencia,
su funcionamiento es el mismo que se explicó anteriormente.
Diseño
Cuando se introduce al disparador Schmitt una señal como la de la
figura 8.1b y se han establecido el nivel de disparo superior UTL
inferior LTL se puede apreciar que en los niveles de disparo
superior e inferior existe el cambio correspondiente a la salida,
dándonos un tren de pulsos montados sobre el nivel de voltaje en el
emisor.
Consideraciones:
1. Para un tiempo existe un voltaje en (dado que está
en corte y en saturación) aproximadamente
2. Después de un tiempo la señal de entrada adquiere una amplitud
tal que obliga a a ponerse en saturación y, por consiguiente,
67
en corte (A) conocido como NIVEL SUPERIOR DE DISPARO
(UTL).
3. Después de haber abandonado el nivel máximo la señal de
entrada empieza a disminuir de tal manera que en el punto
está en saturación y en corte, a este punto se le conoce como
NIVEL SUPERIOR DE DISPARO (LTL)
(8.1)
Entonces:
(8.2)
(8.3)
(8.4)
dado que:
entonces,
68
(8.6)
Sustituyendo la ecuación 8.6 en 8.4:
(8.7)
(8.10)
(8.11)
(8.12)
(8.13)
Despejando
70
(8.14)
Despejando
(8.15)
Despejando
(8.16)
(8.17)
Figura 8 5.
De la figura 8 5 se ve que:
(8.18)
71
Sustituyendo la ecuación 8.5 en la anterior:
(8.19)
Ahora.
(8.20)
(8.21)
Solución:
72
De la ecuación 8.12
Pero:
entonces,
73
Despejando
Por lo tanto,
74
Por lo tanto, queda comprobado que para la
sobreexcitación.
Finalmente,
75
Figura 8.6. Circuito diseñado con los valores comerciales
más próximos y comunes.
9
GENERADOR DE
DIENTE DE SIERRA CON UJT
77
Para potenciales de emisor aplicados
la caída directa de voltaje directo del diodo,
se disparará, se supone la representación en corto circuito (en una
base igual), e empezará a circular a través de En forma de
ecuación, el potencial de disparo del emisor está dado por
(9.1)
78
Figura 9.3. Curva característica estática de emisor del UJT.
Una vez que la conducción se establece en potencial del
emisor disminuirá con el aumento en Esto corresponde
exactamente con la resistencia decreciente para la corriente
creciente de como se señalo antes. Por consiguiente este dispositivo
tiene una región de resistencia negativa que es tan estable que puede
utilizarse con alto grado de confiabilidad. A la larga, se alcanzará el
punto del valle y cualquier incremento adicional en pondrá al
dispositivo en la región de saturación. En esta región las características
se aproximan a las del diodo semiconductor en el circuito equivalente a
la figura 9.2.
79
carga a uno de descarga. Por tanto,
en el punto pico. Para asegurar el disparo,
se convierte en
y
o para asegurar corte,
(92)
80
Figura 9 5 (a) Fases de carga y descarga para la red de la figura 9 4; (b) red equivalente cuando
el UJT conduce
(93)
81
final como se muestra en la figura 9.6 y las magnitudes de
son por lo general un valor tal que una red de Thévenin alrededor del
capacitor C será afectada muy poco por estos dos resistores. Aun
cuando V es un voltaje razonablemente alto, la contribución del divisor
de voltaje de Thévenin puede ser ignorada en una base aproximativa.
cuando
y
Empleando logaritmos, tenemos:
82
Para el periodo de descarga el tiempo entre puede determinarse
a partir de la ecuación 9.3 como sigue:
y (94)
(9.5)
(9.6)
En muchos sistemas
83
pero si ignoramos los efectos de VD en la ecuación 9.1 y
(9.7)
84
10 MULTIPLEXORES
Y DEMULTIPLEXORES
Multiplexores
Un multiplexor o selector de datos es un conmutador digital; encauza
datos de una de n fuentes a su salida. La figura 10.1a muestra las
entradas y salidas de un multiplexor de b bits de ancho y n entradas de
datos. En los multiplexores típicos comercialmente disponibles, n = 1,
2, 4, 8 ó 16 y b = 1, 2 ó 4. Hay s entradas que seleccionan de entre n
fuentes, así que s = log2 n. Una entrada de habilitación EN le permite al
multiplexor "hacer su trabajo". Cuando EN = 0, todas las salidas son
cero. Por brevedad a un multiplexor se le llama, a menudo, mux.
85
Figura 10.1. Estructura del multiplexor
lo cual indica que z será idéntica a la señal de entrada que puede ser
un nivel lógico fijo o bien, una señal lógica que varía con el tiempo. Con
la expresión se transforma en
86
Figura 10.2. Multiplexor de dos entradas.
Aplicaciones
87
Obviamente los multiplexores son dispositivos útiles en cualquier
aplicación en que los datos se encaucen de múltiples fuentes a un
destino. Una aplicación común en las computadoras es el multiplexor
entre los registros del procesador y su unidad lógica aritmética (ALU).
86
Demultiplexores
Un multiplexor toma n fuentes de datos y transmite una de ellas a la
salida. Un demultiplexor efectúa la operación contraria a la de un
multiplexor; toma una sola entrada y las distribuye en m destinos. Por
ejemplo, un demultiplexor m salidas de b bits, tiene entradas de datos
de b bits de ancho y s entradas de selección que eligen uno entre m =
conjuntos de b de datos.
89
En las siguientes dos páginas presentamos las tablas de verdad y los
diagramas lógicos de los circuitos integrados 74LS151 y 74LS138 que
se utilizarán en la práctica correspondiente.
90
Figura 10.7. Diagrama lógico, incluyendo los números de terminales para un 74LS151.
91
Figura 10 8. Diagrama lógico, incluyendo los números de terminales para un 74LS138.
Nota: Cabe mencionar que se puede utilizar como entrada del aemultiplexor a
cualquiera de las terminales cuidar con que salida del
multiplexor se va a conectar. Así, por ejemplo, si se utiliza en el
demultiplexor se debe utilzar en el multiplexor.
92
11 TEMPORIZADOR 555
Este circuito es altamente estable capaz de producir retardos exactos y oscilación. En el
modo de operación de retardo (como monoestable), el tiempo se controla en forma precisa
por un resistor externo y un capacitor. Para operación astable como un oscilador, la
frecuencia y la frecuencia útil se controlan en forma exacta por 2 resistores externos y un
capacitor.
El circuito puede ser disparado o parado con formas de onda decayentes y su estructura de
salida puede entregar, o recibir hasta 200mA, ó manejar circuitos TTL
Terminales:
(1) Tierra
(2) Disparo: Punto sensible al nivel 1/3 de Vcc, abajo de este nivel el multivibrador es
establecido, causando en el pin (3), un alto.
93
(6) Umbral: Sensibles al nivel 2/3 de Vcc mayor a este voltaje el multivibrador se
desestablece, causando a la salida un bajo.
El circuito se dispara en cada bajada de la señal de disparo cuando el nivel se hace menor
que 1/3 de Vcc y así permanece hasta que el tiempo de establecimiento haya
terminado, como se muestra en la figura 11.2.
Figura 1 1 2 Tfmporáador 555 como monoeitable
De tal manera que si hacemos grande respecto a se puede hacer la onda cuadrada
casi simétrica.
12 CONTADORES
BINARIOS
• Asíncronos: en este tipo de contador la salida del biestable (flip-flop) sirve como
señal de entrada para el siguiente flip-flop.
• Síncronos: en ellos todos flip-flops (FF) se disparan en forma simultánea (paralela)
por medio de los pulsos de reloj.
Ambos tipos de contadores pueden ser implementados con los distintos tipos de
biestables: tipo D, R-S, J-K.
Contador asíncrono
La figura 12.1a muestra un contador ¿síncrono o de rizo de 4 bits formado por cuatro
biestables J-K con las entradas permanentemente en 1 (obsérvese la tabla de verdad
del FF J-K) para que su salida se complemente con cada pulso de reloj (operación
TOGGLE) ya que se requiere siempre la mitad de la frecuencia de reloj.
Funcionamiento:
Al inicio todas las salidas de los FF están en 0. Los pulsos de reloj se aplican solamente a
la entrada de este modo su salida se complementará cada vez que los
pulsos de reloj cambien de 1 a 0.
La salida normal, delFF actúa como la entrada CZ^del FF B, de modo que éste se
complementará cada vez que la salida de pase de 1 a 0 En forma análoga, el FF
complementará cuando pase de 1 a 0 y el FF se complementará cuando pase de 1
a 0. La tabla 1 2.2 muestra la sucesión de estados binarios que seguirán los FF.
Número MOD
El contador de la figura 1 2.1 tiene 1 6 estados diferentes (del 0000 al 1111,
Por tanto se trata de un contador de rizo MOD-16. El número MOD siempre es igual al
número de estados por los cuales pasa el contador en cada ciclo completo antes de que se
rédele hacia su estado inicial. El número MOD y, por ende, el número de estados máximos
ELECTRÓNICA DIGITAL
Aunque el contador pasa al estado 1001, sólo permanece ahí unos cuantos nanosegundos
antes de reciclarse a 0000. De esta manera, podemos decir que, en esencia, este contador
ELECTRÓNICA DIGITAL
cuenta de 0000 (cero) a 1000 (8) y se recicla a 0000, pasando por 9 estados
diferentes.- así que se trata de un contador MOD-9.
Contador síncrono
El problema que se encuentra en los contadores de rizo es ocasionado por los retardos
acumulados en la propagación de los FF. Estas limitaciones pueden superarse con el uso de
contadores síncronos o paralelos. Ya que estos contadores los pulsos de entrada se aplican
a todos los FF, debe utilizarse algún medio para controlar cuando cada FF se dispare o
permanezca inalterado por un pulso de reloj. Esto se logra utilizando las entradas J y K
como lo ilustra la figura 1 2 . 4 para un contador MOD-16 de 4 bits. Este contador, al
igual que el del ejemplo asíncrono, también está formado por cuatro biestables J-K, cuya
entrada de reloj está excitada por los pulsos que van a contarse.
100
ELECTRÓNICA DIGITAL
Funcionamiento:
El Hip-flop cambia de estado con cada pulso de reloj, por lo que
cambia cuando se encuentra en 1, por lo que cambia cuando
son 1. así que finalmente, el cambiará cuando son 1, así que
Estos cambios de estados se realizarán siempre y cuando, también se
presente un cambio de 1 a 0 en el pulso de reloj. La tabla de salida de este contador es
igual que la del contador asíncrono, mostrada en la tabla 12.2.
El libro Electrónica Digital, del autor Ing. José Luis Guisa To-
rres, se terminó de imprimir el 21 de Marzo de 1998, por Edito-
ra Hoy en Tampico, S.A. de C.V., Altamira #611 Poniente,
zona centro, Tampico, Tamaulipas. La edición fue de 3,000
ejemplares más sobrantes para reposición y estuvo al cuidado
del Dr. Fernando Aldape Barrera.