KiT#51(7).

qxd 9/22/2005 10:24 AM Page 96

96 www.finestreet.ru САПР

Инструментальный комплект
Spartan 3 Starter Kit
Для эффективного изучения сквозного проектирования встраиваемых
микропроцессорных систем на основе ядер семейств PicoBlaze
и MicroBlaze рекомендуется воспользоваться серийно выпускаемыми
универсальными инструментальными модулями, выполненными на основе
ПЛИС фирмы Xilinx. Использование готовых инструментальных средств
позволяет не только ускорить процесс аппаратной реализации,
но и избежать ошибок, вносимых при изготовлении печатной платы
и монтаже компонентов. Настоящая публикация знакомит с основными
характеристиками и структурой аппаратного модуля, выполненного на
Валерий ЗОТОВ основе кристалла семейства Spartan!3. Этот модуль поставляется в составе
walerry@km.ru инструментального комплекта Spartan!3 Starter Kit.

Назначение и основные
характеристики
инструментального комплекта
Spartan!3 Starter Kit
Инструментальный комплект Spartan-3
Starter Kit предназначен, в первую очередь,
для практического изучения методов проек-
тирования цифровых устройств с аппарат-
ной реализацией операций и разработки
встраиваемых микропроцессорных систем
на основе ПЛИС семейств FPGA фирмы Xilinx.
Функциональные возможности и конструк-
тивное исполнение инструментального мо-
дуля позволяют не только выполнять отлад-
ку проектов, реализуемых на основе ПЛИС
семейства Spartan-3, но и использовать его
в качестве промышленного серийного вари-
анта разрабатываемого устройства. Рассмат-
риваемый модуль можно рекомендовать для
аппаратной реализации проектируемой сис-
темы при жестких требованиях, предъявля-
емых ко времени ее разработки. Применение
серийно выпускаемого модуля позволяет зна-
чительно сократить суммарную длительность
этого процесса за счет исключения этапов
проектирования и изготовления печатной
платы устройства и монтажа компонентов.
Инструментальный модуль Xilinx Spartan-3
Starter Board может использоваться для реа-
лизации автономных систем управления, сбо-
ра и обработки цифровой информации,
встраиваемых цифровых устройств с различ-
ными компьютерными интерфейсами. Кро-
ме того, данный модуль целесообразно при-
менять в учебных лабораториях для изуче-
ния функционирования и проектирования
микропроцессорных систем с различной ар-
хитектурой. Ресурсы инструментального мо-
дуля Xilinx Spartan-3 Starter Board позволяют
реализовать проекты встраиваемых микро-
процессорных систем, выполняемых на ос-
нове как 8-разрядного ядра семейства
PicoBlaze, так и 32-разрядного ядра семейст-
ва MicroBlaze. В частности, тестовый проект,
включенный в состав комплекта, содержит
наглядный пример реализации системы, вы-
полненной на базе микропроцессорного яд-
ра семейства MicroBlaze.
В состав комплекта Spartan-3 Starter Kit
входят:
• плата инструментального модуля Xilinx
Spartan-3 Starter Board;
• сетевой адаптер с выходным стабилизиро-
ванным напряжением 5 В и максимальным
током нагрузки 1,6 А, предназначенный для
питания инструментального модуля;
• универсальный загрузочный JTAG-кабель
для конфигурирования ПЛИС семейств
CPLD и FPGA, а также ППЗУ серий
XC18V00 и Platform Flash, подключаемый
к параллельному порту компьютера;
• комплект CD-ROM, содержащий новую
полнофункциональную версию системы
проектирования ISE (Integrated Synthesis
Environment) WebPACK, оценочную версию
САПР ISE Foundation, тестовый проект, ил-
люстрирующий применение ПЛИС семейств
FPGA для реализации «системы на кристал-
ле», и необходимую документацию.
Характерными особенностями инструмен-
тального модуля Spartan-3 Starter Board явля-
ются:
• использование ПЛИС из семейства Spartan-3
с объемом 200 000 системных вентилей
в корпусе FT256, логические и трассиро-
вочные ресурсы которой в сочетании
с большим количеством пользовательских
выводов позволяют реализовать не толь-
ко отдельные блоки проектируемой систе-
мы, но разрабатываемую систему в полном
объеме;
• возможность поддержки на уровне проек-
тов стандартных интерфейсов вычисли-
тельных систем RS-232, PS/2 и VGA;
• подключение специальных и пользователь-
ских выводов ПЛИС к контактам трех стан-
дартных разъемов расширения, обеспечи-
вающее возможность сопряжения с внеш-
ними устройствами;
• внешнее высокоскоростное асинхронное
статическое ОЗУ на основе SRAM емкос-
тью 1 Мбайт, расширяющее возможности
оперативной памяти, реализуемой на ос-
нове соответствующих ресурсов ПЛИС;
• применение в качестве ППЗУ для хранения
конфигурационных данных ПЛИС Flash-
PROM серии Platform Flash, программиру-
емой в системе;
• наличие двух разъемов для подключения
загрузочных кабелей различного типа, поз-
воляющих выполнять операции конфигу-
рирования ПЛИС и программирования
ППЗУ через порт JTAG-интерфейса в раз-
личных режимах, а также обратного счи-
тывания конфигурационных данных;
• применение кварцевого генератора с час-
тотой 50 МГц для формирования внешне-
го тактового сигнала ПЛИС;
• наличие панели для установки дополни-
тельного кварцевого генератора;
• включение в схему модуля преобразова-
теля уровней RS-232, обеспечивающего
возможность непосредственного подклю-
чения к последовательному порту через
разъем DB-9, установленный на плате
(при реализации универсального асин-
хронного приемопередатчика UART
на основе ПЛИС);
• присутствие на плате элементов индика-
ции нескольких типов, обеспечивающих
возможность визуального контроля напря-
жения питания, процесса конфигурирова-

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 7 '2005

KiT#51(7).qxd 9/22/2005 10:24 AM Page 97

САПР 97

ния кристалла и функционирования раз-

рабатываемой системы;
• наличие 8 ползунковых переключателей
и 4 кнопок, которые могут использовать-
ся, например, для ручной установки режи-
ма работы реализуемой системы или в про-
цессе отладки проектируемой системы,
а также для тестирования инструменталь-
ного модуля и прикладного программно-
го обеспечения;
• использование комплексной схемы управ-
ления питанием, выполняющей функции
формирования напряжений, необходимых
для питания компонентов модуля, в том чис-
ле для блоков ввода-вывода и ядра кристал-
ла FPGA, а также конфигурационного ППЗУ;
• наличие кнопки, обеспечивающей реали-
зацию режима принудительной загрузки
конфигурационной последовательности
в ПЛИС;
• полная совместимость со всем семейст-
вом систем проектирования и програм-
мирования кристаллов фирмы Xilinx
(ISE WebPACK, ISE BaseX и ISE Foundation). Рис. 2. Структурная схема инструментального модуля Spartan 3 Starter Kit

Структура инструментального
модуля Spartan!3 Starter Board • схема формирования питающих напряжений; XCF02S и ПЛИС XC3S200. Выводы JTAG-пор-
• внешнее высокоскоростное ОЗУ; тов конфигурационного ППЗУ и ПЛИС ин-
Внешний вид инструментального модуля • блок светодиодных индикаторов; струментального модуля скоммутированы со-
Spartan-3 Starter Board показан на рис. 1. Ком- • четырехзначный дисплей, выполненный ответствующим образом, образуя единую це-
поненты модуля смонтированы на печатной на основе 7-сегментных светодиодных ин- почку периферийного сканирования, как
плате с двухсторонним размещением компо- дикаторов; показано на рис. 3. Таким образом, разработ-
нентов. • блок ползунковых переключателей; чику предоставляется возможность програм-
• блок кнопочных переключателей; мирования ППЗУ и загрузки конфигураци-
• схема преобразования уровней сигналов онных данных непосредственно в ПЛИС
интерфейса RS-232; из компьютера через один разъем. Режим кон-
• стандартные разъемы интерфейсов RS-232, фигурирования ПЛИС из компьютера целе-
PS/2 и VGA; сообразно использовать на этапе отладки
• три 40-контактных разъема расширения. проекта. Разъем J5 позволяет использовать
Функциональные возможности инстру- для операций конфигурирования и отладки
ментального модуля в значительной степени универсальные загрузочные кабели, выпус-
определяются типом используемой ПЛИС. каемые фирмой Xilinx: Parallel Cable IV
Основные технические характеристики кри- (PC IV) и MultiPro Desktop Tool. Разъем J7
сталла XC3S200, установленного на плате, используется для присоединения загрузоч-
рассматриваются в следующем разделе. ного кабеля Digilent JTAG3, который входит
Рис. 1. Внешний вид инструментального модуля В состав схемы загрузки конфигурацион- в инструментальный комплект Spartan-3
Spartan 3 Starter Board (вид сверху) ных данных входят два разъема, которые пред- Starter Kit. Кроме того, данный разъем позво-
назначены для подключения загрузочных ка- ляет использовать для загрузки и обратного
белей различного типа к JTAG-порту ППЗУ считывания конфигурационных данных уни-
Структурная схема рассматриваемого мо-
дуля изображена на рис. 2. Основными эле-
ментами структуры модуля Spartan-3 Starter
Board являются:
• ПЛИС XC3S200 в корпусе FT256, на осно-
ве которой реализуется проектируемая си-
стема;
• программируемое в системе ППЗУ серии
Platform Flash XCF02S, предназначенное
для хранения конфигурационных данных
ПЛИС;
• схема загрузки конфигурационных данных;
• схема управления конфигурированием
ПЛИС;
• блок синхронизации, предназначенный для
формирования внешних тактовых сигна- Рис. 3. Цепочка периферийного сканирования инструментального модуля Spartan 3 Starter Board
лов;

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 7 '2005

KiT#51(7).qxd 9/22/2005 10:24 AM
98 www.finestreet.ru
Таблица . Описание режимов конфигурирования ПЛИС XC3S200 в инструментальном модуле Spartan
3 Starter Board
Положение перемычек
Название режима
Mode (комбинация
конфигурирования
ПЛИС сигналов на входах
<M0:M1:M2>)
2 или 2
3 установленного на плате
Master Serial <0:0:0>
Slave Serial <1:1:1>
Master Parallel <1:1:0>
Slave Parallel <0:1:1>
кабель, низация внешнего ОЗУ в виде одного банка
JTAG <1:0:1>
разъемов модуля с организацией 256K\32 идеально подходит
версальный кабель Parallel Cable 3, который
выпускался фирмой Xilinx до появления ка-
беля следующего поколения Parallel Cable IV.
Схема управления конфигурированием
ПЛИС включает в себя набор перемычек
Mode (J8), кнопку PROGRAM и светодиодный
индикатор DONE. Три перемычки Mode пред-
назначены для выбора режима конфигуриро-
вания ПЛИС. С их помощью задаются значе-
ния сигналов на входах выбора режима кон-
фигурирования M0, M1, M2 кристалла
XC3S200. При отсутствии перемычки (разо-
мкнутой паре контактов разъема J8) сигнал
на соответствующем входе устанавливается
в состояние высокого логического уровня
(логической единицы). Установка перемыч-
ки переключает сигнал на соответствующем
входе выбора режима в состояние низкого ло-
гического уровня. Описание различных ком-
бинаций перемычек Mode и соответствую-
щих режимов конфигурирования ПЛИС при-
ведено в таблице. Рис. 4. в наглядной форме
поясняет расположение перемычек для каж-
дого режима конфигурирования ПЛИС.
Кнопка PROGRAM позволяет выполнить
принудительную загрузку конфигурацион-
ной последовательности в ПЛИС. Светоди-
одный индикатор DONE сигнализирует об ус-
пешном завершении процесса загрузки кон-
фигурационной последовательности в ПЛИС.
Блок синхронизации образуют кварцевый
генератор с частотой 50 МГц и панель для ус-
тановки дополнительного кварцевого генера-
тора. Внешний тактовый сигнал, который фор-
мируется кварцевым генератором, установлен-
ным на плате инструментального модуля,
подается на один из восьми специально выде-
ленных контактов кристалла, сопряженных
с глобальными буферными элементами —
GCLK0 (вывод T9 для корпуса FT256). Так как
выход каждого глобального буфера связан
(через глобальные тактовые мультиплексо-
ры) с глобальной сетью тактовых линий
и цифровыми блоками управления синхро-
низацией (Digital Clock Manager, DCM)
ПЛИС семейства Spartan-3, то такое решение
оптимальным образом обеспечивает возмож-
ность применения модуля DCM для получе-
ния сетки внутренних тактовых частот, со-
ответствующих требованиям реализуемого
3 Starter Board Данные кнопки могут использоваться в про-
проекта. Цифровой блок управления син-
Page 98
САПР
Положение
перемычки Описание режима конфигурирования ПЛИС
JP1
Автоматическая загрузка из конфигурационного ППЗУ Platform Flash,
1
В случае конфигурации внешней памяти
Загрузка конфигурационной последовательности из внешнего источника,
Отсутствует подключенного к разъемам расширения A2 или B1, в ведущем
последовательном режиме
Загрузка конфигурационной последовательности из внешнего источника,
Отсутствует подключенного к разъемам расширения A2 или B1, в подчиненном
последовательном режиме
Отсутствует Загрузка конфигурационной последовательности из внешнего источника,
подключенного к разъему расширения B1, в ведущем параллельном режиме
Загрузка конфигурационной последовательности из внешнего источника,
Отсутствует подключенного к разъему расширения B1, в подчиненном параллельном
режиме
Загрузка конфигурационной последовательности через JTAG
Отсутствует подключенному к одному из JTAG
хронизацией позволяет сформировать так-
товые сигналы со сдвигом фаз на 90, 180
и 270°, с удвоенной частотой и с одним
из возможных коэффициентов деления (1,5;
2; 2,5; 3; 3,5; 4; 4,5; 5; 5,5; 6; 6,5; 7; 7,5; 8; 9; 10;
11; 12; 13; 14; 15; 16) по отношению ко вход-
ному тактовому сигналу. Кроме того, при-
менение схемы цифровой автоподстройки
задержек (Delay Locked Loop, DLL), входя-
щей в состав DCM, позволяет устранить вре-
менной перекос при распространении сиг-
налов синхронизации как внутри кристалла,
так и на уровне печатной платы инструмен-
тального модуля. В случае установки допол-
нительного кварцевого генератора, его вы-
ход также оказывается подключенным к гло-
бальному тактовому входу ПЛИС — GCLK4
(вывод D9 для корпуса FT256).
Внешнее высокоскоростное ОЗУ выполне-
но на основе двух микросхем асинхронной ста-
тической памяти SRAM IS61LV25616AL-10T,
выпускаемых фирмой ISSI. В разрабатывае-
Рис. 4. Расположение перемычек для каждого
режима конфигурирования ПЛИС XC3S200
в инструментальном модуле Spartan
мых проектах встраиваемых микропроцес-
сорных систем данное ОЗУ может быть скон-
фигурировано в виде двух независимых мас-
сивов с организацией 256K\16 разрядов или
в виде одного банка с организацией 256K\32.
в форме двух независимых массивов, в каж-
дом из них используются общие сигналы раз-
решения записи, разрешения выходов и сиг-
налы на адресных входах. При этом каждый
из массивов памяти управляется индивиду-
альным сигналом выбора кристалла. Орга-
для использования в проектах 32-разрядных
микропроцессорных систем на основе ядер
семейства MicroBlaze. При этом внешнее за-
поминающее устройство может выполнять
функции программной или оперативной па-
мяти микропроцессорной системы.
Комплексная схема формирования пита-
ющих напряжений включает в себя три
DC/DC-преобразователя, вырабатывающих
напряжения требуемых номиналов, и свето-
диодный индикатор POWER. Встроенные
DC/DC-преобразователи формируют напря-
жения питания 1,2 В для ядра кристалла се-
мейства Spartan-3, а также напряжения 2,5 В
и 3,3 В, используемые в блоках ввода-выво-
да ПЛИС и других компонентах инструмен-
тального модуля. В качестве входного напря-
жения используется напряжение 5 В, посту-
пающее от сетевого адаптера. Светодиодный
индикатор POWER предназначен для визу-
ального контроля наличия или отсутствия
входного напряжения.
Блок индикации инструментального мо-
дуля содержит восемь светодиодов. Эти све-
тодиодные индикаторы подключены к поль-
зовательским выводам ПЛИС и могут ис-
пользоваться в проекте разрабатываемой
системы, например, для визуальной оценки
выполнения алгоритма ее функционирова-
ния или в процессе тестирования инструмен-
тального модуля.
Четырехзначный дисплей, выполненный
на основе 7-сегментных светодиодных инди-
каторов, предназначен для отображения ал-
фавитно-цифровой информации в разраба-
тываемой микропроцессорной системе.
В данном дисплее используется принцип ди-
намической индикации. Все одноименные
сегменты светодиодных индикаторов соеди-
нены между собой и подключены к опреде-
ленным пользовательским выводам ПЛИС.
Выбор конкретного индикатора в дисплее
осуществляется подачей напряжения низко-
го логического уровня на соответствующий
управляющий вход дисплея. Все управляю-
щие входы также подключены к пользова-
тельским выводам кристалла FPGA.
Блок кнопочных переключателей состоит
из четырех кнопок без фиксации, сопряжен-
ных с пользовательскими входами ПЛИС.
ектируемых системах для выполнения раз-
КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 7 '2005
KiT#51(7).qxd 9/22/2005 10:24 AM Page 99

САПР 99

личных функций, например, сброса, измене-

ния режима.
Блок ползунковых переключателей вклю-
чает в себя 8 двухпозиционных переключа-
телей, позволяющих устанавливать высокий
или низкий логический уровень сигнала
на пользовательских входах ПЛИС, к кото-
рым они подключены.
Большинство пользовательских выводов
кристалла FPGA подключено к контактам
разъемов различного типа, установленных
на плате инструментального модуля. Тем са-
мым, обеспечивается возможность реализа-
ции в проекте, выполняемом на основе
ПЛИС, ряда наиболее широко применяемых
интерфейсов вычислительных систем. Инст-
рументальный модуль предоставляет в распо-
ряжение разработчика разъемы интерфейсов
RS-232, PS/2 и VGA. Для реализации асинхрон-
ного последовательного порта в соответствии
с электрическими характеристиками интер-
фейса RS-232 в состав модуля включена схема
преобразования уровней сигналов, выпол-
ненная на основе микросхемы MAX3232
фирмы Maxim. Часть пользовательских вы-
водов ПЛИС разведена к контактам трех стан-
дартных разъемов расширения, обеспечива-
ющим возможность сопряжения с различны-
ми внешними периферийными устройствами.
Кроме того, конфигурация разъемов расши-
рения позволяет подключать к ним напрямую
следующие инструментальные модули, выпу-
скаемые фирмами Xilinx и Digilent:
• Xilinx Spartan-3 Starter Kit Expansion Boards; Рис. 5. Структурное представление обобщенной архитектуры ПЛИС семейства Spartan 3
• Digilent Expansion Boards;
• Digilent Breakout Probe Header (TPH1);
• Digilent Breadboard (DBB1); • использование глобальной сети тактовых • наличие цепочек каскадирования обеспе-
• Digilent Wire-wrap Board (DWR1); сигналов предоставляет возможность рас- чивает возможность реализации функций
• Digilent SPP, EPP, ECP Parallel Port (PIO1). пределения сигналов синхронизации внут- с большим количеством входных перемен-
ри кристаллов с малыми разбегами фронтов; ных;
Краткая характеристика ПЛИС • наличие двух видов внутренней оператив- • поддержка передачи данных с удвоенной
XC3S200, используемой ной памяти: распределенной Distributed скоростью Double Data Rate (DDR), откры-
в инструментальном модуле RAM, реализуемой на базе 4-входовых таб- вающая широкие возможности для реали-
Spartan!3 Starter Board лиц преобразования (LookUp Table, LUT) зации высокоскоростных устройств циф-
конфигурируемых логических блоков, ровой обработки сигналов;
Функциональные возможности ПЛИС и встроенной блочной памяти Block RAM, • использование технологии SelectI/O поз-
XC3S200, используемой в инструментальном которая может быть организована как двух- воляет поддерживать 17 однополюсных
модуле Spartan-3 Starter Board, характеризу- портовое ОЗУ; и 6 дифференциальных цифровых сиг-
ются следующими показателями: • максимальный объем внутренней распре- нальных стандартов ввода-вывода, в част-
• логическая емкость кристалла составляет деленной оперативной памяти Distributed ности, LVTTL, LVCMOS12, GTL, SSTL2(II),
480 конфигурируемых логических блоков RAM составляет 30 кбит; HSTL(III), PCI 3.3, AGP, CTT;
(Configurable Logic Block, CLB) или 4320 • предельная информационная емкость встро- • применение в блоках ввода-вывода функ-
логических ячеек (Logic Cell, LC); енной блочной памяти Block SelectRAM, ции цифрового управления импедан-
• 173 пользовательских контакта ввода-вы- организованной в виде секций ОЗУ сом DCI (Digitally Controlled Impedance),
вода; по 18 кбит, составляет 216 кбит; позволяющей исключить необходимость
• высокая производительность, допускаю- • возможность реализации быстрых внут- установки на печатной плате большого
щая реализацию проектов с системными ренних интерфейсов к внешним высоко- количества внешних согласующих резис-
частотами до 326 МГц; производительным элементам памяти торов;
• применение четырех цифровых блоков уп- (ОЗУ или ПЗУ); • полная поддержка протокола периферийно-
равления синхронизацией (DCM), выпол- • применение специальной логики ускорен- го сканирования в соответствии со стандар-
няющих функции умножения, деления ного переноса для выполнения высокоско- тами IEEE Std 1149.1 (JTAG) и IEEE Std 1532;
и сдвига фаз тактовых частот, и обеспечи- ростных арифметических операций; • неограниченное количество циклов загруз-
вающих расширенные возможности уп- • наличие 12 встроенных аппаратных умно- ки конфигурационных данных;
равления тактовыми сигналами не только жителей, предназначенных для вычисле- • поддержка 5 режимов конфигурирования
внутри кристалла, но и на уровне печатной ния произведения двух 18-разрядных опе- ПЛИС (Master Serial, Slave Serial, Master
платы проектируемой системы; рандов; Parallel, Slave Parallel , JTAG).

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 7 '2005

KiT#51(7).qxd 9/22/2005 10:24 AM
100 www.finestreet.ru
Рис. 6. Структура микропроцессорной системы, реализуемой на Spartan
3 Starter Board в рамках тестового проекта
Основу архитектуры кристаллов Spartan-3
XC3S200 составляет регулярная матрица кон-
фигурируемых логических блоков CLB, ок-
руженных программируемыми блоками вво-
да-вывода (Input/Output block, IOB) (рис. 5).
Кроме того, в нее входят блоки аппаратных
умножителей Multiplier Blocks, цифровые
блоки управления синхронизацией DCM
и блоки выделенной памяти Block RAM.
Коммутация всех перечисленных выше ар-
хитектурных элементов осуществляется с по-
мощью программируемых трассировочных
ресурсов нового поколения. Трассировочные
ресурсы ПЛИС семейства Spartan-3 имеют
иерархическую структуру, основным эле-
ментом которой является главная трассиро-
вочная матрица GRM (General Routing
Matrix) [1].
Функциональные возможности инструмен-
тального модуля наглядно демонстрирует те-
стовый проект. Поэтому далее кратко рассма-
тривается структура и основные характери-
стики компонентов тестового проекта.
Описание структуры
тестового проекта
Тестовый проект, включенный в состав ин-
струментального комплекта Spartan-3 Starter Kit,
выполнен с помощью комплекса средств про-
ектирования встраиваемых микропроцессор-
ных систем Xilinx Embedded Development Kit
(EDK). Этот проект представляет собой об-
разец разработки «системы на кристалле»
(System-on-Chip), реализующей в одном кор-
пусе ПЛИС функции процессора и перифе-
рийных устройств. Основой этой системы
является микропроцессорное ядро семейст-
ва MicroBlaze. Структура системы показана
на рис. 6.
В состав системы, разработанной в рамках
тестового проекта, входят следующие ком-
поненты:
• микропроцессорное ядро MicroBlaze;
• модуль универсального асинхронного при-
емопередатчика UART;
• модули параллельного интерфейса вво-
да/вывода GPIO;
• ядро контроллера 4-значного дисплея;
• таймер timer;
Page 100
САПР
• контроллер прерываний interrupt controller;
• контроллер внешней памяти EMC (External
Memory Controller);
• отладочный модуль MDM (Microprocessor
Debug Module)
• контроллер дисплея VGA;
• ядро контроллера клавиатуры PS/2.
Модуль универсального асинхронного
приемопередатчика, предназначенный для
организации обмена данными между микро-
процессорным ядром и внешними устройст-
вами (в частности, последовательным пор-
том ПК) через интерфейс RS-232, конфигу-
рируется со следующими параметрами
протокола приема-передачи:
• максимальная скорость приема-передачи
информации составляет 9600 кбит/с;
• формат передаваемых данных включает
в себя стартовый бит, 8 информационных
битов, один стоповый бит;
• контроль четности (нечетности) не произ-
водится.
Тестовый проект может быть загружен
в ПЛИС инструментального модуля с помо-
щью программы iMPACT, входящей в состав
САПР серии Xilinx ISE, или в среде системы
проектирования Xilinx EDK. Для программи-
рования конфигурационного ППЗУ серии
Platform Flash с помощью программы iMPACT
предназначен файл new_S3_Master.mcs, кото-
рый расположен в разделе download рабоче-
го каталога тестового проекта. Процесс за-
грузки конфигурационной последовательно-
сти в рамках системы проектирования Xilinx
EDK подробно рассмотрен в одной из преды-
дущих публикаций [2].
Тестовая программа TestApp, загружаемая
в программную память микропроцессорной
системы, выполняет проверку всех устройств
ввода-вывода, которые включены в ее состав.
Результаты проверки отображаются с помо-
щью средств индикации инструментального
модуля и на экране внешнего дисплея VGA.
Использование инструментального
модуля Spartan!3 Starter Board
Перед началом работы с инструментальным
модулем следует подключить загрузочный ка-
бель, входящий в состав инструментального
комплекта, к разъему JTAG-интерфейса пла-
ты, а также необходимые кабели к разъемам,
предназначенным для обмена данными
с внешними устройствами. В частности,
при реализации прилагаемого тестового про-
екта нужно подключить коммуникационный
кабель к разъему последовательного порта
DB-9 модуля и разъему соответствующего
COM-порта компьютера. Кроме того, необхо-
димо, используя стандартный VGA-кабель, со-
единить разъем VGA-порта модуля с входом
дисплея, соответствующего спецификации
VGA или SVGA. После этого можно подать пи-
тание на инструментальный модуль, подклю-
чив выходной разъем сетевого адаптера, и ак-
тивизировать средства программирования
(программу iMPACT, входящую в состав САПР
серии Xilinx ISE). При успешном выполнении
указанных операций после обнаружения загру-
зочного кабеля производится автоматический
поиск и инициализация цепочки периферий-
ного сканирования (включающей в себя ПЛИС
и ППЗУ), подключенной к используемому
JTAG-порту. Информация об обнаруженной
цепочке периферийного сканирования пред-
ставлена в графической форме в рабочей обла-
сти основного окна и в текстовом виде в окне
регистрации сообщений программы iMPACT.
После этого можно приступать к выполнению
операций программирования ППЗУ или кон-
фигурирования ПЛИС, а также обратного счи-
тывания конфигурационных данных или кон-
трольной информации из ППЗУ. Последова-
тельность необходимых для этого процедур
подробно была рассмотрена ранее [3]. ■
Литература
1. Кузелин М. О., Кнышев Д. А., Зотов В. Ю. Совре-
менные семейства ПЛИС фирмы Xilinx: Спра-
вочное пособие. М.: Горячая линия — Телеком.
2004.
2. Зотов В. Разработка встраиваемых микропроцес-
сорных систем на основе ядра MicroBlaze, реали-
зуемых в ПЛИС семейств FPGA фирмы Xilinx,
с помощью «мастера» Base System Builder Wizard
// Компоненты и технологии. 2005. №№ 3–4.
3. Зотов В. Проектирование цифровых устройств
на основе ПЛИС фирмы Xilinx в САПР WebPack
ISE. М.: Горячая линия — Телеком. 2003.
КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 7 '2005