Вы находитесь на странице: 1из 40

Министерство образования Республики Беларусь

Учреждение образования
БЕЛОРУССКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ
ИНФОРМАТИКИ И РАДИОЭЛЕКТРОНИКИ

Факультет компьютерных систем и сетей


Кафедра электронных вычислительных средств
Дисциплина основы проектирования электронных вычислительных средств

ПОЯСНИТЕЛЬНАЯ ЗАПИСКА
к курсовому проекту
на тему

ПРОЕКТИРОВАНИЕ ЦИФРОВЫХ УСТРОЙСТВ НА


ИНТЕГРАЛЬНЫХ МИКРОСХЕМАХ

БГУИР КП 1-40 02 02 009 ПЗ

Студент гр. 850701 С. А. Каленик

Руководитель В. Ю. Герасимович

Минск 2020
CОДЕРЖАНИЕ

ВВЕДЕНИЕ .............................................................................................................. 4
1 ЗАДАНИЕ №1 – А.1.12, 18 ................................................................................. 5
1.1 Условие задачи ........................................................................................................ 5
1.2 Краткие теоретические сведения ........................................................................... 5
1.3 Синтез принципиальной схемы ............................................................................. 5
1.4 Схемотехническое моделирование схемы ............................................................ 8
2 ЗАДАНИЕ №2 – А.2.5, 155 ................................................................................. 9
2.1 Условие задачи ........................................................................................................ 9
2.2 Краткие теоретические сведения ........................................................................... 9
2.3 Синтез принципиальной схемы ............................................................................. 9
2.4 Схемотехническое моделирование схемы .......................................................... 11
3 ЗАДАНИЕ №3 – А.3.3, Д ................................................................................... 12
3.1 Условие задачи ...................................................................................................... 12
3.2 Краткие теоретические сведения ......................................................................... 12
3.3 Синтез принципиальной схемы ........................................................................... 12
3.4 Схемотехническое моделирование схемы .......................................................... 15
4 ЗАДАНИЕ №4 – А.4.7 ....................................................................................... 17
4.1 Условие задачи ...................................................................................................... 17
4.2 Краткие теоретические сведения ......................................................................... 17
4.3 Синтез принципиальной схемы ........................................................................... 17
4.4 Схемотехническое моделирование схемы .......................................................... 18
5 ЗАДАНИЕ №5 – А.5.8 ....................................................................................... 20
5.1 Условие задачи ...................................................................................................... 20
5.2 Краткие теоретические сведения ......................................................................... 20
5.3 Синтез принципиальной схемы ........................................................................... 20
5.4 Схемотехническое моделирование схемы .......................................................... 21
6 ПАРАМЕТРЫ ИСПОЛЬЗУЕМЫХ МИКРОСХЕМ ....................................... 23
6.1 Микросхема КР1533ЛА3 ...................................................................................... 23
6.2 Микросхема КР1533ЛА4 ...................................................................................... 24
6.3 Микросхема КР1533ЛА1 ...................................................................................... 26
6.4 Микросхема КР1533КП2 ...................................................................................... 27
6.5 Микросхема КР1533ТВ15..................................................................................... 29
Вывод питания от источника напряжения ................................................................ 30

2
6.6 Микросхема КР1533ЛИ1 ...................................................................................... 31
6.7 Микросхема КР1533КП13 .................................................................................... 33
6.8 Микросхема КР555ИМ6 ....................................................................................... 35
ЗАКЛЮЧЕНИЕ ..................................................................................................... 38
СПИСОК ИСПОЛЬЗУЕМЫХ ИСТОЧНИКОВ ................................................. 39
ПРИЛОЖЕНИЕ А ................................................................................................. 40

3
ВВЕДЕНИЕ
Дисциплина «Основы проектирования электронных вычислительных
средств» является одной из основных дисциплин специальности. Данный
курсовой проект предназначен для ознакомления и получения практических
навыков проектирования цифровых устройств на базе интегральных
микросхем. Интегральные микросхемы позволили осуществить
проектирование и промышленное производство функционально сложной
вычислительной аппаратуры, отличающейся от аппаратуры предыдущих
поколений лучшими параметрами, меньшими потребляемой энергией и
стоимостью.
В ходе курсового проекта будут рассматриваться следующие цифровые
устройства: преобразователь кодов, генератор чисел, реверсивный
сдвигающий регистр и сумматор с условным переносом.
Для решения вышеизложенных задач использовались элементы серии
КР1533 и К555. Также учитывался тот факт, что для достаточного
быстродействия и надежности устройств необходимо использовать
минимальное количество микросхем.

4
1 ЗАДАНИЕ №1 – А.1.12, 18
1.1 Условие задачи

Построить преобразователь кодов из кода 5421 в код 7421. Учесть при


минимизации избыточные наборы.

1.2 Краткие теоретические сведения

Возможность совершать преобразования из одного кода в другой –


наиболее общее требование, предъявляемое к цифровым системам.
Важнейшей двоичной формой представления числа является двоичный
код. Однако иногда удобнее использовать другие виды кодирования,
например, двоично-десятичный, код Хэмминга, код Грея, код Джонсона,
прямой, обратный коды и др. Для перевода числа из одной формы в другую
используют преобразователи кода.
Для представления информации в десятичной системе счисления и
выполнения операций над десятичными числами используется двоично-
десятичное кодирование, при котором каждая десятичная цифра
представляется группой двоичных цифр. Число цифр в таких группах строго
фиксируется с сохранением всех левых нулевых разрядов [1].
Разновидностями двоично-десятичных кодов являются рассматриваемые
коды 5421 и 7421.

1.3 Синтез принципиальной схемы

Прежде всего, мы составляем таблицу истинности и уравнения алгебры


логики, по которым строятся принципиальная схема. Составим таблицу
истинности кодов 5421 и кодов 7421.

Таблица 1.1 – Таблица истинности преобразователя кода 5421 в код 7421


Код 5421 Код 7421 Код 5421 Код 7421
x3 x2 x1 x0 y3 y2 y1 y0 x3 x2 x1 x0 y3 y2 y1 y0
0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 1
0 0 0 1 0 0 0 1 1 0 0 1 0 1 1 0
0 0 1 0 0 0 1 0 1 0 1 0 1 0 0 0
0 0 1 1 0 0 1 1 1 0 1 1 1 0 0 1
0 1 0 0 0 1 0 0 1 1 0 0 1 0 1 0

5
Нанесем функции 𝑦𝑖 на карты Карно, добавив избыточные наборы кода
5421 (рисунок 1.1).

Рисунок 1.1 - Карты Карно для преобразователя кода 5421 в код 7421

После получения контуров на картах Карно получили значения


выходных функций для избыточных наборов кода 5421 (таблица 1.2).

Таблица 1.2 – Избыточные наборы кода 5421


Код 5421 Код 7421 Код 5421 Код 7421
x3 x2 x1 x0 y3 y2 y1 y0 x3 x2 x1 x0 y3 y2 y1 y0
0 1 0 1 1 0 1 0 1 1 0 1 0 1 0 1
0 1 1 0 0 1 0 1 1 1 1 0 1 0 0 1
0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1

6
По картам Карно можно записать логические выражения для выходных
функций кода 7421:
𝑦 =𝑥 𝑥 ⋁𝑥 𝑥
𝑦 = 𝑥 𝑥̅ ⋁𝑥̅ 𝑥̅ 𝑥
𝑦 = 𝑥 𝑥̅ ⋁𝑥 𝑥 ⋁𝑥̅ 𝑥
𝑦 = 𝑥 𝑥̅ ⋁𝑥 𝑥 ⋁𝑥̅ 𝑥̅ 𝑥̅ 𝑥

После минимизации функций можно приступать к составлению


принципиальной схемы. Для того, чтобы уменьшить число используемых
микросхем, переходим от базиса И, ИЛИ, НЕ, к базису И-НЕ. При данной
реализации, число используемых микросхем равно пяти.

𝑦 =𝑥 𝑥 ⋁𝑥 𝑥
𝑦 = 𝑥 𝑥̅ ⋁𝑥̅ 𝑥̅ 𝑥
𝑦 = 𝑥 𝑥̅ ⋁𝑥 𝑥 ⋁𝑥̅ 𝑥
𝑦 = 𝑥 𝑥̅ ⋁𝑥 𝑥 ⋁𝑥̅ 𝑥̅ 𝑥̅ 𝑥

После раскрытия нижней черты отрицания по закону Де-Моргана


получаем:

𝑦 =𝑥 𝑥 ∙𝑥 𝑥
𝑦 = 𝑥 𝑥̅ ∙ 𝑥̅ 𝑥̅ 𝑥
𝑦 = 𝑥 𝑥̅ ∙ 𝑥 𝑥 ∙ 𝑥̅ 𝑥
𝑦 = 𝑥 𝑥̅ ∙ 𝑥 𝑥 ∙ 𝑥̅ 𝑥̅ 𝑥̅ 𝑥

Схема электрическая принципиальная законченного устройства


приведена на чертеже ГУИР 431324.001 Э3 в Приложении А.

7
1.4 Схемотехническое моделирование схемы

Рисунок 1.2 – Моделируемая схема преобразователя кода в среде Xilinx ISE

Рисунок 1.3 – Временная диаграмма симуляции преобразователя кода

8
2 ЗАДАНИЕ №2 – А.2.5, 155
2.1 Условие задачи

Построить только на одной ИМС КР1533КП2 комбинационный узел,


выполняющий функцию:

Таблица 2.1 – Таблица истинности функции F155


A B C F155
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 1

2.2 Краткие теоретические сведения

Мультиплексором называется логическая схема, которая позволяет


выбирать только один из набора входных сигналов и передавать его на
единственный выход. Входы мультиплексора делятся на информационные и
адресные. Для выбора сигнала, который будет передан на выход, служат
адресные входы. При отсутствии разрешения работы на выход подается «0»
независимо от информационных и адресных сигналов.
Работу мультиплексора можно упрощенно представить с помощью
многофункционального ключа. Адресные входы задают переключателю
определенное положение, соединяя с выходом один из информационных
входов [2].

2.3 Синтез принципиальной схемы

По данным из таблицы 2.1 получаем функцию:

𝐹 = 𝐴̅𝐵𝐶̅ ⋁𝐴̅𝐵𝐶 ⋁𝐴𝐵𝐶̅ ⋁𝐴𝐵𝐶

9
Построим для функции карту Карно, чтобы выяснить, потребуется ли
реализовать дополнительный инвертор.

Рисунок 2.1 – Карта Карно для функции F155

𝐹 = 𝐵𝐶̅ ⋁𝐴𝐵 ⋁𝐵𝐶

Видно, что все переменные встречаются в инверсном виде, поэтому для


адресных входов можно выбрать любые 2 переменные. Пусть это будут B и C.
Тогда переформируем таблицу истинности из ABC в BCA (таблица 2.2).

Таблица 2.2 – Видоизмененная таблица истинности функции F155


B C A 𝐹
0 0 0 1
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1

Из-за того, что входы работы мультиплексора КР1533КП2 инверсные,


то мы подадим 0 на вход «1С».
Схема электрическая принципиальная законченного устройства
приведена на чертеже ГУИР 431243.002 Э3 в Приложении А.

10
2.4 Схемотехническое моделирование схемы

Рисунок 2.2 - Моделируемая схема комбинационного узла на основе мультиплексора

Рисунок 2.3 – Временная диаграмма симуляции комбинационного


узла на основе мультиплексора

11
3 ЗАДАНИЕ №3 – А.3.3, Д
3.1 Условие задачи

На выходах четырех JK-триггеров построить генератор чисел 1-13-6-4.

3.2 Краткие теоретические сведения

Генератором кодов (числовых последовательностей) называется узел,


дающий на выходах заданную последовательность кодов (двоичных чисел).
Число состояний генератора называется длиной последовательности чисел,
которая определяется как число тактов машинного времени (периодов
синхросигналов), после которого последовательность чисел на выходе
генератора повторяется. По своей структуре генераторы чисел близки к
счетчикам, либо к регистрам.
Основным свойством любого триггера является то, что он имеет два
устойчивых состояния, которые могут быть представлены логическим “0” и
логической “1” соответственно. В цифровых системах используются T–, SR–,
JK– и D– триггеры.
JK-триггер имеет два информационных входа J и K, причем при J = K =
1 триггер инвертирует предыдущее состояние, а при остальных комбинациях
сигналов на входах функционирует как RS- триггер, если принять J-вход за S-
вход, а вход K – за вход R [3].

3.3 Синтез принципиальной схемы

Составим таблицу переходов генератора чисел последовательности 14-


0-6-9 с помощью управляющей таблицы 3.1.

Таблица 3.1 – Управляющая таблица JK-триггера


𝑄 →𝑄 J𝐾

0→0 0-
0→1 1-
1→0 -0
1→1 -1

12
Таблица 3.2 – Таблица переходов генератора чисел
𝑄 𝑄 𝑄 𝑄 𝐽 𝐾 𝐽 𝐾 𝐽
0 0 0 1 1 - 1 - 0
1 1 0 1 - 0 - 1 1
0 1 1 0 0 - - 1 -
0 1 0 0 0 - - 0 0
𝑄 𝑄 𝑄 𝑄 𝐽 𝐾 𝐽 𝐾 𝐽

Анализируя таблицу 3.2 можно заметить, что 𝐾 = 0, 𝐽 = 1, 𝐾 = 0.


Составим карту Карно для 𝐽 , 𝐾 , 𝐽 , 𝐽 и 𝐾 . В избыточных наборах ставим
«-».

Рисунок 3.1 – Карты Карно для сигналов 𝐽𝑖 и 𝐾𝑖 , подключаемых


к информационным входам JK-триггеров пересчетного устройства

Минимизируем по рисунку 3.1 функции 𝐽 , 𝐾 и 𝐽 . В итоге получаем:

𝐽 = 𝑄 , 𝐾 = 0;
𝐽 = 1, 𝐾 = 𝑄 ⋁𝑄 ;

13
𝐽 = 𝑄 , 𝐾 = 0;
𝐽 =𝑄 ,𝐾 = 𝑄 ;

Для построения графа выпишем 12 избыточных состояний (таблица 3.3),


по уравнениям 𝐽 , 𝐾 заполним значения 𝐽 , 𝐾 , а по таблице 3.4 переключения
J𝐾 -триггера определи следующие состояния в момент времени t+1.

Таблица 3.3 - Таблица переходов для избыточных состояний


t 𝑡+1
𝑄 𝑄 𝑄 𝑄 𝑄 𝐽 𝐾 𝐽 𝐾 𝐽 𝐾 𝐽 𝐾 𝑄 𝑄 𝑄 𝑄 𝑄
0 0 0 0 0 0 0 1 0 0 0 1 1 0 1 0 1 5
2 0 0 1 0 0 0 1 1 0 0 0 1 0 1 0 0 4
3 0 0 1 1 1 0 1 1 0 0 0 1 1 1 0 1 13
5 0 1 0 1 1 0 1 1 0 0 1 1 1 1 0 1 13
7 0 1 1 1 1 0 1 1 0 0 0 1 1 1 0 1 13
8 1 0 0 0 0 0 1 0 1 0 1 0 0 1 1 1 7
9 1 0 0 1 1 0 1 1 1 0 1 0 0 1 1 0 6
10 1 0 1 0 0 0 1 1 1 0 0 0 0 1 0 0 4
11 1 0 1 1 1 0 1 1 1 0 0 0 0 1 0 0 4
12 1 1 0 0 0 0 1 0 1 0 1 0 0 0 1 1 3
14 1 1 1 0 0 0 1 1 1 0 0 0 0 1 0 0 4
15 1 1 1 1 1 0 1 1 1 0 0 0 0 1 0 0 4

Таблица 3.4 – Таблица переключения J𝐾 триггера


J 𝐾 𝑄
0 0 0
0 1 𝑄
1 0 𝑄
1 1 1

14
Рисунок 3.2 – Граф состояний генератора чисел

При данной реализации видно, что при любых помехах генератор


возвращается в свое правильное рабочее состояние.
Схема электрическая принципиальная законченного устройства
приведена на чертеже ГУИР 431231.003 Э3 в Приложении А.

3.4 Схемотехническое моделирование схемы

Рисунок 3.3 – Моделируемая схема генератора чисел

15
Рисунок 3.4 – Временная диаграмма симуляции генератора чисел

16
4 ЗАДАНИЕ №4 – А.4.7
4.1 Условие задачи

Построить схему 2-разрядного реверсивного сдвигающего регистра.


Привести временную диаграмму.

4.2 Краткие теоретические сведения

Регистры – самые распространённые узлы цифровых устройств. Они


оперируют с множеством связанных переменных, составляющих слово.
Главный классификационный признак регистров – способ приёма и
выдачи данных. По этому признаку различают параллельные, сдвигающие
(последовательные) и параллельно-последовательные.
Сдвиговые регистры представляют собою цепочку разрядных схем,
связанных цепями переноса. В регистре первый разряд вводимого числа
А подаётся на вход одного, крайнего слева, разряда регистра 𝑃 и вводится
в него при поступлении первого синхроимпульса 𝑄 = 𝐴 . При
поступлении следующего синхроимпульса значение А , поступающее c
выхода разряда 𝑃 , вводится в разряд 𝑃 , то есть устанавливается 𝑄 =
𝐴 , а в разряд 𝑃 , поступает следующий разряд числа А : устанавливается
𝑄 = 𝐴 и т.д. [3].

4.3 Синтез принципиальной схемы

Реверсивный сдвигающий регистр необходимо построить на основе


микросхемы КР1533ТВ15. Микросхема КР1533ТВ15 состоит из двух JK
триггеров.
Для создания реверсивного сдвигающего регистра необходимо добавить
управляющий сигнал reverse в зависимости от которого у нас будет
выбираться направление сдвига. При reverse = 0 сдвиг будет направлен вправо.
При reverse = 1 сдвиг будет направлен влево.

Таблица 4.1 - Таблица переходов реверсивного сдвигающего регистра


reverse X 𝑄 𝑄 𝑄 𝑄
0 0 0 0 0 0
0 0 0 1 0 0

17
Продолжение таблицы 4.1
reverse X 𝑄 𝑄 𝑄 𝑄
0 0 1 0 0 1
0 0 1 1 0 1
0 1 0 0 1 0
0 1 0 1 1 0
0 1 1 0 1 1
0 1 1 1 1 1
1 0 0 0 0 0
1 0 0 1 1 0
1 0 1 0 0 0
1 0 1 1 1 0
1 1 0 0 0 0
1 1 0 1 1 0
1 1 1 0 0 0
1 1 1 1 1 0

Схема электрическая принципиальная законченного устройства


приведена на чертеже ГУИР 431233.004 ЭЗ в Приложении А.

4.4 Схемотехническое моделирование схемы

Рисунок 4.1 – Моделируемая схема 2-разрядного реверсивного сдвигающего регистра

18
Рисунок 4.2 – Временная диаграмма симуляции 2-разрядного реверсивного сдвигающего
регистра

19
5 ЗАДАНИЕ №5 – А.5.8
5.1 Условие задачи

Построить 8-разрядный сумматор с условным переносом.

5.2 Краткие теоретические сведения

Сумматором называется комбинационное логическое устройство,


предназначенное для выполнения операции арифметического сложения чисел
в двоичном коде.
Виды сумматоров: одноразрядный сумматор, сумматор для
последовательных операндов, сумматор для параллельных операндов с
последовательным переносом, сумматор для параллельных операндов с
параллельным переносом, сумматор групповой структуры с цепным
переносом, сумматор групповой структуры с параллельным межгрупповым
переносом, сумматор с условным переносом, накапливающий сумматор.
Идея построения сумматора с условным переносом такова. Имея
сумматор с n разрядами, делят его на две равные группы с разрядами n/2.
Старшую группу дублируют, так что в схему входят 3 сумматора с
разрядностью n/2. На одном суммируются младшие поля. На втором – старшие
поля операндов при условии Свх=1, в третьем – старшие поля операндов при
условии Свх=0. После получения результата в младшем сумматоре становится
известным фактическое значение переноса в старший сумматор, и из двух
заготовленных заранее результатов выбирается тот, который нужен в данном
случае. Цепь последовательного переноса здесь как бы укорачивается вдвое,
т.к. обе половины сумматора работают параллельно во времени [3].

5.3 Синтез принципиальной схемы

Сумматор с условным переносом можно построить на основе


микросхемы К555ИМ6 – четырехразрядный двоичный сумматор с
ускоренным переносом.
Для построения сумматора необходимо 3 микросхемы К555ИМ6, первая
понадобиться для вычисления суммы первых 4-х разрядов, вторая и третья
будут считать сумму последних 4-х разрядов, но вторая будет считать будто
бы после суммирования первых 4-х разрядов в остаток попала 1, а третья будет
считать с 0. После чего при помощи остатка первой схемы и мультиплексоров

20
выбираются результаты правильные выходные значения. Также, для того,
чтобы эту схему можно было масштабировать, добавлен еще один
мультиплексор, который в зависимости от остатка первой схемы выбирает чей
остаток пойдет на выход.
Схема электрическая принципиальная законченного устройства
приведена на чертеже ГУИР 31231.005 ЭЗ в Приложении А.

5.4 Схемотехническое моделирование схемы

Рисунок 5.1 – Моделируемая схема 8-разрядного сумматора с условным переносом

21
Рисунок 5.2 – Временная диаграмма 8-разрядного сумматора с условным переносом

22
6 ПАРАМЕТРЫ ИСПОЛЬЗУЕМЫХ МИКРОСХЕМ
6.1 Микросхема КР1533ЛА3

Микросхема содержит четыре идентичных логических элемента со


стандартными активными выходами, выполняющих Булевы функции 𝑌 =
𝐷1 ∗ 𝐷2 или 𝑌 = 𝐷1 + 𝐷2 в положительной логике [4].

Рисунок 6.1 – Условно-графическое обозначение КР1533ЛА3

Таблица 6.1 – Таблица назначения выводов КР1533ЛА3


Номер вывода Обозначение вывода Назначение вывода
01 1D1 Вход информационный
02 1D2 Вход информационный
03 Y1 Выход
04 2D1 Вход информационный
05 2D2 Вход информационный
06 Y2 Выход
07 0V Общий вывод
08 Y3 Выход
09 3D1 Вход информационный
10 3D2 Вход информационный
11 Y4 Выход
12 4D1 Вход информационный
13 4D2 Вход информационный
14 UCC Напряжение питания

23
Таблица 6.2 – Статические параметры КР1533ЛА3
Норма
Обозначение Наименование параметра
Не менее Не более
Выходное напряжение высокого
U0H 2.5 –
уровня, В
Выходное напряжение низкого 0.4
U0L –
уровня, В 0.5
IIH Входной ток высокого уровня, мкА – 20
IIL Входной ток низкого уровня, мА – |-0.1|

Таблица 6.3 – Динамические параметры КР1533ЛА3


Норма
Обозначение Наименование параметра
Не менее Не более
Время задержки распространения
tPLH – 11
сигнала при выключении, нс
Время задержки распространения
tPHL – 8
сигнала при выключении, нс

6.2 Микросхема КР1533ЛА4

Микросхема содержит три идентичных логических элемента,


выполняющих Булеву функцию 𝑌 = 𝐷1 ∗ 𝐷2 ∗ 𝐷3 или 𝑌 = 𝐷1 + 𝐷2 + 𝐷3 в
положительной логике [4].

Рисунок 6.2 – Условно-графическое обозначение КР1533ЛА4

24
Таблица 6.4 – Таблица назначения выводов КР1533ЛА4
Номер вывода Обозначение вывода Назначение вывода
01 1D1 Вход информационный
02 1D2 Вход информационный
03 2D1 Вход информационный
04 2D2 Вход информационный
05 2D3 Вход информационный
06 2Y Выход
07 0V Общий вывод
08 3Y Выход
09 3D1 Вход информационный
10 3D2 Вход информационный
11 3D3 Вход информационный
12 1Y Выход
13 1D3 Вход информационный
14 UCC Напряжение питания

Таблица 6.5 – Статические параметры КР1533ЛА4


Норма
Обозначение Наименование параметра
Не менее Не более
Выходное напряжение высокого
U0H 2.5 –
уровня, В
Выходное напряжение низкого 0.4
U0L –
уровня, В 0.5
IIH Входной ток высокого уровня, мкА – 20
IIL Входной ток низкого уровня, мА – |-0.1|

Таблица 6.6 – Динамические параметры КР1533ЛА4


Норма
Обозначение Наименование параметра
Не менее Не более
Время задержки распространения
tPLH – 11
сигнала при выключении, нс
Время задержки распространения
tPHL – 10
сигнала при выключении, нс

25
6.3 Микросхема КР1533ЛА1

Микросхема содержит два идентичных логических элемента со


стандартными активными выходами, выполняющих Булевы функции
𝑌 = 𝐷1 ∗ 𝐷2 ∗ 𝐷3 ∗ 𝐷4 или 𝑌 = 𝐷1 + 𝐷2 + 𝐷1 + 𝐷2 в положительной
логике [4].

Рисунок 6.3 – Условно-графическое обозначение КР1533ЛА3

Таблица 6.7 – Таблица назначения выводов КР1533ЛА1


Номер вывода Обозначение вывода Назначение вывода
01 1D1 Вход информационный
02 1D2 Вход информационный
03 – –
04 1D3 Вход информационный
05 1D4 Вход информационный
06 Y1 Выход
07 0V Общий вывод
08 Y2 Выход
09 2D1 Вход информационный
10 2D2 Вход информационный
11 –
12 2D3 Вход информационный
13 2D4 Вход информационный
14 UCC Напряжение питания

26
Таблица 6.8 – Статические параметры КР1533ЛА1
Норма
Обозначение Наименование параметра
Не менее Не более
Выходное напряжение высокого
U0H 2.5 –
уровня, В
Выходное напряжение низкого 0.4
U0L –
уровня, В 0.5
IIH Входной ток высокого уровня, мкА – 20
IIL Входной ток низкого уровня, мА – |-0.1|

Таблица 6.9 – Динамические параметры КР1533ЛА1


Норма
Обозначение Наименование параметра
Не менее Не более
Время задержки распространения
tPLH – 11
сигнала при выключении, нс
Время задержки распространения
tPHL – 10
сигнала при выключении, нс

6.4 Микросхема КР1533КП2

Микросхема КР1533КП2 представляет собой сдвоенный селектор-


мультиплексор «1 из 4» с общими входами выбора данных и раздельными
входами стробирования. При высоком уровне напряжения на входе
стробирования C соответствующий выход Y устанавливается в состояние
низкого уровня напряжения, в ином случае на выход приходит информация от
выбранного входами SED1, SED2 информационного входа D0 – D3.

27
Рисунок 6.4 – Условно-графическое обозначение КР1533КП2

Таблица 6.10 – Таблица назначения выводов КР1533КП2


Номер вывода Обозначение вывода Назначение вывода
01 1𝐶 Вход стробирования
02 SED2 Вход «Выбор данных»
03 1D3 Вход информационный
04 1D2 Вход информационный
05 1D1 Вход информационный
06 1D0 Вход информационный
07 1Y Выход
08 0V Общий вывод
09 2Y Выход
10 2D0 Вход информационный
11 2D1 Вход информационный
12 2D2 Вход информационный
13 2D3 Вход информационный
14 SED1 Вход «Выбор данных»
15 2𝐶 Вход стробирования
16 Вывод питания от источника
UCC
напряжения

28
Таблица 6.11 – Статические параметры КР1533КП2
Норма
Обозначение Наименование параметра
Не менее Не более
Выходное напряжение высокого 2.5
U0H –
уровня, В 2.4
Выходное напряжение низкого 0.4
U0L –
уровня, В 0.5
IIH Входной ток высокого уровня, мкА – 20
IIL Входной ток низкого уровня, мкА – |-0.1|

Таблица 6.12 – Динамические параметры КР1533КП2


Норма
Обозначение Наименование параметра
Не менее Не более
Время задержки распространения
сигнала при выключении, нс
tPLH – По выводам 03-06, 10-13 – 10
– По выводам 02, 14 21
– По выводам 01, 15 18
Время задержки распространения
сигнала при выключении, нс
tPHL – По выводам 03-06, 10-13 – 15
– По выводам 02, 14 21
– По выводам 01, 15 18

6.5 Микросхема КР1533ТВ15


Микросхема содержит два независимых - триггера, срабатывающих по
положительному фронту тактового импульса.

Рисунок 6.5 – Условно-графическое обозначение КР1533ТВ15

29
Таблица 6.13 - Таблица истинности
Входы Выходы
S R J K C Q Q
L H X X X H L
H L X X X L H
L L X X X H* H*
H H L L L→H L H
H H H L L→H Счетный режим
H H L H L→H Q0 Q0
H H H H L→H H L
H H x x L Q0 Q0
*- неопределенное состояние

Таблица 6.14 - Таблица назначения выводов КР1534ТВ15


1 2 3
01 1R Вход установки в состояние «Логический 0»
02 1J Вход информационный
03 1K Вход информационный
04 1C Вход синхронизации
05 1S Вход установки в состояние «Логический 1»
06 1Q Выход
07 1Q Выход
08 0V Общий вывод
09 2Q Выход
10 2Q Выход
11 2S Вход установки в состояние «Логический 1»
12 2C Вход синхронизации
13 2K Вход информационный
14 2J Вход информационный
15 2R Вход установки в состояние «Логический 0»
16 Ucc Вывод питания от источника напряжения

30
Таблица 6.15 - Статические параметры КР1533ТВ15
Норма
Обозначение Наименование Единица
не не
параметра измерения
менее более
Выходное напряжение
UOH высокого уровня 4.5 В
Выходное напряжение 0.4 В
UOL
низкого уровня 0.5 В
Входной ток высокого уровня
IIH по выводам 1,5,11,15 40 мкА
по выводам 2-4, 12-14 20
Входной ток низкого уровня
IIL по выводам 1,5,11,15 - 0.4 мА
по выводам 2-4, 12-14 - 0.2
IO Выходной ток -10 -60 мА
ICC Ток потребления 4.0 мА
Прямое падение напряжения на
UDI антизвонном диоде -1.5 В

Таблица 6.16 - Динамические параметры КР1533ТВ15


Норма
Единица
Обозначение Наименование
не не измере-
параметра
менее более ния
Время задержки распространения сигнала при
выключении
TLH по выводам 1,5,11,15 HC
13
по выводам 4, 12 16
Время задержки распространения сигнала при
включении
THL по выводам 1,5,11,15 НС
15
по выводам 2-4, 12-14 18

6.6 Микросхема КР1533ЛИ1

Микросхема содержит четыре идентичных логических элемента со


стандартными активными выходами, выполняющих Булевы функции 𝑌 =
𝐷1 ∗ 𝐷2 или 𝑌 = 𝐷1 + 𝐷2 в положительной логике[3].

31
Рисунок 6.6 – Условно-графическое обозначение КР1533ЛИ1

Таблица 6.17 – Таблица назначения выводов КР1533ЛИ1


Номер вывода Обозначение вывода Назначение вывода
01 1D1 Вход информационный
02 1D2 Вход информационный
03 Y1 Выход
04 2D1 Вход информационный
05 2D2 Вход информационный
06 Y2 Выход
07 0V Общий вывод
08 Y3 Выход
09 3D1 Вход информационный
10 3D2 Вход информационный
11 Y4 Выход
12 4D1 Вход информационный
13 4D2 Вход информационный
14 Ucc Напряжение питания

32
Таблица 6.18 – Статические параметры КР1533ЛИ1
Норма
Обозначение Наименование параметра
Не менее Не более
Выходное напряжение высокого
U0H 2.5 –
уровня, В
Выходное напряжение низкого 0.4
U0L –
уровня, В 0.5
IIH Входной ток высокого уровня, мкА – 20
IIL Входной ток низкого уровня, мА – |-0.1|

Таблица 6.19 – Динамические параметры КР1533ЛИ1


Норма
Обозначение Наименование параметра
Не менее Не более
Время задержки распространения
tPLH – 14
сигнала при выключении, нс
Время задержки распространения
tPHL – 10
сигнала при выключении, нс

6.7 Микросхема КР1533КП13

Микросхема практически объединяет в одном 16-выводном корпусе


основные функции микросхем КР1533КП16 и КР1533ТМ8.
При низком уровне напряжения на входе выбора слова на внутренние
входы регистра поступает слово A1, B1, C1, D1, при высоком – слово A2, B2,
C2, D2. По отрицательному фронту импульса синхронизации выбранное слово
записывается в регистр и передается на выход.

Рисунок 6.7 – Условно-графическое обозначение КР1533КП13

33
Таблица 6.20 – Таблица назначения выводов КР1533КП13
Номер вывода Обозначение вывода Назначение вывода
01 B2 Вход информационный
02 A2 Вход информационный
03 A1 Вход информационный
04 B1 Вход информационный
05 C2 Вход информационный
06 D2 Вход информационный
07 D1 Вход информационный
08 0V Общий вывод
09 C1 Вход информационный
10 SES Вход «выбор слова»
11 SYN Вход стробирования
12 Q4 Выход
13 Q3 Выход
14 Q2 Выход
15 Q1 Выход
16 UCC Напряжения питания

Таблица 6.21 – Статические параметры КР1533КП13


Норма
Обозначение Наименование параметра
Не менее Не более
Выходное напряжение высокого
U0H 2.5 –
уровня, В
Выходное напряжение низкого 0.4
U0L –
уровня, В 0.5
IIH Входной ток высокого уровня, мкА – 20
IIL Входной ток низкого уровня, мА – |-0.2|

Таблица 6.22 – Динамические параметры КР1533КП13


Норма
Обозначение Наименование параметра
Не менее Не более
Время задержки распространения
tPLH – 33
сигнала при выключении, нс
Время задержки распространения
tPHL – 27
сигнала при выключении, нс

34
6.8 Микросхема КР555ИМ6

Микросхема К555ИМ6 — четырехразрядный двоичный сумматор с


ускоренным переносом. Он складывает два четырехразрядных слова плюс
входной перенос. Он принимает два четырехразрядных слова по входам
данных АО...A3 и ВО...ВЗ, а по входу Сn — сигнал переноса. Сумма разрядов
входных слов появляется на выходах S О... 2 3. На выходе Cn+1 выделяется
сигнал переноса.
Сумматор может работать со словами как положительной, так и
отрицательной логики.
Суммирование происходит по уравнению:

C n  2 0 ( A0  B 0)  21 ( A1  B1)  2 2 ( A2  B 2)  2 3 ( A3  B3) 
 2 0  0  21 1  2 2  2  2 3  3  2 4 C n 1 (6.9.1)

Рисунок 6.8 – Условно-графическое обозначение КР555ИМ6

35
Таблица 6.23 – Таблица назначения выводов К555ИМ6
Номер вывода Обозначение вывода Назначение вывода
01 S1 Выход сумма второго разряда
02 B1 Вход второго разряда
03 А1 Вход второго разряда
04 S0 Выход сумма первого разряда
05 А0 Вход первого разряда
06 B0 Вход первого разряда
07 С0 Перенос разряда на сумматор
08 0V Общий вывод
09 С4 Перенос разряда с сумматора
10 S3 Выход сумма четвёртого разряда
11 B3 Вход четвёртого разряда
12 А3 Вход четвёртого разряда
13 S2 Выход сумма третьего разряда
14 А2 Вход третьего разряда
15 B2 Вход третьего разряда
16 U Вывод питания от источника
напряжения

Таблица 6.24 – Таблица истинности


Данные на входе Сn A0 A1 A2 A3 B1 B2 B0
Электрические 0 0 1 0 1 0 0 1
уровни
Активный уровень 0 0 1 0 1 0 0 1
«1»
Активный уровень 1 1 0 1 0 1 1 0
«0»
Данные на входе B3 ∑0 ∑1 ∑2 ∑3 Cn+ Р
1
Электрические 1 1 1 0 0 1
уровни
Активный уровень 1 1 1 0 0 1 10+9
«1» =19
Активный уровень 0 0 0 1 1 0 С+5
«0» +6

36
Таблица 6.25 – Статические параметры К555ИМ6
Норма
Обозначение Наименование параметра
Не менее Не более
Выходное напряжение высокого
U0H 2.5 –
уровня, В
Выходное напряжение низкого
U0L – 0.4
уровня, В
IIH Входной ток высокого уровня, мкА 20 40
IIL Входной ток низкого уровня, мА |-0.4| |-0.8|

Таблица 6.26 – Динамические параметры К555ИМ6


Норма
Обозначение Наименование параметра
Не менее Не более
Время задержки распространения
tPLH – 24
сигнала при выключении, нс
Время задержки распространения
tPHL – 24
сигнала при выключении, нс

37
ЗАКЛЮЧЕНИЕ
В ходе выполнения курсового проекта были спроектированы
следующие цифровые устройства:
– преобразователи кодов;
– генератор чисел;
– сумматор с условным переносом;
– реверсивный регистр сдвига.
Также были получены навыки работы в среде Xilinx ISE, где
выполнялось схемотехническое моделирование схем и строились временные
диаграммы, показывающие корректность работы проектируемых устройств.
Разработка устройств производилась с методами минимизации, которые
позволяют преобразовать минимальные ДНФ к виду, требующему
минимального числа корпусов ИМС. Также при разработке устройств
подбирались оптимальные микросхемы для наименьшего количества
незадействованных элементов микросхемы.
Для проектирования заданных устройств использовались микросхемы
серии КР1533 и К555, которые являются аналогами хорошо
зарекомендовавшего себя функционально семейства микросхем SN74,
разработанных американской фирмой Texas Instruments.

38
СПИСОК ИСПОЛЬЗУЕМЫХ ИСТОЧНИКОВ
[1] Зубчук, В. И. Справочник по цифровой схемотехнике / В. И. Зубчук, В. П.
Сигорский, А. Н. Шкурко. – Киев : Тэхника, 1990. – 448 с.
[2] Уилкинсон, Б. Основы проектирования цифровых схем / Б. Уилкинсон. – М. :
Издательский дом «Вильямс», 2004. – 320 с.
[3] Угрюмов , Е.П. Цифровая схемотехника / Е.П. Угрнюмов. – СПб. : БХВ-Санкт-
Петербург, 2000. – 528 с..
[4] Петровский, И. И. Логические ИС КР1533, КР1554 : справочник. В 2 ч. / И. И.
Петровский [и др.] ; пер. с англ. – М. : ТОО «БИНОМ», 1993. – Ч. 1 – 254 с. ; Ч. 2 –
498 с.
[5] Качинский, М. В. Проектирование цифровых устройств на интегральных
микросхемах. Курсовое проектирование : пособие / М. В. Качинский, В. Ю.
Герасимович, А. В. Станкевич. – Минск : БГУИР, 2017. – 66 с.

39
ПРИЛОЖЕНИЕ А

40