Вы находитесь на странице: 1из 11

IP ядро кодера/декодера

Рида-Соломона
Спецификация
IP ядро кодера/декодера Рида-Соломона
IP ядро код ера/декод ера Рида-Соломона

Информация о релизе

Информация о Название Reed-Solomon Codec IP core


релизе Версия 3.0

Дата сборки 2016.04

Код заказа ip-rs-codec

Ревизия Спецификации r1620

Назначение IP ядра

Назначение IP Данное IP ядро реализует алгоритм помехоустойчивого


ядра кодирования Рида-Соломона и полностью совместимо со
стандартами:
 Цифрового телевизионного вещания (DVB-S, DVB-C, DVB-T);
 IEEE 802.11ad (WiGig, мульти-гигабитная беспроводная
технология);
 IEEE 802.16 (WiMAX модемы);
 ITU G.992.1 (ADSL модемы);
 ITU-T G.975 (2.5G, 10G и 40G оптические сети);
 CD-ROM, DVD, Compact Flash (устройства хранения данных).
Стоимость и условия лице нзии

Стоимость и Стоимость:
условия  Стоимость нетлиста : 680 евро;
лицензии  Стоимость исходного кода : 8400 евро;
 +10% к стоимости за нетлисты для каждого дополнительного
семейства ПЛИС;
 Цена доработки под требования клиента - 1000-5000 евро.
Лицензия:
 Нетлист на одно семейство ПЛИС или полный исходный код
(Verilog, SDC/XDC);
 Неограниченная по времени использования;
 Неограниченная по количеству прошитых ПЛИС;
 Без территориальных ограничений;
 Свободная от роялти платежей;
 Бесплатная техническая поддержка на 1 год.
Комплект поставки

Комплект IP ядро кодера/декодера Рида-Соломона включает в себя:


поставки  EDIF/NGC/QXP/VQM нетлист для Xilinx Vivado/ISE, Intel (Altera)
Quartus, Lattice Diamond или Microsemi (Actel) Libero SoC;
 Testbench сценарии для проверки IP ядра;
 Примеры проектов для отладочных плат Xilinx, Intel (Altera),
Lattice, Microsemi (Actel).
Структура IP ядра

На рисунке 1 показана структурная схема IP ядра кодера Рида-

2
IP ядро кодера/декодера Рида-Соломона

Структура IP ядра Соломона.

RS Encoder

Рисунок 1. Структурная схема кодера Рида-Соломона

На рисунке 2 показана структурная схема IP ядра декодера


Рида-Соломона.

RS Decoder

Рисунок 2. Структурная схема декодера Рида-Соломона


Карта портов

Карта портов На рисунке 3 представлен графический символ, а в таблице 1


дано описание портов IP ядра кодера Рида-Соломона.
iclk odat
idat ordy
irdy osop
irst oval
isop
ival

Рисунок 3. Карта портов кодера Рида-Соломона

Порт Разрядность Описание

iclk 1 Системная тактовая частота.


IP ядро работает по
переднему фронту iclk.

idat 8 Входные информационные


данные.

irdy 1 Запрос выходных данных.

irst 1 IP ядро сбрасывается


синхронно, когда irst
устанавливается в
логическую единицу.

isop 1 Строб начала блока входных


данных.

ival 1 Валидность входных данных.

odat 8 Выходные кодированные


данные.

3
IP ядро кодера/декодера Рида-Соломона

ordy 1 Готовность принимать


входные данные.

osop 1 Строб начала выходного


кодированного блока.

oval 1 Валидность выходных


кодированных данных.

На рисунке 4 представлен графический символ, а в таблице 2


дано описание портов IP ядра декодера Рида-Соломона.
ibypass odat
iclk oeop
idat oerr
irst ofail
isop onumerr
ival osop
ostat
oval

Рисунок 4. Карта портов декодера Рида-Соломона

Таблица 2. Описание портов декодера Рида-Соломона

Порт Разрядность Описание

ibypass 1 Выключение режима


внесения исправлений в блок
данных.

iclk 1 Системная тактовая частота.


IP ядро работает по
переднему фронту iclk.

idat 8 Входные кодированные


данные.

irst 1 IP ядро сбрасывается


синхронно, когда irst
устанавливается в
логическую единицу.

isop 1 Строб начала блока входных


данных.

ival 1 Валидность входных данных.

odat 8 Выходные декодированные


данные.

oeop 1 Строб окончания выходного


декодированного блока.

4
IP ядро кодера/декодера Рида-Соломона

oerr 1 Корректирующая маска для


выходного декодированного
символа.

ofail 1 Ошибка декодирования


текущего блока. Количество
ошибок превышает
исправляющую способность
кода.

onumerr W_ERR Количество исправленных


ошибок в текущем блоке.

osop 1 Строб начала выходного


декодированного блока.

ostat 2 Статус выдачи


декодированного блока:
0 - данных нет
1 - информационные символы
2 - проверочные символы

oval 1 Валидность выходных


декодированных данных.

5
Описание IP ядра
Описание IP ядра

Описание работы IP ядра

Описание Для борьбы с искажениями информации в цифровых системах


работы IP ядра связи используют специальные помехоустойчивые коды. Кодер
на передающей стороне добавляет в информационный поток
специальные проверочные символы. На приемной стороне
декодер использует избыточную информацию для борьбы с
ошибочно принятыми символами. Исправляющая способность
помехоустойчивого кода зависит как от количества избыточной
информации, так и от самого алгоритма. Код Рида-Соломона
относится к блоковым кодам. После K символов
информационного блока кодер добавляет N-K проверочных
символов, образуя N символов кодового блока, который и
передается по каналу связи. N-K проверочных символов
позволяют декодеру исправить до (N-K)/2 ошибочно принятых
символов. Если количество ошибок в принятом блоке
превышает исправляющую способность кода ((N-K)/2), то
декодер помечает весь блок как "неисправленный".
Главные особенности данного IP ядра:
 Синхронный, высокоскоростной алгоритм декодирования;
 Параметризованная длина кодового блока (N) и длина
информационного блока (K);
 Фиксированная задержка декодирования.

6
Параметры IP ядра
Параметры IP ядра

Параметры IP ядра

Параметры IP Доступные для изменения параметры IP ядра кодера/декодера


ядра Рида-Соломона представлены в таблице 3:

Таблица 3. Описание параметров IP ядра кодера/декодера Рида-


Соломона

Параметр Описание

M=8 Разрядность символа RS кода


всегда равна 8.

K Длина информационного блока.

N Длина кодового блока.

W_ERR Разрядность порта onumerr,


зависит от N-K.

Скорость работы и занимаемый ресурс

Скорость работы Приведенные результаты измерения были получены в


и занимаемый автоматическом режиме с использованием стандартных
настроек логического синтезатора и трассировщика ПЛИС для
ресурс проекта, поставляемого вместе с IP ядром. IP ядро полностью
поддерживает все семейства ПЛИС Xilinx и Altera, включая
Spartan, Zynq, Artix, Kintex, Virtex, Cyclone, Arria, MAX, Stratix.
В таблице 4 приведены результаты измерений IP ядра кодера
Рида-Соломона.

Таблица 4. Производительность кодера Рида-Соломона

Параметры Тип микросхемы ПЛИС


IP ядра
Ресурс Speed grade, максимальная частота работы

K = 188 Altera Cyclone II EP2C35


N = 204
W_ERR = 5 655 LEs -8, Fmax -7, Fmax -6, Fmax
8,192 bits
190.0 MHz 247.0 MHz 280.0 MHz
163.0 MHz 195.0 MHz 235.0 MHz
(память (память (память
ПЛИС) ПЛИС) ПЛИС)

K = 188 Xilinx Spartan-3A DSP XC3SD1800


N = 204
W_ERR = 5 329 slices -4, Fmax -5, Fmax
8,192 bits
184.0 MHz 210.0 MHz

В таблице 5 приведены результаты измерений IP ядра декодера


Рида-Соломона.

7
Параметры IP ядра

Таблица 5. Производительность декодера Рида-Соломона

Параметры Тип микросхемы ПЛИС


IP ядра
Ресурс Speed grade, максимальная частота работы

K = 188 Altera Cyclone II EP2C35


N = 204
W_ERR = 5 3,612 LEs -8, Fmax -7, Fmax -6, Fmax
32,768 bits
110.0 MHz 134.0 MHz 150.0 MHz

K = 188 Xilinx Spartan-3A DSP XC3SD1800


N = 204
W_ERR = 5 1,851 slices -4, Fmax -5, Fmax
32,768 bits
129.0 MHz 149.0 MHz

Описание интерфейса IP ядра

Описание Для управления процессом кодирования данных используется


интерфейса IP строб "начало информационного блока" isop, которым помечают
первый информационный символ на входе кодера.
ядра Результирующий кодированный блок на выходе кодера также
помечается стробами "начало кодированного блока" osop и
"окончание кодированного блока" oeop. Дополнительно кодер
помечает статус выдаваемых данных при помощи ostat:
 0 - данных на выходе нет;
 1 - на выходе информационные символы кодированного блока;
 2 - на выходе проверочные символы кодированного блока.
iclk

idat DAT0 DAT1 DAT2 DAT3 DAT4

isop

osop

odat DAT0 DAT1 DAT2 DAT3 DAT4 COD0 COD1 COD2

oeop

ostat 0 1 2 0

Рисунок 5. Временные диаграммы работы кодера Рида-


Соломона

8
Параметры IP ядра

Показатели качества

Показатели Исправляющая способность IP ядра декодера Рида-Соломона


качества показана на рисунке 6.

9
Параметры IP ядра

G.709 RS(255, 239) FEC


1e-2
Measured
1e-3 Simulated

1e-4

1e-5

1e-6

1e-7

1e-8
Output BER

1e-9

1e-10

1e-11

1e-12

1e-13

1e-14

1e-15

1e-16
1e-4 2e-4 3e-4 4e-4 5e-4 1e-3 2e-3 3e-3 4e-3 5e-3 1e-2
Input BER
Рисунок 6. Исправляющая способность IP ядра декодера
Рида-Соломона RS(255, 239)

10
Контактная информация
Контактная информация

Обновление и техническая поддерж ка

Обновление и Бесплатная техническая поддержка осуществляется в течение


техническая 1 года и включает в себя консультации через телефон, E-mail и
Skype. Максимальный срок обработки запроса о технической
поддержка поддержке - 1 рабочий день.
Для получения актуальной информации об IP ядре посетите
страницу
https://www.iprium.ru/ipcores/id/rs-codec/
Обратная связь

Обратная связь ООО "Иприум"


634029, Томск, пр. Фрунзе, 20, офис 427

Тел.: +7(3822)256412
E-mail: info@iprium.ru

Skype: fpgahelp
website: https://www.iprium.ru/contacts/
История изменений

История Версия Дата Изменения


изменений 3.0 2016.04.05 Повышена
производительность RS
Кодека.

2.0 2014.09.23 Добавлена поддержка Xilinx


Virtex-7, Kintex-7, Artix-7,
Altera Stratix V, Arria V,
Cyclone V, Lattice ECP5

1.2 2010.12.02 Добавлена поддержка WiMAX


и WiGig стандартов

1.1 2009.09.05 Текущие улучшения

1.0 2007.01.29 Официальный релиз

11