Академический Документы
Профессиональный Документы
Культура Документы
Институт ИРЭ
Кафедра ФОРС
Направленность (профиль)
Консультант
уч. степень должность подпись фамилия и инициалы
Консультант
уч. степень должность подпись фамилия и инициалы
Зав. кафедрой
уч. степень звание подпись фамилия и инициалы
Дата
Москва, 2020
Оглавление
ВВЕДЕНИЕ .................................................................................................................. 3
1. Программируемые аналоговые интегральные схемы. ........................................ 5
1.1. История программируемых аналоговых интегральных схем. ................... 5
1.2. Программируемые аналоговые интегральные схемы компании Anadigm . 6
1.3 Обзор Архитектуры ПАИС Anadigm AN221E04............................................ 8
2. Детали Аналоговой Архитектуры программируемых аналоговых
интегральных схем Anadigm AN221E04................................................................. 13
2.1 Конфигурируемая двунаправленная ячейка Входа-Выхода ....................... 13
2.2 Конфигурируемая Мультиплексированная ячейка Входа/Выхода ............ 14
2.3 Конфигурируемые Выходные Ячейки ........................................................... 15
2.4 Конфигурируемые аналоговые блоки ............................................................ 16
2.5 Таблица поиска (LUT) ..................................................................................... 19
2.6 АЦП последовательного приближения (SAR-АЦП).................................... 20
2.7 Формирователи опорного напряжения и тока смещения ............................ 22
2.8 Системные генераторы .................................................................................... 23
3. Конфигурационный интерфейс. .......................................................................... 25
3.1 Конфигурационные и тактовые выводы ........................................................ 25
3.2 Загрузка данных из внешнего ПЗУ ................................................................ 27
3.2.1 Загрузка данных из SPI EPROM............................................................... 28
3.2.2 Загрузка данных из Serial EPROM ........................................................... 30
3.3 Загрузка данных из микроконтроллеров и микропроцессоров ................... 32
3.3.1 Загрузка данных через интерфейсы SPI и SSI ........................................ 32
3.3.2 Загрузка данных с микропроцессорной шины ....................................... 34
4. Про САПР AnadigmDesigner2 .............................................................................. 35
5. Практическая часть ............................................................................................... 37
ЗАКЛЮЧЕНИЕ ......................................................................................................... 49
ЛИТЕРАТУРА ........................................................................................................... 50
2
ВВЕДЕНИЕ
3
Цель настоящей работы:
4
1. Программируемые аналоговые интегральные схемы.
5
вызвано алгоритмом работы этих преобразователей. Некоторые фазы могут
использоваться для устранения разнообразных паразитных эффектов.
Например, МОП ОУ имеет довольно таки большое напряжение смещения нуля
и температурный дрейф. Из-за этого рекомендуется использовать схемы с
переключаемыми конденсаторами с компенсацией дрейфа.
Обработка сигналов внутри ПАИС реализовывается схемами на
переключаемых конденсаторах. Отличие их от цифровых систем в том, что в ЦУ
сигнал дискретен по времени и квантован по уровню, а в дискретно-аналоговых
системах сигнал только дискретен по времени (рис. 1), по этой причине
выходной аналоговый сигнал может быть восстановлен без искажений по его
выборкам [1]. Так, например, при входном сигнале 1 мВ точность
преобразования будет не хуже ±0,1%. [3]
7
устройство оптимизировано таким образом, что оно может быть обновлено
частично или полностью во время работы.
Устройство AN121E04 также может быть перепрограммировано столько
раз, сколько требуется, однако устройство должно быть сначала сброшено,
прежде чем выдавать другой набор конфигурационных данных. Существенная
разница между устройствами AN221E04 и AN121E04 заключается в том, что
после завершения первичной конфигурации интерфейс конфигурации
устройства AN121E04 игнорирует все дальнейшие входные данные. Дальнейшие
записи данных не принимаются до тех пор, пока не будет предварительно
завершена последовательность сброса.
В работе используется ПАИС Anadigm серии AN221E04.
8
Динамическая реконфигурация, доступная на устройстве AN221E04,
позволяет хост-процессору отправлять новые конфигурационные данные в
ПАИС, пока старая конфигурация активна и работает. Как только новая загрузка
данных завершена, переход к новой аналоговой конфигурации происходит за
один такт. Динамическая реконфигурация в устройстве AN221E04 позволяет
пользователю разрабатывать инновационные аналоговые системы, которые
могут быть обновлены (полностью или частично) в режиме реального времени.
10
для использования с сигналами, требующими стабильно высокого коэффициента
усиления и, следовательно, сверхнизких входных напряжений смещения.
Для приложений с интенсивным вводом / выводом это означает, что теперь
один ПАИС может использоваться для обработки нескольких каналов
аналоговых сигналов, где ранее требовалось два или более таких устройств.
Выходные сигналы могут направляться из массива непосредственно через
ячейки ввода-вывода, минуя любые дополнительные активные схемы.
Выходные сигналы также могут быть направлены непосредственно через
выходную ячейку, опять же минуя любые дополнительные активные схемы, или
через программируемый восстановительный фильтр выходной ячейки и пару
дифференциальных несимметричных преобразователей. В любом случае
выходной сигнал всегда представлен снаружи в виде дифференциальной пары
сигналов. Выходные ячейки также могут использоваться для маршрутизации
выходного сигнала компаратора логического уровня.
Устройство может принимать либо внешние тактовые сигналы, либо
генерировать свои собственные, с помощью встроенного генератора с внешним
кварцевым резонатором. Обнаружение кристалла происходит автоматически.
Результирующая внутренняя тактовая частота может быть разделена на четыре
синхронизированных внутренних коммутируемых конденсаторных тактовых
сигнала различных частот с помощью программируемых делителей. Схема
синхронизации также может использовать любой из этих четырех тактовых
импульсов в качестве выходного сигнала микросхемы.
Данные конфигурации, режимы работы КАБ, значения тактовых частот,
направления передачи сигналов, назначения и конфигурация I/O_Cell,
Output_Cell хранятся во встроенной памяти конфигурации SRAM
(ConfigurationSRAM). За каждым конфигурационным битом SRAM стоит
теневой бит SRAM. Теневая SRAM (ShadowSRAM) устройства AN221E04 может
обновляться без нарушения текущей активной аналоговой обработки. Это
позволяет на лету (за один такт) модифицировать одну или несколько
11
аналоговых функций. Эта динамическая реконфигурация невозможна с
устройством AN121E04.
Архитектура включает в себя простой, но очень гибкий интерфейс
цифровой конфигурации. Конфигурационный интерфейс предназначен для
работы в автономном режиме путем подключения либо к общему SPI, либо к
ПЛИС типа serial EPROM. В этом режиме после включения устройства оно
автоматически загружает свою конфигурацию из EPROM и сразу же начинает
функционировать.
Интерфейс конфигурации также предназначен для непосредственного
подключения к главному порту SPI микроконтроллера, где он представляет себя
в качестве ведомого устройства. Доступ к нему также возможен через внешнюю
шину данных микроконтроллера, где строб записи микропроцессора
распознается как SPI clk, и только один бит данных, шины данных используется
для последовательных данных SPI. Реконфигурация всего или части устройства
поддерживается в устройстве AN221E04, что позволяет при необходимости
загружать несколько конфигураций с течением времени. Интерфейс
конфигурации также позволяет легко соединять несколько устройств вместе для
создания более крупных систем аналоговой обработки.
Кроме того, устройства AN221E04 позволяют разработчикам реализовать
встроенный 8-разрядный аналого-цифровой преобразователь на ПАИС, устраняя
потенциальную потребность во внешнем преобразователе. Используя это новое
преимущество, разработчики могут подключить цифровой выход вне аналого-
цифрового преобразователя, используя одну из выделенных выходных ячеек.
12
2. Детали Аналоговой Архитектуры программируемых
аналоговых интегральных схем Anadigm AN221E04
14
Рисунок 5. Конфигурируемая Мультиплексированная ячейка Входа/Выхода
15
Каждая выходная ячейка содержит программируемый фильтр,
идентичный описанному для ячеек входа / выхода (см. раздел 2.1). Фильтр
низких частот может быть отключён или установлен на выбранные частоты
среза. В то время как структура фильтра служила фильтром сглаживания для
входных данных, в выходной ячейке она служит фильтром реконструкции 2-го
порядка. В этой функции он сглаживает индуцированную дискретизацией
ступенчатую природу выходного сигнала.
16
Рис. 7. Структура КАБ [3]
19
использоваться, и содержимое LUT являются частью набора конфигурационных
данных устройства. Синхронизация счетчика LUT поступает от 1 из 4
внутренних аналоговых тактовых генераторов.
20
Рисунок 9. АЦП последовательного приближения (SAR-АЦП)
22
улучшить их время установления, что требует малого уровня шумов. Для этого
требуется, чтобы внешние фильтрующие конденсаторы были подключены на
VREFPC, VMRC и VREFMC для обеспечения оптимальной производительности.
Рекомендуемое значение для каждого из них составляет от 75 нФ до 100 нФ.
Более высокие значения окажут неблагоприятное влияние на время
установления, более низкие значения снизят стабильность схемы. Для
достижения максимально возможной производительности следует использовать
конденсаторы с маленькой собственной индуктивностью, такие, например, как
танталовые конденсаторы. Однако в большинстве случаев достаточно будет
использовать стандартные керамические конденсаторы. Источники VREF+ и
VREF– могут использоваться в качестве элементов библиотеки
конфигурируемых аналоговых модулей, например, в качестве опорных
напряжений для компараторов. Диапазон VREF–…VREF+ рекомендуется так же
в качестве ограничения уровня входного сигнала библиотечного АЦП.
24
3. Конфигурационный интерфейс.
25
ACLK/SPIP Вход MODE=0 — аналоговый синхросигнал до 40
МГц
26
1 — приготовиться к приему входящих данных
(отслеживать адрес)
28
Рисунок 13. Загрузка данных из SPI EPROM.
29
По мере того как последний байт данных конфигурации (фиктивный байт)
тактируется в устройство, флаг конфигурации снимается (CFGFLGb переходит
в 3-е состояние). Через один период синхросигнала ACLK, выход OUTCLK
подключится к одному из четырех внутренних аналоговых генераторов или к
одному из четырех выходов компаратора, в зависимости от его программной
конфигурации. Если этот вывод програмно не используется, он перейдет в
состояние низкого логического уровня.
30
Аналогично предыдущему случаю, после генерации внутреннего
импульса сброса на выводе ACTIVATE присутствует логический 0, а ERRb
переходит в 3-е состояние, а затем осуществляется потактовая загрузка данных
конфигурации в ПАИС. Последовательность запуска показана на рис. 16.
31
иметь префикс из 4 незначащих байтов перед байтом синхронизации и
значимыми конфигурационными данными. САПР AnadigmDesigner2
автоматически добавляет требуемый префикс к данным конфигурации. Как было
описано ранее, в конце для завершения конфигурации требуется несколько
тактов синхронизации, после загрузки одного незначащего (последнего) байта.
Он также автоматически добавляется к данным конфигурации при верификации
проекта.
32
МК с портами SPI встречаются гораздо чаще, чем с портами SSI. Единственным
недостатком использования SPI-порта является то, что они значительно
медленнее, чем SSI, и поэтому редко поддерживают возможность прямого
доступа к памяти (DMA). С другой стороны, порты SSI часто работают со
скоростью шины МК или вблизи нее и иногда поддерживают DMA каналы.
33
обеспечить индикацию того, что конфигурация была успешной. На рис. 20
показан способ соединения GPIO МК с входом EXECUTE ПАИС.
35
Что делает это программное обеспечение?
36
5. Практическая часть
37
Рисунок 23. Электрическая принципиальная схема подключения ПАИС для
динамического программирования с помощью микроконтроллера
Проектирование фильтра
40
5. Получим такую схему
41
7. Зададим параметры, которые необходимо изменять при динамическом
конфигурировании, их диапазон изменения и количество ключевых
состояний
42
Рисунок 32. Окно выбора формата конфигурационных данных и места их
сохранения
43
– FPAA1 (58 байт) — возврат ПАИС в первоначальное состояние на момент
загрузки конфигурации.
Основная конфигурация
Байт синхронизации
Индификатор JTAG ID
45
Он нужен для предотвращения передачи конфигурационных данных, не
предназначенных для данного типа устройства. В случае несовпадения JTAG ID
с ожидаемым значением при загрузке конфигурационных данных они будут
отклонены, а сама ПАИС сформирует на выводе ERRb сигнал ошибки.
Контрольный байт
46
Принцип загрузки основной конфигурации и динамического
обновления характеристик устройства.
48
ЗАКЛЮЧЕНИЕ
49
ЛИТЕРАТУРА
50