Вы находитесь на странице: 1из 134

МОСКОВСКИЙ АВТОМОБИЛЬНО-ДОРОЖНЫЙ ИНСТИТУТ

(ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ)

А.В. ИЛЮХИН

ЛОГИЧЕСКИЕ АВТОМАТЫ
Типовые комбинационные схемы

Москва 2007
МОСКОВСКИЙ АВТОМОБИЛЬНО-ДОРОЖНЫЙ ИНСТИТУТ
(ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ)

А.В. ИЛЮХИН

ЛОГИЧЕСКИЕ АВТОМАТЫ
Типовые комбинационные схемы

Учебное пособие

Утверждено в качестве
учебного пособия
редсоветом МАДИ (ГТУ)

Москва 2007
УДК 681.326.32
ББК 32.973.26-04

Илюхин А.В. Логические автоматы. Типовые комбинационные


схемы: Учебное пос. /МАДИ(ГТУ).-М., 2007. – 133 с.

Рецензенты: д-р. техн. наук Е.В. Марсова,


д-р. физ.-мат. наук А.В. Евтушенко

В учебном пособии систематически излагаются обобщенные


материалы по принципам функционирования и характеристикам ос-
новных серий интегральных цифровых микросхем, а также сведения
по построению и применению микросхем комбинационного типа для
синтеза схем логических автоматов, применяемых при автоматиза-
ции технологических процессов и производств.
Пособие предназначено для студентов, обучающихся по на-
правлению подготовки дипломированного специалиста 220300 «Ав-
томатизированные технологии и производства» специальности
220301 «Автоматизация технологических процессов и производств»
и по направлению подготовки бакалавра техники и технологий
550200 «Автоматизация и управление», изучающих учебные курсы
«Технические средства автоматизации», «Логические автоматы»,
«Автоматизация технологических процессов и производств», «Про-
ектирование автоматизированных систем» и «Устройства цифровой
автоматики».
Кроме того, оно может быть полезно для аспирантов и инже-
неров, занимающихся вопросами автоматизации технологических
процессов и производств с применением цифровых интегральных
микросхем.

© Московский автомобильно-дорожный институт


(государственный технический университет),2007
ВВЕДЕНИЕ

Современный этап развития полупроводниковой электроники


характеризуется созданием широкой номенклатуры и массовым вы-
пуском интегральных микросхем, запоминающих устройств, микро-
процессорных комплектов, однокристальных ЭВМ, RISC-
процессоров. Стремительно развивается рынок заказных больших
интегральных схем (БИС) на базе матричных кристаллов, програм-
мируемых логических матриц. Растет номенклатура специализиро-
ванных БИС интерфейсов локальных вычислительных сетей.
Увеличение степени интеграции интегральных схем (ИС) до
сотен тысяч логических элементов, что эквивалентно нескольким
миллионам транзисторов на одном кристалле, предопределяет но-
вые подходы к проектированию заказных БИС, как правило, из биб-
лиотек логических и запоминающих элементов, узлов и даже уст-
ройств с использованием современных технологий систем автома-
тизации инженерного труда.
Но актуальность изучения студентами принципов работы «эле-
ментарных строительных кирпичиков» аппаратурных средств вы-
числительной техники не снижается из-за необходимости ясного по-
нимания функционирования логических элементов и особенностей
построения логических автоматов с их использованием, а также ос-
новных параметров микросхем.
Данное учебное пособие является второй частью серии учеб-
ных пособий под общим названием «Логические автоматы». В пер-
вой части были даны основы булевой алгебры – математической
основы построения логических автоматов. Теперь пришло время
использовать полученные знания на практике для синтеза схем та-
ких устройств.
В учебном пособии систематически излагаются обобщенные
материалы по принципам функционирования, построения и методи-
ке синтеза схем логических автоматов, относящихся к простейшим
схемам – комбинационного типа. Напомним, что «логический авто-
мат, который можно полностью описать таблицей истинности или
3
булевым выражением, называется комбинационным или комбина-
торным логическим автоматом». Второе определение комбинацион-
ного логического автомата позволяет понять его особенности и ос-
новные отличия от наиболее сложных – последовательностных ло-
гических автоматов. Комбинационный логический автомат - это
такой логический автомат, в котором значения входных пере-
менных в текущий момент времени полностью определяют зна-
чения выходных переменных.
Описанию именно таких логических автоматов и посвящено
данное учебное пособие.
Однако перед тем как приступить к описанию комбинационных
схем, необходимо рассмотреть вопросы, связанные с принципами
функционирования логических элементов, их номенклатурой и осо-
бенностями эксплуатации. Поэтому учебное пособие содержит гла-
вы, посвящённые описанию основных серий интегральных цифро-
вых микросхем (ИЦМ), схемотехнике их базовых элементов, типов и
особенностей эксплуатации.
В последующем учебном пособии будут описаны принципы
синтеза и построения последовательностных схем.

1. ОСНОВНЫЕ СЕРИИ ИНТЕГРАЛЬНЫХ ЦИФРОВЫХ


МИКРОСХЕМ

Каждая ИЦМ относится к тому или иному логическому семей-


ству, отличающемуся от других физическими параметрами базовых
элементов, а также количеством и функциональным назначением
входящих в их состав логических элементов, выполняющих ту или
иную логическую операцию.
Термин «семейство» просто означает тот вид полупроводни-
ковой технологии, который используется при изготовлении ИЦМ.
Именно технология определяет такие важные характеристики кон-
кретной микросхемы, как напряжение питания, рассеиваемая мощ-
ность, скорость переключения и помехоустойчивость.
4
1.1. СРАВНИТЕЛЬНЫЕ ХАРАКТЕРИСТИКИ ОСНОВНЫХ ЛОГИЧЕСКИХ СЕ-
МЕЙСТВ ИНТЕГРАЛЬНЫХ ЦИФРОВЫХ МИКРОСХЕМ

Комплект ИЦМ, имеющих единое конструктивно - технологиче-


ское исполнение принято называть серией. Серии ИЦМ проектиро-
вались на основе интегральных технологий в следующей временной
последовательности:
резистивно-транзисторная логика (РТЛ);
резистивно-емкостная транзисторная логика (РЕТЛ);
диодно-транзисторная логика (ДТЛ);
транзисторно-транзисторная логика (ТТЛ);
эмиттерно-связанная логика (ЭСЛ);
транзисторно-транзисторная логика с диодами Шоттки (ТТЛШ);
интегральная инжекционная логика (И2Л);
КМОП - схемы на комплиментарных транзисторах.
В настоящее время в новых разработках применяются серии
ТТЛШ и КМОП. Однако значительная часть аппаратуры продолжает
выпускаться на основе интегральных микросхем различных техно-
логий, а некоторые серии используются для комплектации выпу-
щенной ранее аппаратуры.
В соответствии с этим наиболее широкое применение получи-
ли следующие технологии.
ДТЛ – диодно-транзисторная логика (серии интегральных циф-
ровых микросхем 104; 109; 121; 128; 146; 156; 202; 215; 217; 218;
221; 240; 511; 514; 523). Применяются в основном в устройствах,
работающих в условиях, где могут возникать значительные им-
пульсные помехи (например, станки с ЧПУ).
Преимущества – высокая помехозащищённость благодаря вы-
соким уровням логической единицы.
Недостатки – бедная функциональная насыщенность; среднее
быстродействие; значительная потребляемая мощность.
В настоящее время новых разработок в ДТЛ - технологии не
производится, а выпускаемые микросхемы применяются для ремон-
та уже эксплуатируемой аппаратуры. Таким образом, ДТЛ - техноло-
5
гия является отмирающей и ориентировать свои разработки на её
применение не рекомендуется.
ТТЛ – транзисторно-транзисторная логика (серии интеграль-
ных цифровых микросхем 133; 155; 130; 131; 134; 158; 530; 531; 533;
555; 1531; 1533). Применяются в широком классе электронных циф-
ровых устройств (например, периферийные устройства для ЭВМ).
Преимущества – достаточно высокое быстродействие, самая
высокая среди цифровых серий интегральных микросхем функцио-
нальная насыщенность.
Недостатки – невысокая помехозащищённость, высокая чувст-
вительность к изменению напряжения питания, достаточно высокая
потребляемая мощность.
КМОП (КМДП) – КМОП - комплиментарные полевые транзи-
сторы со структурой металл-окисел-полупроводник. Это название
появилось первым, поскольку в качестве диэлектрика в первых раз-
работках использовался исключительно окисел кремния. Теперь ис-
пользуются и другие материалы, поэтому название изменилось на
КМДП – комплиментарные полевые транзисторы со структурой ме-
талл-диэлектрик-полупроводник (серии интегральных цифровых
микросхем 176; 561; 564; 1561). Применяются в основном для изго-
товления устройств промышленной автоматики широкого класса.
Преимущества – высокая помехозащищённость благодаря вы-
соким уровням логической единицы, крайне низкая потребляемая
мощность в статическом режиме (0,1…100 мкА), высокое входное
сопротивление, низкая чувствительность к изменению напряжения
питания.
Недостатки – очень низкое быстродействие (максимальная
частота переключения не превышает 8 МГц), быстродействие по-
вышается с увеличением напряжения питания, но возрастает также
потребляемая мощность, нестабильность параметров от экземпля-
ра к экземпляру, высокое выходное сопротивление.
ЭСЛ – эмиттерно-связная логика (серии интегральных цифро-
вых микросхем 137; 187; 229; 100; 500; 700; 1500). Применяются в

6
устройствах, где требуется повышенное быстродействие.
Преимущества – крайне высокое быстродействие, повышен-
ная помехозащищённость благодаря специальным схемным реше-
ниям.
Недостатки – очень высокая потребляемая мощность, уровни
логического нуля и логической единицы (в отличие от всех других
типов логических цифровых микросхем) находятся в отрицательной
области напряжений, относительно общего провода (поэтому за
ЭСЛ - логикой закрепилось неофициальное название – «отрица-
тельная логика»).
Теперь рассмотрим основные электрические параметры ос-
новных серий интегральных микросхем.
Удобнее всего это сделать на основе табличного представле-
ния данных, в которых применяются следующие сокращения:
Uвых(0), В – значение напряжения уровня логического нуля в
вольтах;
Uвых(1), В - значение напряжения уровня логической единицы в
вольтах;
Iвх (0), мА – значение входного тока, втекающего в выход ИЦМ
от входов других ИЦМ, подключённых к данному выходу, находя-
щемуся в состоянии логического нуля, в миллиамперах. Не совсем
понятное объяснение, однако, в дальнейшем, при рассмотрении
схемотехники базовых элементов всё станет ясно;
Iвх (1), мА - значение входного тока, втекающего в выход ИЦМ
от входов других ИЦМ, подключённых к данному выходу, находя-
щемуся в состоянии логической единицы, в миллиамперах.
Tзад (1,0), нс – время задержки перехода выхода ИЦМ из со-
стояния логической единицы в состояние логического нуля, начиная
от момента подачи на её входы логических уровней, изменяющих
логическое состояние выхода, в наносекундах;
Tзад (0,1), нс - время задержки перехода выхода ИЦМ из со-
стояния логического нуля в состояние логической единицы, начиная
от момента подачи на её входы логических уровней, изменяющих

7
логическое состояние выхода, в наносекундах;
Pпот, ср, мВт – средняя мощность, потребляемая микросхема-
ми данной серии, в милливаттах. Достаточно условный параметр
(примерно как средняя температура по больнице), поскольку разные
типы микросхем потребляют разную мощность, но позволяющий в
некоторой степени сравнить энергопотребление одинаковых уст-
ройств, выполненных на ИЦМ различных серий;
U и.п., В – напряжение источника питания в вольтах;
Fпр, мГц – предельная частота переключения микросхем в ме-
гагерцах, позволяет оценить быстродействие ИЦМ;
Tзад срабатывания, нс – параметр аналогичный Tзад (1,0) и
Tзад (0,1) для ИЦМ КМОП серий, поскольку для данных серий эти
величины практически одинаковы.
Так как ИЦМ ДТЛ - технологии больше не совершенствуются,
то рассматривать их электрические параметры мы не будем, а нач-
нём с рассмотрения с ТТЛ - серий.
В табл. 1.1 приведены электрические характеристики ТТЛ се-
рий интегральных цифровых микросхем.
Таблица 1.1
Серии ТТЛ - логики
Параметры мик-
росхем ТТЛ - ло- Стан- Быстро- Микро- С диодами Шоттки
гики дартные действ. мощные
133 155 130 131 134 158 530 531 1531 1533 533 555
Uвых(0), В 0,4 0,4 0,35 0,35 0,3 0,3 0,5 0,5 0,5 0,5 0,4 0,5
Uвых(1), В 2,4 2,4 2,4 2,4 2,3 2,4 2,7 2,7 2,7 2,7 2,5 2,7
Iвх (0), мА 1,6 1,6 2,3 2,3 0,18 0,15 2 2 1 1 1 1
Iвх (1), мА 0,04 0,04 0,07 0,07 0,01 0,01 0,05 0,05 0,05 0,05 0,05 0,05
Tзад (1,0), нс 15 15 10 10 100 70 5 5 2,7 4 20 20
Tзад (0,1), нс 22 22 10 10 100 70 4,5 4,5 2,7 4 20 20
Pпот, ср, мВт 22 22 44 44 2 5 19 19 4 1 3,8 3,7
U и.п., В +5 +5 +5 +5 +5 +5 +5 +5 +5 +5 +5 +5
Fпр, мГц 10 10 30 30 3 14 50 50 60 15 10 10
Как видно, все серии ИЦМ ТТЛ разделены на четыре группы.
Стандартные серии были первыми появившимися в ТТЛ - техноло-
гии и обладают самыми низкокачественными параметрами. Эти се-
рии в настоящее время не выпускаются, поскольку полностью взаи-

8
мозаменимы ИЦМ на основе диодов Шоттки. Может возникнуть во-
прос, в чём разница между сериями 155 и 133, если электрические
параметры у них абсолютно одинаковые? Дело в том, что серия 133
выпускается в гораздо более миниатюрном корпусе и имеет значи-
тельно меньшую массу и большую надёжность по сравнению с 155-
й серией. Это напрямую связано с областями применения ИЦМ, ко-
торые принято подразделять на «военное применение» и «коммер-
ческое применение». Причём под «военным применением» понима-
ется не только применение ИЦМ в разработках, связанных с воен-
ной техникой, но и в областях, где требуется высокая надёжность,
малая масса и малые габариты (например, космос, авиастроение и
т.п.). Однако за такие «улучшенные» параметры приходится пла-
тить, поскольку серии ИЦМ «военного применения» стоят гораздо
дороже, чем коммерческие. Поэтому при разработке устройств не-
обходимо учитывать и экономические факторы. Под «коммерческим
применением» понимается применение ИЦМ во всех других облас-
тях. Подобное деление имеет место для всех типов ИЦМ.
Стремление повысить быстродействие привело к появлению
специальных быстродействующих серий, имеющих самое высокое
быстродействие среди ИЦМ ТТЛ, выпускавшихся до появления
ИЦМ на основе диодов Шоттки. Но, как видно, за повышение быст-
родействия приходится платить высоким энергопотреблением. Это
справедливо для ИЦМ всех технологий, чем выше быстродействие,
тем выше энергопотребление.
Отдельную группу образуют микросхемы называемые «микро-
мощными», т.е. имеющие самое низкое энергопотребление среди
всех ИЦМ ТТЛ, выпускавшихся до появления ИЦМ на основе диодов
Шоттки. Такие микросхемы использовались в устройствах, питание
которых осуществлялось от автономных источников, где вопрос об
энергопотреблении стоит очень остро и напрямую связан с дли-
тельностью работы устройства от одного комплекта элементов пи-
тания. Здесь мы наблюдаем ту же тенденцию – низкое энергопо-
требление сопровождается низким быстродействием.

9
Появление ИЦМ на основе диодов Шоттки привело к тому, что
все остальные технологии ТТЛ в настоящее время не используются,
но, как видно из табл. 1.1, данные ИЦМ также отличаются по быст-
родействию и энергопотреблению. Подробнее о ИЦМ ТТЛ - техно-
логий с применением диодов Шоттки будет изложено в 2.2.
В настоящее время в свободной продаже появились ИЦМ за-
рубежного производства, поэтому в табл. 1.2 приведено соответст-
вие отечественных ИЦМ ТТЛ - серий зарубежным и попутно обозна-
чены области применения, для которых разрабатывались как отече-
ственные, так и зарубежные ИЦМ.
Таблица 1.2
Отечест- Зарубеж-
Фирма - произ-
венные ные Область применения
водитель
ИЦМ ИЦМ
133 SN54 Texas Instruments Военное применение
155 SN74 Texas Instruments Коммерческое применение
130 SN54H Texas Instruments Военное применение
131 SN74 H Texas Instruments Коммерческое применение
134 SN74L Texas Instruments Коммерческое применение
158 SN74L Texas Instruments Коммерческое применение
530 SN54S Texas Instruments Военное применение
531 SN74S Texas Instruments Коммерческое применение
1531 SN54F Fairchild Военное применение
1533 SN54ALS Texas Instruments Военное применение
533 SN54HS Texas Instruments Военное применение
555 SN74HS Texas Instruments Коммерческое применение
Рассмотрим сравнительные характеристики КМДП серий ИЦМ.
Ещё раз напомню, что первое название технологии производства
данных ИЦМ было КМОП, и хотя в настоящее время это название
изменилось, но оно более благозвучное и лёгкое в произношении,
поэтому в дальнейшем мы будем пользоваться именно им, подра-
зумевая КМДП.
Первые КМОП ИЦМ были разработаны фирмой RCA в 1968 г.
С тех пор постоянно ведутся работы по совершенствованию данной
технологии. Считается, что она наиболее перспективная среди всех
имеющихся технологий и в дальнейшем вытеснит последние, как
только удастся добиться высокой скорости переключения полевых
транзисторов. Фирмой Fairchild уже разработаны КМОП ИЦМ,
10
имеющие задержку переключения 5 нс на один транзистор.
В табл. 1.3 приведены электрические характеристики КМОП
серий интегральных цифровых микросхем.
Таблица 1.3
Параметры микро- Серии КМОП - логики
схем КМОП – логики 164 176 561 564 1564
Uвых(0), В 0,5 0,3 0 0 0
Uвых(1), В 7,7 8,2 3…15 3…15 3…18
Не стан- Не стан- Не стан- Не стан-
дартизи- дартизи- дартизи- дартизи- 3…15
Iвх (0), мА ровано ровано ровано ровано Зависит
от U и.п.
≈0,5 ≈0,5 ≈0,5 ≈0,5
Не стан- Не стан- Не стан- Не стан-
дартизи- дартизи- дартизи- дартизи- 2…7
Iвх (1), мА ровано ровано ровано ровано Зависит
от U и.п.
≈0,5 ≈0,5 ≈0,5 ≈0,5
Tзад срабатывания, нс ≈200 ≈250 ≈50 ≈50 ≈25
Pпот, ср, мВт 0,1 0,1 0,1 0,1 0,1
U и.п., В 9 9 3..15 3..15 3..18
Fпр, мГц 3…5 3…5 3…5 3…5 3…8
По аналогии в табл. 1.4 приведём соответствие отечественных
ИЦМ КМОП - серий зарубежным.
Таблица 1.4
Отечест- Зарубеж-
Фирма - произво-
венные ные Область применения
дитель
ИЦМ ИЦМ
164 CD4000 RCA Коммерческое применение
176 CD4000 RCA Коммерческое применение
CD4000A RCA
561 MC14000A Motorola
Коммерческое применение
CD4000A RCA
564 Коммерческое применение
MC14000A Motorola
CD4000B RCA
1561 MC14000B Motorola
Коммерческое применение
NSC
1564 54HC
Motorola
Военное применение

Номинальное напряжение питания микросхем серии 164 и 176


– 9В±5%, однако, они, как правило, сохраняют работоспособность в
диапазоне напряжений питания 5…12 В. Это специфические ИЦМ,
имеющие в своём составе специализированные микросхемы для
построения устройств, связанных с отсчётом времени (часы, тайме-
ры, генераторы секундных и минутных импульсов). Поэтому за эти-
ми сериями закрепилось негласное название «часовые».
11
Для микросхем серий 561 и 564 гарантируется работоспособ-
ность при напряжении питания 3…15 В.
Для микросхем серии 1561 диапазон изменения напряжений
питания 3…18 В, а для серии 1564 - 2…6 В.
Рассмотрим сравнительные характеристики ЭСЛ - серий инте-
гральных цифровых микросхем или, как их ещё называют, «логиче-
ские элементы на переключателях тока».
В табл. 1.5 приведены электрические характеристики ЭСЛ -
серий интегральных цифровых микросхем.
Таблица 1.5
Параметры микро- Серии ЭСЛ - логики
схем ЭСЛ – логики 137 100 500 700 1500
Uвых(0), В -1,6 -1,6 -1,6 -1,6 -1,65
Uвых(1), В -0,8 -0,9 -0,9 -0,9 -0,96
Iвх (0), мкА 0,5 0,5 0,5 0,5 0,5
Iвх (1), мкА 200 265 265 265 200
Tзад (1,0), нс 6 2,9 2,9 2,9 0,7
Tзад (0,1), нс 6 2,9 2,9 2,9 0,7
Pпот, ср, мВт 70 35 35 35 50
U и.п., В -5,2 -5,2 -5,2 -5,2 -4,5
Fпр, мГц ≈2000 ≈2000 ≈2000 ≈2000 ≈2000
Как видно, у серии 137 время задержки срабатывания даже
превышает аналогичный параметр наиболее современных ТТЛ
ИЦМ, выполненных по технологии с применением диодов Шоттки.
Дело в том, что эта серия была разработана в то время, когда дио-
ды Шоттки ещё не применялись, следовательно, эта серия является
устаревшей и в настоящее время снята с производства. Одновре-
менно с этим новейшая серия 1500 имеет параметр времени за-
держки, на порядок лучший, чем у самых современных ТТЛ ИЦМ с
диодами Шоттки. Технология не стоит на месте, и лично я думаю,
что ТТЛ ещё не скоро догонит по быстродействию ЭСЛ, если вооб-
ще когда-нибудь догонит. Но обратите внимание на потребляемую
мощность. За скорость надо платить. Поэтому если у Вас имеется
устройство, выполненное на ЭСЛ ИЦМ, то ставьте на него сверху
копилку и бросайте всё время деньги, чтобы заплатить за электри-
чество.

12
В табл. 1.6 приведём соответствие отечественных ИЦМ ЭСЛ -
серий зарубежным.
Таблица 1.6
Отечест- Зарубеж-
Фирма - произво-
венные ные Область применения
дитель
ИЦМ ИЦМ
137 MC101 Motorola Коммерческое применение
100 MC1001 Motorola Коммерческое применение
500 MC1001 Motorola Коммерческое применение
700 MC1001 Motorola Коммерческое применение
MECL
1500 100000
Motorola Коммерческое применение

1.2. КОНСТРУКТИВНОЕ ОФОРМЛЕНИЕ ИНТЕГРАЛЬНЫХ ЦИФРОВЫХ


МИКРОСХЕМ

Все современные цифровые системы построены на инте-


гральных схемах, в которых на кусочке кремния образованы сотни и
тысячи компонентов. Количество отдельных полупроводниковых
элементов на кристалле обычно связывается со степенью интегра-
ции (объединения), численные характеристики которой приведены в
табл. 1.7.
Таблица 1.7
Сокращён-
Число логических
Степень интеграции ИЦМ ное назва-
элементов в ИЦМ
ние
Малая МИС 1…10
Средняя СИС 10…100
Большая БИС 100…1000
Сверхбольшая СБИС 1000…10 000
Супербольшая - 10 000…100 000
Кристаллы, на которых сформированы логические элементы,
закрепляют в специальных корпусах, содержащих жёсткие выводы,
к которым подпаивают выводы с кристалла. Эти выводы использу-
ются для крепления корпуса на печатной плате и электрического
соединения отдельных логических элементов в схему.
Самый распространенный тип корпуса для интегральных схем
- пластмассовый корпус с двусторонним расположением выводов
или контактов (типа DIP). Количество контактов на корпусе зависит

13
от сложности интегральной схемы и, в частности, от количества
требуемых внешних связей. Например, обычные логические эле-
менты выпускаются в корпусах с 14 и 16 контактами, а корпуса мик-
ропроцессоров и сложных вспомогательных схем могут содержать
несколько сотен выводов. Широко распространенные корпуса мик-
росхем и нумерация контактов показаны на рис. 1.1. Здесь изобра-
жен вид микросхем сверху, т. е. так, как они выглядят на печатной
плате со стороны компонентов. Такой вид, наверное, самый естест-
венный, но все же иногда нумерация контактов вызывает путаницу.
Контакт 1 находится слева от выемки; иногда его отмечают точкой.

Рис. 1.1. Нумерация контактов на корпусах ИЦМ

Контакты микросхем нумеруются последовательно, начиная с


выемки, в направлении против часовой стрелки. Например, при рас-
смотрении 14-контактного корпуса сверху контакты 1 и 14 находятся
соответственно слева и справа от выемки.
При использовании ИЦМ сразу же возникает вопрос об их
идентификации или маркировке. Чтобы помочь нам решить этот во-
прос (а иногда - чтобы запутать нас!), фирмы-изготовители наносят
маркировку на наружной части корпуса. Обычно она состоит из но-
мера типа микросхемы (включая общепринятое кодирование), на-
звания фирмы (обычно в виде начальных букв) и классификации
микросхемы.
Довольно часто маркировка содержит информацию о типе
конструкции, дате выпуска и специальных характеристиках микро-
14
схемы. К сожалению, эта в принципе полезная информация часто
приводит к путанице из-за отсутствия единого стандарта.
Обозначение ЦИС состоит из четырех знаков (ГОСТ 18682 -
73. Микросхемы интегральные. Классификация и система условных
обозначений).
Первый знак - цифра, соответствующая конструктивно - техно-
логической группе, применительно к которой различают:
полупроводниковые ЦИС - обозначены цифрами 1, 5, 7 (7 -
бескорпусные полупроводниковые ЦИС);
гибридные ЦИС - обозначены цифрами 2, 4, 6, 8;
прочие ЦИС - обозначены цифрой 3 (пленочные, вакуумные,
керамические).
Второй знак – две - три цифры, соответствуют порядковому
номеру разработки данной серии ЦИС. Первые два знака, состав-
ляющие 3-4 цифры, определяют номер серии ИС.
Третий знак - две буквы, соответствующие подгруппе (первая
буква) и виду (вторая буква). Подгруппа и вид образуют понятие
«типономинал».
Четвертый знак - одна или несколько цифр, соответствует по-
рядковому номеру разработки ЦИС в данной серии, в которой может
быть несколько одинаковых по функциональному признаку ЦИС.
Например, в обозначении 155ЛА1: 1 - первый знак; 55 - второй знак;
ЛА - третий знак; 1 - четвертый знак (первый и второй знаки - 155 -
образуют название серии).
В некоторых сериях (это оговаривается в технической доку-
ментации) буква в конце условного обозначения ИС определяет тип
корпуса, в котором выпускается данный типономинал.
Например, буква Р обозначает пластмассовый корпус, а буква
М – керамический, металлокерамический или стеклокерамический
корпусы. Иногда в конец условного обозначения добавляется буква,
определяющая технологический разброс электрических параметров
данного типономинала. Конкретное значение параметров и отличие
каждого типономинала один от другого приводятся в технической

15
документации. Например, ЦИС 155ЛА1А отличается от ИС
155ЛА1Б.
Для микросхем широкого применения («коммерческое приме-
нение») в начале условного обозначения указывается буква К, на-
пример К133ЛА1А. Если после буквы К, перед номером серии ука-
зывается еще буква М, это означает, что данная серия выпускается
в керамическом, металлокерамическом или стеклокерамическом
корпусе, например КМ155ЛА1, а если вместо буквы М стоит буква Р,
то это означает, что микросхема выпускается в пластмассовом кор-
пусе. Например, КР155 означает, что эта микросхема может исполь-
зоваться в аппаратуре широкого класса и выполнена в пластмассо-
вом корпусе. Серии в бескорпусном варианте исполнения отмеча-
ются буквой Б перед обозначением серии, например КБ524РП1А.
Микросхемы, не имеющие перед кодом серии букв, как прави-
ло, были подвергнуты особой сортировке (ОС) или военной приёмке
(ВП) и были отобраны для использования в военной или особо от-
ветственной технике, например 155ЛА1, так что если у Вас имеются
такие микросхемы, то Вам сильно повезло, поскольку они более на-
дёжные, обладают высокой стабильностью параметров и т.п.
Теперь перейдём к рассмотрению внутреннего устройства
ИЦМ. Схемно различные микросхемы реализованы по-разному, но
основу любой реализации составляют одинаковые схемные реше-
ния, которые образуют те кирпичики, из которых можно построить
любую логическую схему, реализованную на кристалле кремния
ИЦМ. Такие схемные решения называются базовыми элементами
ИЦМ соответствующих технологий изготовления.

2. СХЕМОТЕХНИКА БАЗОВЫХ ЭЛЕМЕНТОВ ЛОГИЧЕСКИХ


СЕМЕЙСТВ ИНТЕГРАЛЬНЫХ ЦИФРОВЫХ МИКРОСХЕМ
Перед началом изучения схемотехники базовых элементов
проведём небольшой экскурс в историю появления и развития логи-
ческих элементов.
Первые появившиеся логические элементы были реализованы
на диодных матрицах. На рис. 2.1 приведена принципиальная элек-
16
трическая схема диодного элемента «ИЛИ».

Рис. 2.1. Принципиальная электрическая схема диодного элемента «ИЛИ»

Если хотя бы на один из входов Х1, Х2, Х3 подать напряжение


питания (как это пунктиром показано для входа Х1), что соответству-
ет уровню логической единицы, то на сопротивлении нагрузки Rн
также появится напряжение. Диоды VD1, VD2, VD3 предотвращают
протекание тока на общий провод, что соответствует уровню логи-
ческого нуля (как это пунктиром показано для входа Х3), с других
входов, если на них поданы уровни логической единицы. Диодные
матрицы остались в несколько модифицированном виде и в ТТЛ
ИЦМ, поэтому можно сказать, что именно диодные матрицы выпол-
няют заданные логические операции.
Диодный логический элемент «И» реализуется несколько по-
другому. Принципиальная электрическая схема диодного элемента
«И» приведена на рис. 2.2.
Если на все входы Х1, Х2, Х3 подаётся положительный потен-
циал (как это пунктиром показано для входа Х1), на выходе Y мы
также будем иметь положительный потенциал (логическую едини-
цу). Однако, если какой-либо из входов будет иметь нулевой потен-
циал (как это пунктиром показано для входа Х3), то на выходе уста-
новится потенциал, близкий к нулю (логический ноль), поскольку ди-
од на входе с нулевым потенциалом перейдёт в проводящее со-
стояние и через него потечёт ток, причём падение напряжения на
диоде в проводящем состоянии мало ввиду его незначительного со-
противления.
17
Рис. 2.2. Принципиальная электрическая схема диодного элемента «И»

Диодные логические элементы могут оказаться полезными в


некоторых разработках, но их широкому использованию в качестве
базовых логических элементов препятствуют два присущих им не-
достатка. Первый заключается в том, что потенциал на выходе ока-
зывается чувствительным к небольшим вариациям в уровне потен-
циала на входе. Особенно сильно этот недостаток проявляется, ко-
гда на одном из входов - логический ноль. В этом случае любое от-
клонение от идеального нулевого потенциала на входе приводит к
такому же точно отклонению в величине выходного потенциала,
вдобавок некоторое отклонение от нулевого напряжения на выходе
обусловлено ненулевым падением напряжения на диоде, имеющем
прямое смещение.
Подобная чувствительность к колебаниям входного сигнала
может привести к большим нарушениям, если диодные логические
элементы включены последовательно, - в этом случае отклонения
будут накапливаться при прохождении сигнала от одного элемента к
другому.
Второй недостаток диодных логических элементов заключает-
ся в том, что работа элемента зависит от нагрузки на выходе. При
высоком уровне выходного сигнала ток течет от выхода элемента в
нагрузку и при этом проходит через резистор R1, в результате чего
появляется падение напряжения на резисторе и уровень потенциа-
ла на выходе уменьшается.
Это уменьшение составляет довольно значительную величи-
ну, поскольку сопротивление резистора должно быть сравнительно
18
большим, чтобы избежать перегрузки входных цепей при низких по-
тенциалах на входе. При низком уровне выходного сигнала ток те-
чет от нагрузки в логический элемент. Этот ток должен протекать
через те входы, которые имеют низкий потенциал. Это может при-
вести к ситуации, когда один вход должен принять ток, приходящий
от многих других подключённых логических элементов, что также
приводит к определенным трудностям.
Недостатки, присущие диодным схемам, вообще говоря, объ-
ясняются тем, что диод - это пассивный прибор. Транзисторы, на-
против, являются активными приборами в том смысле, что слабый
сигнал управляет сильным сигналом. Описанные выше недостатки
диодных вентилей можно устранить, подключив к диодам транзи-
сторы. В частности, можно ввести в логический элемент дополни-
тельную схему, которая восстанавливала бы уровень потенциала на
выходе до величин, близких к идеальному значению, и тем самым
уменьшала бы чувствительность элемента к небольшим колебани-
ям в уровне входного сигнала. Другая дополнительная цепь могла
бы изолировать выходной ток нагрузки от входов, а также обеспе-
чить ток, достаточный для управления большим количеством вхо-
дов других логических элементов или иных электронных устройств,
подключаемых к выходам схем логических автоматов, реализован-
ных на логических элементах.
Эти две дополнительные схемы можно назвать соответствен-
но «восстановителем» и «буфером». Исходная схема на диодах,
поскольку она комбинирует входные сигналы, может быть названа
комбинационной частью логического элемента или просто «комби-
натором». Улучшенная таким образом схема, состоящая из трёх
частей, имеет конфигурацию, показанную на рис. 2.3.
Такое условное разбиение схемы ИЦМ позволяет достаточно
свободно конструировать логические элементы. В частности, бу-
ферную часть логического элемента можно подвергать тем или
иным модификациям для достижения тех или иных целей, не затра-
гивая остальных компонентов.

19
Рис. 2.3. Три части логического элемента

Стремление избавиться от существенных недостатков диод-


ных логических элементов, приведённых выше, привело к разработ-
ке диодно-транзисторных логических элементов.
2.1. СХЕМОТЕХНИКА БАЗОВОГО ЭЛЕМЕНТА ДИОДНО – ТРАНЗИСТОРНОЙ
ЛОГИКИ

В этом названии отражён тот факт, что во входной части схе-


мы используются диоды, а остальные части выполнены на транзи-
сторах.
Хотя ИЦМ диодно–транзисторной логики уже сняты с произ-
водства, рассмотрение схемотехники начнём именно с этих элемен-
тов, поскольку на их основе проще всего понять принципы реализа-
ции логических функций.
Базовым элементом ДТЛ логики является элемент «И-НЕ», с
помощью которого (на основе теоремы де Моргана) можно строить
логические элементы, реализующие любые другие логические
функции. Принципиальная электрическая схема базового элемента
ДТЛ логики приведена на рис. 2.4.

Рис. 2.4. Базовый элемент ДТЛ - логики

В этой схеме диоды VD1, VD2, VD3 и резистор R1 образуют зна-


20
комый нам диодный логический элемент «И», а транзистор VT1 и ре-
зисторы R2, R3 образуют восстановитель и буфер. Поскольку тран-
зисторный каскад с нагрузочным резистором в коллекторе инверти-
рует сигнал, то VT1 выполняет также функцию инвертора. Диоды
VD4, VD5 выполняют функцию связи между комбинатором и инвер-
тором.
Резистор R2 обеспечивает подачу напряжения смещения на
базу транзистора, т.е. удерживает транзистор в запертом состоянии
и служит для отвода тока утечки транзистора.
Диоды VD4, VD5 называются диодами смещения. Они не вы-
полняют никаких логических функций и предназначены для смеще-
ния уровня напряжения на базе транзистора относительно напря-
жения в точке соединения диодов комбинатора за счет постоянного
падения напряжения на них. Наличие этих диодов обеспечивает на-
дежное запирание транзистора в том случае, если хотя бы на одном
из входов схемы действует низкий уровень напряжения (логический
нуль).
2.2. СХЕМОТЕХНИКА БАЗОВОГО ЭЛЕМЕНТА ТРАНЗИСТОРНО-
ТРАНЗИСТОРНОЙ ЛОГИКИ

Базовым элементом ТТЛ - логики является элемент «И-НЕ»,


упрощённая принципиальная электрическая схема которого пред-
ставлена на рис. 2.5.

Рис. 2.5. Базовый элемент ТТЛ - логики

Элемент ТТЛ появился как результат развития элемента ДТЛ


21
благодаря замене матрицы диодов многоэмиттерным транзистором
(МЭТ), представляющим собой интегральный прибор, объединяю-
щий свойства диодных логических схем и транзисторного усилите-
ля. Функция «И» в МЭТ выполняется в общих для нескольких эмит-
теров базовой и коллекторной областях. Основное структурное от-
личие МЭТ от обычных транзисторов в том, что он имеет несколько
эмиттеров, расположенных таким образом, что прямое взаимодей-
ствие между ними через разъединяющий их участок пассивной базы
практически исключается. Многоэмиттерный транзистор представ-
ляет собой совокупность нескольких транзисторных структур,
имеющих общий коллектор и общую базу и непосредственно взаи-
модействующих один с другим только за счет движения основных
носителей.
Комбинационная часть логического элемента представлена
многоэмиттерным транзистором МЭТ. На схеме показаны два эмит-
тера, но их может быть и больше. Каждый входной сигнал подается
на свой эмиттер. Каждый эмиттер образует pn-переход с базой. При
этом подразумевается, что если хотя бы один переход база-эмиттер
имеет достаточное прямое смещение, то транзистор находится в
проводящем состоянии, т. е. через вывод коллектора может проте-
кать ток.
Поскольку на базу через резистор подается положительный
потенциал, то переход база-эмиттер оказывается смещенным впе-
ред всякий раз, когда потенциал соответствующего эмиттера близок
к «нулевому», т. е. к потенциалу заземленной точки. Таким образом,
транзистор будет находиться в проводящем состоянии, если хотя
бы один эмиттер имеет низкий потенциал (логический ноль). В этом
случае через эмиттеры с низким потенциалом будет протекать зна-
чительный ток, обусловленный в основном током базы. Когда на все
эмиттеры подается высокий потенциал (логическая единица), тран-
зистор закрыт и ток во всех эмиттерах очень слабый.
Восстановительная часть состоит из транзистора VT1 и двух
резисторов R2, R3. База транзистора VT1 соединена с коллектором

22
МЭТ, так что ток коллектора МЭТ является током базы VT1. Когда
транзистор МЭТ комбинатора открыт, ток протекает от его коллек-
тора к эмиттеру или эмиттерам, имеющим низкий потенциал. На-
правление этого тока противоположно тому, которое должен иметь
ток базы транзистора VT1 для того, чтобы его переход база-эмиттер
имел прямое смещение. Это означает, что всякий раз, когда МЭТ
открыт, транзистор VT1 закрыт.
В действительности заметный ток протекает от базы VT1 к кол-
лектору МЭТ лишь в течение коротких периодов, требующихся для
того, чтобы VT1 перешел из насыщенного состояния в закрытое.
Этот ток поддерживается уходящими из области базы VT1 заряда-
ми, накопившимися за то время, пока транзистор VT1 находился в
насыщенном состоянии. После того как VT1 оказывается закрытым,
через его базу проходит лишь очень слабый ток.
Если МЭТ закрыт, его переход база-коллектор смещен в пря-
мом направлении благодаря тому, что к резистору базы приложен
потенциал +Uпит. Поэтому переход база-коллектор МЭТ, как и лю-
бой p-n-диод, имеющий прямое смещение, должен находиться в
проводящем состоянии. Это в свою очередь обусловливает прямое
смещение перехода база-эмиттер VT1, так что он оказывается в на-
сыщенном (проводящем состоянии). Каждое из этих двух противо-
положных состояний транзистора VT1 (отсечка и насыщение) на-
блюдается на самом деле для целого диапазона условий на входе.
В этом смысле цепь транзистора VT1 действительно играет роль
восстановителя сигнала.
Буферная часть логического элемента содержит два транзи-
стора VT2 и VT3. VT2 служит для того, чтобы обеспечить высокий
уровень потенциала на выходе логического элемента, а VT3 - на-
оборот, чтобы сделать его низким. Транзистор восстановительной
части управляет этими двумя транзисторами в дополнительном ре-
жиме. Когда VT1 закрыт, база VT3 имеет потенциал общего провода,
а база VT2 имеет высокий потенциал. Поэтому VT2 находится в про-
водящем состоянии, а VT3 закрыт.

23
Когда VT1 находится в проводящем состоянии, базы обоих
транзисторов буферного каскада имеют потенциал промежуточной
величины, достаточной для того, чтобы VT3 проводил ток, но не дос-
таточной для того, чтобы проводил VT2. Как показано на рис. 2.5,
последовательно с VT2 подключен диод VD3. Последний служит для
того, чтобы повысить потенциал эмиттера VT2 приблизительно на
0.7 В и тем самым гарантировать, что этот транзистор будет закрыт
при открытых VT1 и VT3. Небольшое сопротивление R4 включено по-
следовательно с транзисторами буферного каскада, чтобы ограни-
чить ток, протекающий через них во время перехода из одного со-
стояния в другое, когда оба транзистора находятся в частично про-
водящем состоянии.
На входах логического элемента установлены входные диоды
VD1 и VD2, предназначенные для ограничения амплитуды отрица-
тельных сигналов (помех), образующихся при распространении сиг-
налов в линиях связи между ИЦМ из-за отражения на концах несо-
гласованных линий или при подключении к входам логического эле-
мента схем, способных вырабатывать сигналы отрицательной (от-
носительно общего провода) полярности, например, дифференци-
рующих цепей.
Многоэмиттерный транзистор допускает количество входов
Х≤8. Увеличение количества входов расширяет логические возмож-
ности элемента, но ухудшает его динамические характеристики.
Заметного увеличения быстродействия и снижения потреб-
ляемой мощности позволяет достичь другая разновидность схем,
выпускаемая на основе ТТЛ-технологии. Этот эффект достигается
благодаря применению диодов и транзисторов Шоттки. Диод Шоттки
основан на переходе, образующемся на границе металла и полу-
проводникового материала n-типа (рис. 2.6).

Рис. 2.6. Структура диода Шоттки

Основными носителями заряда как в металле, так и в полу-


24
проводнике являются электроны. Однако электроны в полупровод-
нике находятся на более высоких энергетических уровнях. Как след-
ствие, в результате диффузии больше электронов будет переходить
из полупроводника в металл, отдавая при этом часть своей энергии,
и меньше в противоположном направлении. В результате на грани-
це образуется контактная (внутренняя) разность потенциалов, пре-
пятствующая дальнейшей диффузии.
Эту внутреннюю разность потенциалов можно перекрыть, при-
ложив внешнее напряжение к диоду таким образом, чтобы металл
обладал положительным потенциалом по отношению к проводнику.
В этом случае, в результате усиления диффузии электронов от по-
лупроводника к металлу через диод потечет ток. Если внешнее на-
пряжение приложить в противоположном направлении, ток будет
очень незначительным.
Таким образом, диод Шоттки обладает выпрямляющими свой-
ствами подобно диоду с p-n-переходом. Однако высокой скорости
переключения, или быстродействию диода Шоттки не препятствует
накопление неосновных носителей заряда, как это имеет место в p-
n-диоде. Причина заключается в том, что в диоде Шоттки электроны
являются основными носителями заряда в обеих областях. Для
обозначения диодов Шоттки на принципиальных электрических схе-
мах используется специальный символ, показанный на рис. 2.7.

Рис. 2.7. Условное обозначение диода Шоттки


Помимо того, что диод Шоттки отличается более высоким бы-
стродействием, он отличается еще одним свойством - падение на-
пряжения на нем при прямом токе меньше, чем у p-n-диода, и со-
ставляет около 0.2 … 0.3 В. Благодаря этому диоды Шоттки приме-
няются в комбинации с биполярными транзисторами, чтобы повы-
сить их быстродействие. Если диод Шоттки подключить между ба-
зой и коллектором транзистора той же полярности в направлении от
базы к коллектору (как показано на рис. 2.8), то напряжение на p-n-
25
переходе база-коллектор не сможет достигнуть пороговой величины
порядка 0,7 В, необходимой для прямого смещения этого перехода.
Как следствие, транзистор не перейдет в состояние глубокого на-
сыщения, а это, в свою очередь, приведет к тому, что скорость пе-
реключения транзистора из открытого состояния в закрытое повы-
сится, так как уменьшится степень накопления неосновных носите-
лей заряда в базе транзистора. Такой комбинированный полупро-
водниковый прибор носит название транзистора Шоттки и символи-
чески обозначается на принципиальных электрических схемах сим-
волом, показанным на рис. 2.9.

Рис. 2.8. Транзистор с Рис. 2.9. Условное


диодом Шоттки между обозначение тран-
коллектором и базой зистора Шоттки
Интересный факт заключается в том, что изготовители схем
ТТЛШ в какой-то степени отклоняются от традиционных для ТТЛ
конфигураций, поскольку базовые элементы ТТЛШ скорее могут
быть отнесены к ДТЛ - логике, из-за того, что комбинирование вход-
ных сигналов осуществляется за счет диодов Шоттки. Тем не менее,
по уровням напряжения и тока, а также направлению токов такие
логические элементы эквивалентны схемам, использующим на вхо-
де МЭТ.
Схема базового элемента серий 533 (SN54HS) и 555 (SN74HS)
представлена на рис. 2.10.
На входе выполнены матрицы диодов Шоттки. Конъюнкция
реализуется на диодах VD1…VD3 и резисторе R1, которые образуют
комбинатор, на транзисторе VT1 построен восстановительный кас-
кад с источником тока на транзисторе VT2, буферный каскад органи-
зован на транзисторах VT3…VT5. Транзисторы всех каскадов содер-
жат переходы Шоттки.
26
Рис. 2.10. Схема базового элемента серий 533 и 555

При подключении одного из катодов диодов VD1…VD3 к потен-


циалу низкого уровня U0 транзистор VT1 запирается, так как напря-
жение UБЭVT1 = U0 + UVD1,2,3 - UБЭVT5 (UVD1,2,3 - падение напряжения на
одном из диодов VD1…VD3) оказывается недостаточным для отпи-
рания. Ток базы при этом близок к нулю, а входной ток определяет-
ся резистором R1. На коллекторе транзистора VT1 устанавливается
потенциал, отпирающий транзисторы VT3 и VT4, и на выходе логи-
ческого элемента устанавливается напряжение Uл ед.
U л.ед. = U п − U БЭVT 3 − U БЭVT 4 − I БVT 3 ⋅ R3 .
Если же на все входы поступает уровень логической единицы
U1, то через диоды VD1…VD3 будет протекать обратный ток, не пре-
вышающий 20 мкА и являющийся входным током логической едини-
цы. Транзистор VT1 отпирается, транзисторы VT3 и VT4 закрывают-
ся, транзистор VT5 открывается, формируя выходное напряжение
низкого уровня Uл н.
U л.н = U КЭVT 5 .
Несколько по-другому строится базовый логический элемент
серии 1533. На входе элемента использованы p-n-p - транзисторы,
что позволило повысить помехоустойчивость схемы за счет увели-
чения порога переключения, нагрузочную способность в результате
уменьшения входного тока, увеличить быстродействие путем ис-

27
пользования p-n-p транзистора, работающего в активном режиме.
В устройствах логического управления и автоматики, требую-
щих высокой производительности, широкое применение получили
ИС серии 530 и 1531.
Входной каскад базового элемента серии 530 выполнен на
многоэмиттерном транзисторе Шоттки в отличие от базового эле-
мента серии 533, где используется диодная матрица-коньюнктор.
Существует ещё несколько разновидностей построения базо-
вых элементов ТТЛ - логики (например, в схеме базового логическо-
го элемента серии КР1531 применены p-n - диоды, что позволило
снизить входной ток высокого уровня до 20 мкА при входном токе
низкого уровня не более 0,6 мА), но основные принципы их функ-
ционирования остаются прежними, поэтому закончим описание
элементов ТТЛ. Тем более, что это в большей мере относится к кур-
су «Электроника», а не к «Логическим автоматам», которые мы изу-
чаем.
2.3. СХЕМОТЕХНИКА БАЗОВОГО ЭЛЕМЕНТА КМДП-ЛОГИКИ
С момента появления полевых транзисторов началась интен-
сивная разработка логических элементов на их основе, поскольку
основное преимущество полевых транзисторов – высокое входное
сопротивление и малая потребляемая мощность - полностью соот-
ветствует генеральному направлению совершенствования ИЦМ.
Было разработано несколько семейств ИЦМ на полевых тран-
зисторах. Два широко известных семейства построены на основе n-
МОП-технологии и p-МОП-технологии и используют соответственно
n-канальные и р-канальные транзисторы. Однако с момента разра-
ботки КМОП-технологии, использующей в одной схеме как n-
канальные, так и р-канальные полевые транзисторы, все усилия
разработчиков направлены именно на совершенствование ИЦМ
данного типа, а n-МОП и p-МОП ИЦМ постепенно вытесняются бо-
лее экономичными КМОП-сериями.
Основным преимуществом технологии КМОП является то, что
все транзисторы, входящие в состав ИЦМ, нормально закрытые,
28
благодаря чему в статическом режиме практически не потребляют
энергии (из-за высокого сопротивления закрытого перехода сток-
исток). Все логические элементы КМОП выполняются в виде схем с
непосредственными связями, поэтому в базовых элементах нельзя
выделить знакомые нам три части (комбинатор, восстановитель и
буфер), поскольку они реализуются на одних и тех же транзисторах.
По этой причине в КМОП - логике отсутствует единый базовый эле-
мент, а схемы, реализующие ту или иную логическую функцию,
строятся на основе инвертора, который и можно принять за базовый
элемент.
Принципиальная электрическая схема КМОП-инвертора при-
ведена на рис. 2.11.

Рис. 2.11. Инвертор КМОП

КМОП-элемент всегда состоит из двух частей, одна из которых


понижает потенциал на выходе при определенных условиях на вхо-
де, а другая, наоборот, повышает уровень выходного сигнала при
других сигналах на входе. Обе части выполнены в виде схем с не-
посредственной связью.
«Понижающая» часть инвертора представлена n-канальным
нормально закрытым МОП-транзистором VT2, сток которого соеди-
нен с выходом, а исток - с землей. «Повышающая» часть представ-
лена р-канальным нормально закрытым МОП-транзистором VT1,
сток которого соединен с выходом, а исток – с +Uпит. Вход инвертора
через резистор R1 соединен с затворами обоих транзисторов.
VT2 открывается, когда напряжение на входе превышает неко-
29
торую пороговую величину. Тем самым на выходе Y устанавливает-
ся низкий потенциал. В противном случае этот транзистор имеет
большое сопротивление и не влияет на уровень выхода. VT1 рабо-
тает при потенциале истока, более высоком, чем потенциал стока.
Он открывается, когда потенциал затвора в достаточной мере
меньше потенциала истока, равного +Uипт. Таким образом, всякий
раз, когда потенциал на входе ниже +Uпит на величину, превышаю-
щую пороговое напряжение, этот транзистор открывается, благода-
ря чему на выходе устанавливается высокий потенциал. В против-
ном случае VT1 имеет большое сопротивление и не влияет на уро-
вень выходного сигнала. Легко убедиться, что логической 1 на входе
инвертора нижний транзистор обеспечивает логический ноль на вы-
ходе, а при логическом 0 на входе верхний транзистор повышает
уровень на выходе до логической единицы.
В схеме также присутствуют защитные диоды VD1…VD3, шун-
тирующие затворы транзисторов и предотвращающие пробой ди-
электрика затвора от воздействия статических зарядов. Резистор R1
совместно с диодом VD3 выполняют функцию параллельного диод-
ного ограничителя для отрицательных напряжений, которые могут
поступить на вход инвертора (например, при подключении к входу
дифференцирующей цепочки).
Теперь рассмотрим схемы двух основных логических элемен-
тов КМОП - логики – элементов «И-НЕ» и «ИЛИ-НЕ».
Вы, наверное, уже заметили интересную закономерность: ба-
зовыми элементами во всех рассмотренных технологиях являются
элементы осуществляющие инверсию выходной логической функ-
ции, в основном это элемент «И-НЕ», реализующий функцию
«штрих Шеффера». Как Вы думаете, почему это именно так? Ответ
достаточно прост. Необходимо вспомнить, что функция «штрих
Шеффера», впрочем, как и функция «стрелка Пирса» («ИЛИ-НЕ»),
образуют два базиса, используя любой из которых можно реализо-
вать любую булеву функцию.
Принципиальная электрическая схема элемента «ИЛИ-НЕ»

30
КМОП - логики приведена на рис. 2.12.

Рис. 2.12. Логический элемент «ИЛИ-НЕ» КМОП - логики

«Понижающая» часть вентиля состоит из двух n-канальных


МОП-транзисторов VT3, VT4, соединенных параллельно, с зазем-
ленными истоками. Затвор каждого из этих транзисторов соединен с
одной из двух входных линий (для простоты входные цепи, содер-
жащие диоды и резистор, не показаны). Когда потенциал на какой-
либо входной линии превышает пороговое напряжение, соответст-
вующий транзистор открывается и на выходе устанавливается низ-
кий потенциал. В противном случае оба эти транзистора действуют
как резисторы с большим сопротивлением и не влияют на уровень
выходного сигнала.
«Повышающая» часть вентиля представлена двумя p - ка-
нальными МОП-транзисторами, соединенными последовательно.
Затвор каждого из этих транзисторов соединен с одним из входов.
Когда на обоих входах потенциал ниже Uип на величину, превы-
шающую пороговое напряжение вентиля, оба транзистора открыва-
ются и поднимают уровень потенциала на выходе. В противном
случае они действуют как резисторы с высоким сопротивлением и
не влияют на уровень выходного сигнала.
При логической единице на любом входе нижняя часть схемы
понижает уровень на выходе до логического нуля, а когда на оба
входа подан логический ноль, верхняя часть схемы обеспечивает
логическую единицу на выходе. Таким образом, элемент реализует
логическую операцию «ИЛИ-НЕ».
31
КМОП - элемент, реализующий операцию «И-НЕ», можно по-
строить, соединив последовательно n-канальные транзисторы «по-
нижающей» части и параллельно соединив p-канальные транзисто-
ры «повышающей» части. Принципиальная электрическая схема та-
кого элемента приведена на рис. 2.13.

Рис. 2.13. Логический элемент «И-НЕ» КМОП - логики

Вообще говоря, можно построить КМОП - элементы, реали-


зующие любую булеву функцию при соблюдении следующих пра-
вил. Сначала формируется «понижающая» часть вентиля в виде
последовательно-параллельной конфигурации n-канальных транзи-
сторов, в которой ИЛИ реализуется путем параллельного соедине-
ния, а И - последовательного. Затем в противоположной манере
формируется «повышающая» часть схемы путем последовательно-
го соединения p-канальных транзисторов для операции ИЛИ и па-
раллельного для операции И. На выходе значение полученного вы-
ражения инвертируется.
КМОП - логика обладает несколько более сложной структурой,
чем n-МОП и p-МОП, и поэтому на ее основе нельзя достичь столь
же высокой плотности на одном кристалле кремния. Однако эта
структура обеспечивает примечательное преимущество над всеми
другими распространенными логическими семействами. В этих схе-
мах нет постоянных проводящих путей между линией питания и
землей. Вследствие этого мощность, потребляемая в периоды по-
стоянства входных сигналов, незначительна. Последнее свойство
очень важно для тех применений, когда питание поступает от авто-
32
номных источников питания (батарей или аккумуляторов). Именно
благодаря появлению технологии КМОП мы имеем различные уст-
ройства (электронные часы, пульты управления, плееры и т.п.), спо-
собные работать длительное время, питаясь от маленьких батаре-
ек.
Однако во время переключений потребляется существенная
мощность. Это происходит по двум причинам. Первая связана с на-
личием емкостей в схеме, возникающих преимущественно между
электродами МОП-транзисторов. Эти емкости должны перезаря-
жаться всякий раз при переключении. Вторая причина заключается
в том, что во время изменения входных сигналов и «понижающая»,
и «повышающая» части схемы в определенной степени открыты. В
результате между линией Uип и общим проводом кратковременно
возникает «сквозной ток». Следовательно, рассеиваемая элемен-
тами мощность возрастает с повышением частоты переключений,
т.е. чем быстрее работают КМОП - схемы, тем больше они потреб-
ляют энергии.
2.4. СХЕМОТЕХНИКА БАЗОВОГО ЭЛЕМЕНТА ЭСЛ-ЛОГИКИ
Как уже отмечалось, в логических схемах, построенных на би-
полярных транзисторах, быстродействие растет, если удается из-
бежать накопления неосновных носителей заряда или насыщения.
Напомним, что насыщением называется состояние транзистора, в
котором оба перехода смещены в прямом направлении. Когда тран-
зистор находится в насыщенном состоянии, неосновные носители
заряда мигрируют в зону базы через оба перехода, в результате че-
го возникает избыточное количество неосновных носителей заряда,
накапливающихся в зоне базы, которые должны рассеяться прежде,
чем транзистор сможет перейти в закрытое состояние. В семействе
логических элементов, известных под названием логики с эмиттер-
ными связями (ЭСЛ), состояние насыщения предотвращается путем
строгого поддержания коллекторного, тока в нужных пределах.
Уровень коллекторного тока транзистора в элементе ЭСЛ
управляется резистором, подключенным к эмиттеру, как показано на
33
рис. 2.14.

Рис. 2.14. Транзистор с эмиттерным резистором

Обычно в отсутствие этого резистора (т.е. когда эмиттер со-


единён с общим проводом) очень трудно избежать насыщения от-
крытого транзистора. Это объясняется тем, что разница между на-
пряжением на переходе база-эмиттер, открывающем транзистор, и
напряжением, соответствующим его насыщенному состоянию, со-
ставляет всего 0,2…0,3 В. Как следствие, когда на базу транзистора
подается напряжение, переводящее его в открытое состояние, лю-
бое отклонение в уровне сигнала или вариации в параметрах тран-
зистора могут вызывать переход транзистора в насыщенное состоя-
ние. Однако, в присутствии резистора, последовательно подклю-
ченного в эмиттерную цепь, ток, проходящий через эмиттер, может
быть ограничен до значений, не вызывающих насыщения транзи-
стора.
Пусть, например, на базу транзистора, изображенного на рис.
2.14, подано положительное напряжение UБ относительно общего
провода. Падение напряжения на сопротивлении R2 за счет эмит-
терного тока приведет к появлению на эмиттере положительного
потенциала UЭ. Следовательно, напряжение на переходе база-
эмиттер UБЭ будет меньше приложенного к базе напряжения UБ на
величину UЭ. Более того, по мере того как UБ возрастает, ток, про-
ходящий через эмиттер, также возрастает, что вызывает рост на-
пряжения на эмиттере. Возрастающее напряжение на эмиттере в
какой-то степени компенсирует увеличение напряжения на базе. Та-
ким образом, разность потенциалов на переходе база-эмиттер рас-
тет значительно медленнее напряжения на базе по отношению к
34
общему проводу. Другими словами, благодаря резистору в цепи
эмиттера возникает отрицательная обратная связь, уменьшающая
чувствительность транзистора к изменениям в уровне подаваемого
на базу напряжения. Эта отрицательная обратная связь делает
также ток в цепи коллектора менее чувствительным к вариациям в
параметрах транзистора.
Чтобы избежать насыщения транзистора, ток эмиттера нужно
поддерживать меньше значения, при котором разность потенциалов
между коллектором и эмиттером UКЭ становится меньше разности
потенциалов между базой и эмиттером UБЭ (в противном случае пе-
реход коллектор-база будет смещен в прямом направлении). Вели-
чина UКЭ, очевидно, равна питающему напряжению Uпит минус паде-
ние напряжения на сопротивлениях R1 и R2. Если предположить, что
ток коллектора приблизительно равен току эмиттера, т. е. IК≈IЭ, то
разность потенциалов между коллектором и эмиттером определяет-
ся соотношением
U КЭ = U пит − I Э R1 − I Э R2 = U пит − I Э (R1 + R2 ) .
Значит, чтобы избежать насыщения, должно быть выполнено
следующее условие:
U БЭ < U КЭ = U пит − I Э (R1 + R2 ) ,
или
U пит − U БЭ
max I Э = .
R1 + R 2
Можно воспользоваться этим предельным значением тока
эмиттера IЭ, чтобы определить предельную величину напряжения
на базе UБ, позволяющую избежать насыщения. Заметим, что на-
пряжение базы равно падению напряжения на R2 плюс разность по-
тенциалов между базой и эмиттером UБЭ:
U Б = I Э R 2 + U БЭ .
Таким образом, насыщение не достигается, если выполняется
условие

35
⎛U − U БЭ ⎞ R U RU
max U Б = ⎜⎜ пит ⎟⎟R2 + U БЭ = 2 пит + 1 БЭ .
⎝ R1 + R2 ⎠ R1 + R2 R1 + R2
Второй член в последнем выражении обычно мал по сравне-
нию с первым членом, поскольку R1, как правило, выбирается зна-
чительно меньшим, чем R2, и поскольку UБЭ существенно меньше,
чем Uпит, в ЭСЛ-элементах. Таким образом,
R2U пит
max U Б ≈ .
R1 + R2
В силу того что R1 значительно меньше R2, последнее выра-
жение свидетельствует о том, что напряжение на базе может быть
близким (но не равным) питающему напряжению Uпит и насыщение
все же не будет достигнуто. Т. е. существует определенный «зазор»
между Uпит и максимальным, еще не приводящим к насыщению
значением UБ.
Как мы только что убедились, включение резистора в эмиттер-
ную цепь транзистора позволяет избежать насыщения, но в резуль-
тате диапазон изменений напряжения на базе должен быть доволь-
но большим, если мы хотим обеспечить желаемое изменение тока
эмиттера. Однако слишком большое различие между уровнями
входного напряжения, соответствующими двум логическим значе-
ниям, было бы неприемлемым. Поэтому в ЭСЛ - элементах входные
сигналы комбинируются с помощью дифференциальной схемы или
схемы с переключением тока, показанной на рис. 2.15.

Рис. 2.15. Комбинатор с двумя входами для ЭСЛ - элемента

36
Такая схема требует относительно небольшой разницы между
уровнями входного напряжения, соответствующими двум логиче-
ским значениям. Схема содержит несколько транзисторов со свя-
занными эмиттерами и общим эмиттерным резистором RЭ. Базы
транзисторов, расположенных в левой части схемы, соединены с
входными линиями. Коллекторы этих входных транзисторов под-
соединены к общему коллекторному резистору. На базу транзисто-
ра, расположенного на схеме справа, подано стабильное опорное
напряжение UОП, а в его коллекторную цепь включен отдельный ре-
зистор. Заметим, что верхние концы коллекторных резисторов со-
единены с общим проводом, а отрицательное напряжение питания -
Uпит приложено к нижнему концу эмиттерного резистора.
Напряжение UОП на базе транзистора VT3, служит пороговой
величиной для входных напряжений. Благодаря транзистору VT3
напряжение в точке соединения всех эмиттеров приводится к вели-
чине, не меньшей UОП - UБЭ. Поэтому, если входное напряжение на
одном из левых транзисторов меньше UОП, то этот транзистор будет
закрыт, поскольку его переход база-эмиттер не будет иметь доста-
точно большого прямого смещения.
Если на базу одного из левых транзисторов подать напряже-
ние, большее UОП, то напряжение на эмиттере будет больше, чем,
UОП - UБЭ. В этой ситуации транзистор VT3 будет закрыт, поскольку
его переход база-эмиттер будет недостаточно смещен вперед. Та-
ким образом, ток проходит только через транзистор (или транзисто-
ры) левой либо правой части схемы в зависимости от напряжений
на входах X1, X2.
В действительности уровни напряжения на входах поддержи-
ваются достаточно близкими к значению UОП, так что потенциал на
эмиттере остается относительно постоянным. Поэтому ток, проте-
кающий через эмиттерный резистор и представляющий собой ток,
проходящий через открытые транзисторы, также относительно по-
стоянный. Величина опорного напряжения UОП выбирается таким
образом, чтобы ток не приводил к насыщению проводящего транзи-

37
стора.
На коллекторном резисторе в той части схемы, через которую
проходит ток, устанавливается падение напряжения. Вследствие
этого напряжение на коллекторе проводящей части принимает от-
рицательное значение –UК0 и напряжение на коллекторе непрово-
дящей части становится равным нулю. Если напряжение на какой-то
одной из входных линий выше значения UОП (т. е. менее отрица-
тельное), то транзистор в левой части (левом плече) схемы будет
открыт, благодаря чему напряжение коллектора левой части примет
отрицательное значение –UК0, a напряжение коллектора в правой
части будет равно нулю.
Если напряжение на обоих входах меньше UОП, тогда оба
транзистора левой части будут закрыты и, следовательно, напряже-
ние на коллекторе левой части будет равно нулю, а на коллекторе
правой части –UК0. Таким образом, схема комбинирует входные сиг-
налы. Она также выполняет функции восстановителя, поскольку
уровни напряжения на коллекторах малочувствительны к колебани-
ям в уровне входного сигнала, если только эти колебания достаточ-
но малы.
Кроме схемы, рассмотренной выше, ЭСЛ - элемент включает в
себя буферную часть, такую, как показано на рис. 2.16.

Рис. 2.16. Выходной буфер ЭСЛ ИЦМ

База буферного транзистора соединяется с коллекторными


выводами любой из частей комбинирующей схемы. Выходом всего
вентиля является эмиттер буферного транзистора. Поскольку в
эмиттерную часть буферного транзистора включен резистор, веду-
щий к линии питающего отрицательного напряжения, переход база-
38
эмиттер этого транзистора смещен в прямом направлении. Поэтому
буферный транзистор всегда открыт. Однако благодаря присутст-
вию эмиттерного резистора насыщения он не достигает. Напряже-
ние на эмиттере буферного транзистора ниже (т. е. более отрица-
тельное) напряжения базы на относительно постоянную величину
UБЭ. Когда напряжение базы меняется, напряжение эмиттера ме-
няется вместе с ним. В этом смысле напряжение на эмиттере по-
вторяет поведение напряжения, которое подается на базу. Поэтому
подобные схемы называют обычно эмиттерным повторителем.
Основными свойствами эмиттерного повторителя являются
высокое входное и низкое выходное сопротивление, следствием че-
го является его высокая нагрузочная способность, т.е. способность
отдавать в нагрузку большой ток, не уменьшая при этом уровень
выходного напряжения. Оба этих свойства как нельзя лучше подхо-
дят в нашем случае.
В ЭСЛ - элементе буферная часть выполняет две функции. Во-
первых, она устраняет зависимость напряжения на коллекторе ком-
бинирующей части от тока нагрузки на выходе вентиля. Во-вторых,
она служит для того, чтобы сдвинуть величины выходного напряже-
ния на -UБЭ от соответствующих значений, нуля и UК0 напряжения на
коллекторе комбинирующей части схемы. Таким образом, низкий
уровень напряжения на выходе вентиля равен –(UК0+ UБЭ), что соот-
ветствует логическому нулю, а высокий уровень равен -UБЭ, что со-
ответствует уровню логической единицы. Этот сдвиг необходим, по-
тому что в противном случае нулевой выходной потенциал логиче-
ского элемента, поданный на вход другого ЭСЛ-элемента, приведет
входной транзистор этого элемента в насыщение.
Так как уровни напряжения на выходе ЭСЛ - элемента равны
соответственно -UБЭ для логической единицы и –(UК0+ UБЭ) для ло-
гического нуля, комбинирующая схема логического элемента ЭСЛ
должна быть приспособлена для тех же уровней напряжений на
входах. Это можно обеспечить, положив уровень опорного напряже-
ния UОП равным среднему значению между двумя уровнями входно-

39
го напряжения. Таким образом, опорное напряжение должно быть
близким к величине
⎛U ⎞
− ⎜ К 0 + U БЭ ⎟ .
⎝ 2 ⎠
На рис. 2.17 приведена принципиальная электрическая схема
логического элемента, который промышленно производится на ос-
нове ЭСЛ-технологии.

Рис. 2.17. Логический элемент ЭСЛ с двумя входами

Номинальное значение питающего напряжения Uпит состав-


ляет – 5,2 В. Схема имеет два буфера, каждый из которых подсое-
динён к коллектору одной из частей комбинирующей схемы. Таким
образом, у этого элемента две взаимно дополнительные выходные
линии. Следовательно, особенностью схемотехники элементов ЭСЛ
– логики является наличие у логических элементов как прямого, так
и инверсного выхода, что позволяет значительно снизить количест-
во элементов при построении логических схем. Резисторы в комби-
нирующей схеме подобраны так, что UК0, т е. низкий логический уро-
вень напряжения на коллекторе каждого плеча комбинирующей
схемы, равен – 0,85 В. Значение UБЭ для открытых транзисторов

40
примерно равно 0,75 В. Таким образом, низкое выходное напряже-
ние для логического нуля равно - (0,85+0,75) = - 1,6 В, а высокое,
для логической единицы, равно – 0,75 В.
Опорное напряжение поддерживается на уровне – 1,175 В, т.
е. в середине между двумя логическими уровнями. Это напряжение
обеспечивается схемой (VT4, VD1, VD2, R3, R4, R5), состоящей из
эмиттерного повторителя, транзистора, на вход которого напряже-
ние подается с делителя напряжения. Те, кто хорошо усвоил курс
«Электроника», наверное, уже заметили, что эта схема представля-
ет ни что иное, как компенсационный стабилизатор напряжения,
обеспечивающий высокую стабильность выходного напряжения не-
зависимо от изменения входного напряжения и потребляемого на-
грузкой тока. В качестве источника опорного напряжения использу-
ются два диода, которые, кроме того, осуществляют компенсацию
влияния изменения температуры. По мере изменения температуры
падение напряжения на этих двух диодах также изменяется и ком-
пенсирует аналогичное изменение разности потенциалов UБЭ на
транзисторе.
Анализ работы, приведённой на рис. 2.17 схемы, показывает,
что она реализует сразу две логические функции. На эмиттере VT6
реализуется логическая функция дизъюнкция «ИЛИ», а на эмиттере
VT7 - логическая функция стрелка Пирса «ИЛИ-НЕ».
Обратите внимание, что эмиттеры VT6 и VT7 не имеют в своих
цепях сопротивлений, зато базы входных транзисторов VT1 и VT2
снабжены внутренними резисторами утечки RБ. Это сделано по
двум причинам. Во-первых, благодаря этому можно оставлять вхо-
ды логических элементов неподключёнными никуда, поскольку на-
личие резисторов обеспечивает надёжное смещение транзисторов.
И, во-вторых, эти резисторы служат нагрузками для эмиттерных по-
вторителей буферов предыдущих логических элементов, выходы
которых подключены к входам данного логического элемента.
Мы рассмотрели схемотехнику элемента ЭСЛ - логики, кото-
рый реализует логические функции «ИЛИ», «ИЛИ-НЕ». При этом

41
замечено, что уровень логической единицы составляет – 0,75 В, а
уровень логического нуля соответствует напряжению – 1,6 В, т.е.
уровень логической единицы является менее отрицательным на-
пряжением, чем уровень логического нуля. Этому соответствует
временная диаграмма, приведённая на рис. 2.18.

Инверсный выход
«ИЛИ-НЕ»

Прямой выход
«ИЛИ»
Рис. 2.18. Временная диаграмма работы элемента ЭСЛ в случае, если на-
пряжение логического нуля более отрицательно, чем напряжение логиче-
ской единицы

Однако, если принять, что напряжение уровня логического ну-


ля менее отрицательно, чем напряжение уровня логической едини-
цы, то положение кардинальным образом изменится. В случае, если
мы принимаем, что логическая единица составляет – 1,6 В, а логи-
ческий ноль составляет – 0,75 В, то логический элемент ЭСЛ - логи-
ки начинает работать по-другому. На эмиттере VT6 реализуется ло-
гическая функция конъюнкция «И», а на эмиттере VT7 реализуется
логическая функция штрих Шеффера «И-НЕ».
Этому соответствует временная диаграмма, приведённая на
рис. 2.19.
На этом закончим раздел, посвящённый схемотехнике базовых
элементов современных серий интегральных цифровых микросхем.
Конечно, имеется ещё много других технологий, которые не описа-
ны в данном учебном пособии. Но я не ставил себе задачей охва-
тить всё многообразие ИЦМ. Особо интересующиеся найдут нужную
информацию в многочисленной литературе, посвященной совре-
42
менной цифровой электронике, а то, что изложено выше, вполне
достаточно для решения большинства задач по синтезу логических
автоматов.

Инверсный выход
«И-НЕ»

Прямой выход
«И»

Рис. 2.19. Временная диаграмма работы элемента ЭСЛ в случае, если на-
пряжение логического нуля менее отрицательно, чем напряжение логиче-
ской единицы

3. ОСНОВНЫЕ ТИПЫ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ И


ОСОБЕННОСТИ ИХ ЭКСПЛУАТАЦИИ

На этапе построения макета проектируемого логического ав-


томата, а впоследствии и опытного образца при его промышленном
выпуске, важное значение приобретает правильное схемотехниче-
ское подключение ИЦМ и других функциональных элементов, а так-
же решение вопросов согласования ИЦМ различных серий.
Прежде чем начать общее обсуждение данного вопроса, сле-
дует ввести некоторые понятия, характеризующие наиболее важ-
ные, с данной точки зрения, технические показатели ИЦМ, такие, как
коэффициент разветвления по выходу и коэффициент объединения
по входу:
Краз - коэфициент разветвления по выходу – это максималь-
ное число входных линий других логических элементов, кото-
рыми может управлять выход данного логического элемента;
Коб - коэфициент объединения по входу – это максимальное
число возможных входов для логического элемента данного

43
типа.
3.1. НЕИСПОЛЬЗУЕМЫЕ ВЫВОДЫ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ И ОСОБЕН-
НОСТИ ИХ ЭКСПЛУАТАЦИИ

При построении схем на цифровых интегральных микросхемах


часто используются не все входы логических элементов. Исходя из
логики работы схем, на эти входы следует подать либо логический
ноль, либо логическую единицу. Логический ноль как в ТТЛ, так и
КМОП - сериях интегральных микросхем подаётся путём подключе-
ния входов к общему проводу («шина земля»).
В большинстве серий ИЦМ неиспользуемые входы элементов,
выполняющих логические функции «И» или «И-НЕ», не должны ос-
таваться неподключенными. В ТТЛ и ТТЛШ - сериях сигнал от не-
подключенного входа воспринимается как логическая единица, но
оставлять его свободным не рекомендуется, так как возникающие
при этом дополнительные заряды в базе входного транзистора за-
медляют переключение элемента по другим входам, кроме того,
импульсы помехи, вызываемые переключением соседних элемен-
тов, размещённых в одном корпусе микросхемы, могут привести к
ложным срабатываниям. Поэтому в сериях ТТЛ и ТТЛШ неисполь-
зуемые «И» - входы либо объединяют с другими, но так, чтобы не
превысить допустимую нагрузку, либо подключают к источнику пи-
тания +5В через токоограничивающий резистор сопротивлением
1…3 кОм, для защиты от скачков напряжения, возникающих, напри-
мер, при включении питания. К одному резистору рекомендуется
подключать до 20 неиспользуемых входов. Логическую единицу
можно подать также с выхода инвертора, вход которого подключён к
общему проводу. У многовходовых элементов неиспользуемые вхо-
ды можно подключать к используемым, однако в этом случае увели-
чивается нагрузка на выход микросхемы – источника сигнала.
В сериях КМОП не должно быть неподключенных входов, так
как на них может оказаться наведенным любой потенциал, что при-
ведет к ложному состоянию схемы. Входы КМОП - элементов можно
непосредственно подключить к источнику питания, без резистора.
44
Неиспользуемые входы элементов, выполняющих логические
функции «ИЛИ» или «ИЛИ-НЕ» в любых сериях, должны быть под-
ключены к логическому нулю.
Рекомендуется также неиспользуемые функциональные эле-
менты ТТЛ - серий включить таким образом, чтобы на их выходах
была логическая единица. В этом случае уменьшается энергопо-
требление данного функционального элемента.
ЭСЛ - логические элементы позволяют оставлять незадейст-
вованными входы (мы это подробно рассматривали выше), в этом
случае они работают так, как будто на них поданы уровни логиче-
ского нуля.
При построении схем на логических элементах требуется при-
менение по цепям питания блокировочных конденсаторов ёмкостью
0,068…0,1 мкФ на каждые 3…4 корпуса микросхем для защиты от
высокочастотных помех по цепям питания. На каждой плате – ТЭЗ
(типовой элемент замены) должен быть установлен один оксидный
(электролитический) конденсатор ёмкостью 10…15 мкФ для защиты
от низкочастотных помех.
Для сопряжения ИЦМ требуется выбрать нагрузку ИЦМ - пере-
датчика таким образом, чтобы значения входных токов уровней ло-
гической единицы I01 и логического нуля I00, а также и выходных на-
пряжений уровней логической единицы U01 и логического нуля U00
не выходили за пределы, установленные техническими условиями.
Для определения числа подключаемых единичных нагрузок в
пределах одной серии ИЦМ следует вычислить отношения
I 00 max I 01max
; ,
I БАЗ 0 IБАЗ1
где I00max, I01max - максимально допустимые токи нагружаемой ИС,
IБАЗ0, IБАЗ1 - входные токи базового элемента данной серии.
Меньшее из этих значений и является коэффициентом раз-
ветвления по выходу Краз, который показывает количество единич-
ных нагрузок, подключенных к данному выходу.
Аналогичным образом можно рассчитать Краз при работе ИЦМ -
45
передатчика одной серии и приемника другой серии ИЦМ, относя-
щихся к одному типу интегральной логики. Для серий ТТЛ и ТТЛШ
рассчитанные значения Краз приведены в табл. 3.1.
Таблица 3.1
ИЦМ - пере- Количество единичных нагрузок серий
датчик 155 531 555 1533
155 10 8 20 20
531 12 10 50 50
555 5 4 20 20
1533 2 2 10 20

В сериях ТТЛ и ТТЛШ имеются ИЦМ с повышенной нагрузоч-


ной способностью. Как правило, такие микросхемы выполняют логи-
ческую функцию, которую уже выполняет какая-либо микросхема в
данной серии, но обозначение они имеют другое. В справочных по-
собиях про такие микросхемы написано либо «с повышенной нагру-
зочной способностью», либо «буферные логические элементы».
Например, в серии 155 ИЦМ 155ЛА3 обозначается как «четыре ло-
гических элемента 2И-НЕ» (т.е. в одном корпусе ИЦМ содержится
четыре двухвходовых логических элемента И-НЕ), а ИЦМ 155ЛА12
обозначается как «четыре буферных логических элемента 2И-НЕ».
Нагрузочные способности некоторых таких элементов приведены в
табл.3.2.
Таблица 3.2
ИЦМ - пере- Количество единичных нагрузок серий:
датчик 155 531 555 1533
155ЛА6 30 24 60 60
555ЛА6 15 12 60 60
155ЛА12 30 24 60 60
555ЛА12 15 12 60 60
531ЛА16 37 30 15 150

Коэффициент разветвления по выходу у КМОП-микросхем


очень высок, поскольку полевые транзисторы имеют чрезвычайно
46
высокое входное сопротивление. Однако существенные емкости в
выходных цепях, присущие КМОП-технологии, снижают их быстро-
действие. Дело в том, что МОП-транзисторы имеют существенное
сопротивление в открытом состоянии, и это ограничивает ток, заря-
жающий или разряжающий емкости выходных цепей. Рассчитать
значения Краз можно по приведённой выше методике.
Коэффициент разветвления по выходу у ЭСЛ - микросхем
очень высок благодаря очень большому входному импедансу. Кро-
ме того, как уже отмечалось выше, ЭСЛ – логические элементы от-
личаются чрезвычайно высоким быстродействием. Одна из проблем
ЭСЛ - технологии связана с необходимостью соблюдать строгие
требования при размещении схем на кристалле и расположении
выводов. В противном случае из-за высоких скоростей переключе-
ния паразитные емкостные и индуктивные связи приведут к недо-
пустимому уровню межсигнальных помех.
Какой вывод следует из всего вышесказанного? А вот какой.
После структурного синтеза схемы логического автомата на этапе
разработки принципиальной электрической схемы необходимо тща-
тельно проверить подключения всех выходов логических элементов
на нагрузочную способность и, в случае необходимости, либо ис-
пользовать элементы с повышенной нагрузочной способностью, ли-
бо включить параллельно ИЦМ – источника сигнала ещё одну такую
же ИЦМ и распределить между ними входы ИЦМ – приёмники сиг-
налов. За этим необходимо очень внимательно следить, в против-
ном случае сбои в работе логического автомата гарантированны.
3.2 ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ, ОСУЩЕСТВЛЯЮЩИЕ ПРОСТЕЙШИЕ
ЛОГИЧЕСКИЕ ОПЕРАЦИИ

Такие элементы относятся к ИЦМ, выполняющим следующие


логические операции: «инверсия», «конъюнкция», «дизъюнкция»,
«стрелка Пирса», «штрих Шеффера» и «исключающее ИЛИ».
Такие ИЦМ выпускаются в корпусах с 14 выводами (см. рис.
1.1). Причём в таком корпусе размещаются шесть элементов,

47
имеющих один вход и один выход (инверторы или буферные усили-
тели), четыре двухвходовых элемента, три трёхвходовых элемента,
два четырёхвходовых элемента или один восьмивходовой элемент.
Помните, мы уже обсуждали, что увеличение количества входов ло-
гического элемента более восьми приводит к ухудшению его дина-
мических характеристик.
Для того, чтобы различать, какие логические элементы распо-
лагаются в корпусе ИЦМ, применяются буквенные обозначения -
две буквы, которые называются типономиналом или третьим знаком
в системе условных обозначений ИЦМ.
Применяются следующие условные обозначения типономина-
лов логических элементов (табл. 3.3).
Таблица 3.3
Ти- Типо- Ти-
поно- Тип элемен- номи- поно- Тип элемен-
Тип элемента
мина та нал ми- та
л нал
ЛИ И ЛЛ ИЛИ ЛН Инвертор
ЛС И-ИЛИ ЛА И-НЕ ЛЕ ИЛИ-НЕ
«Исключаю-
ЛР И-ИЛИ-НЕ ЛД Расширитель ЛП
щее ИЛИ»
На принципиальных электрических схемах логические элемен-
ты таких ИЦМ имеют условные графические обозначения, приве-
дённые на рис. 3.1.
Каких-либо особенностей ИЦМ логических элементов, выпол-
няющих простейшие логические операции, не имеют, и на схемах из
них составляют цепочки в полном соответствии с реализуемыми ло-
гическими функциями.
Однако элемент «Исключающее ИЛИ» представляет опреде-
лённый интерес, и на нём мы остановимся подробнее.
Элемент «Исключающее ИЛИ» является основой устройств,
выполняющих арифметическое сложение двоичных чисел, т.е. сло-
жение по модулю 2. Такие устройства называются «сумматоры» и
являются основой арифметически – логических устройств, которые,

48
в свою очередь, являются главной частью любого процессора.

Рис. 3.1. Условные графические обозначения логических элементов вы-


полняющих простейшие логические операции:
а – элемент «И»; б – элемент «ИЛИ»; в – элемент инвертора; г - эле-
мент «И-НЕ»; д - элемент «ИЛИ-НЕ»; е – элемент «Исключающее ИЛИ»;
ж – элемент «И-ИЛИ»; з – элемент «И-ИЛИ-НЕ»

Таким образом, можно сказать, что «Исключающее ИЛИ» яв-


ляется тем элементарным кирпичиком, из которого строятся любые
компьютерные системы. Схема сумматора для двух одноразрядных
двоичных чисел приведена на рис. 3.2 и содержит элемент «Исклю-
чающее ИЛИ» и элемент «И».

Рис. 3.2. Схема сумматора двух одноразрядных двоичных чисел

Значение результата сложения снимается с выхода Y1, а сиг-


нал переноса в старший разряд появляется на выходе Y2.
Поскольку каждый разряд двоичных чисел может иметь только
два значения (0 или 1), то при сложении двух логических нулей на
49
выходах Y1 и Y2 будет также присутствовать уровень логического
нуля.
Когда на входах X1 и X2 присутствуют уровни логического нуля
и логической единицы или наоборот, то на выходе Y1 формируется
уровень логической единицы, а на выходе переноса в старший раз-
ряд Y2 остаётся уровень логического нуля. Если же на входах X1 и
X2 присутствуют уровни логической единицы, то на выходе Y1 фор-
мируется уровень логического нуля, а в старший разряд переносит-
ся логическая единица с выхода Y2.
Элемент «Исключающее ИЛИ» можно использовать в качестве
формирователя коротких импульсов по фронту или спаду входного
импульса (как показано на рис 3.3,а и рис. 3.3,б), например, для
формирования сигнала сброса в схемах, содержащих последова-
тельностные элементы. Принцип действия таких схем поясняется
временными диаграммами.

Рис.3.3 Формирователи импульсов на логических элементах «Исключаю-


щее ИЛИ»

Исключив из схемы всего один диод VD1, получим схему выде-


50
ления фронта и спада входных импульсов (рис. 3.3,в).
Наконец элемент «Исключающее ИЛИ» можно также исполь-
зовать в качестве инвертора, если на один из его входов постоянно
подавать логическую единицу.
3.3. ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ РАСШИРИТЕЛЕЙ
Логические расширители – специальные элементы ИЦМ, пред-
назначенные для увеличения количества логических входов у эле-
ментов ИЦМ, что позволяет реализовывать логические функции от
большого количества переменных и строить нетиповые схемы.
Поскольку в элементах ТТЛ - логики операция «И» реализует-
ся с помощью многоэмиттерного транзистора, то увеличить количе-
ство соответствующих входов внешним монтажом нельзя. Поэтому
элементы расширителей используются для увеличения количества
входов, которые объединены со штатными входами логических
элементов по «ИЛИ». В связи с этим элементы расширителей пре-
имущественно подсоединяются к ИЦМ, выполняющим функции «И-
ИЛИ-НЕ» или «ИЛИ-И-НЕ» и имеющим специальные входы для та-
кого подсоединения.
Схема расширителя приведена на рис. 3.4.

Рис. 3.4. Схема элемента расширителя

Как видно из рис. 3.4, выходами микросхемы расширителя яв-


ляются открытый коллектор и открытый эмиттер, т. е. коллектор и
эмиттер выходного каскада, не подключенные к нагрузкам. По этой
причине элементы расширителей нельзя использовать в качестве
51
логических элементов. Сами логические элементы расширителей
(как уже отмечалось) можно подсоединять не к любым ИЦМ, а толь-
ко к тем, которые имеют специальные входы (рис. 3.5).
Из рис. 3.5 ясно, что МЭТ - элемента расширителя подключен
к МЭТ самого логического элемента по операции ИЛИ, т.е. транзи-
стор VT1 расширителя подключается параллельно транзистору VT1
логического элемента, но сами эти МЭТ реализуют функцию «И».

Рис. 3.5. Логический элемент ТТЛ - логики с возможностью подключения


расширителя

Схема с использованием элементов расширителей приведена


на рис. 3.6.

Рис. 3.6. Схема с использованием логических элементов расширителей

В ней использован один логический элемент из ИЦМ 155ДЛ1,

52
которая имеет в своём составе два таких логических элемента с че-
тырьмя входами и один расширитель 155ЛД3 с восемью входами.
Как видно, соединение выходов расширителей осуществляется не-
посредственно (или, как говорят, – монтажно). Условные обозначе-
ния в поле графического изображения расширителей показывают,
что выходы данных элементов выполнены с открытым коллектором
(обозначается значком ) и открытым эмиттером (обозначается
значком ).
3.4. ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ С ОТКРЫТЫМИ ВЫХОДАМИ И ТРЕМЯ
СОСТОЯНИЯМИ ВЫХОДА

Физические параметры и функциональные возможности логи-


ческих элементов зависят от выполнения выходного каскада (усили-
теля тока). Наиболее часто используются четыре типа схем выход-
ных каскадов.
1. Логический элемент со стандартным выходом (см. рис 2.5):
напряжения на базе транзистора VT2 (Uа) и базе транзистора VT3
(Uв) всегда изменяются в противофазе (если Uа имеет низкий уро-
вень, то Uв – высокий). Такой выходной каскад обеспечивает боль-
шой ток уровня логического нуля I0вых (открыт нижний транзистор) и
значительно меньший ток логической единицы I1вых (открыт верхний
транзистор). Поэтому на выходе такого элемента может присутство-
вать либо уровень логической единицы, либо уровень логического
нуля.
2. В логическом элементе с открытым коллектором в качестве
выходного каскада используется транзистор, коллектор которого не
подключен к нагрузке (рис.3.7). Транзисторы у таких элементов из-
готовляются на различное допустимое напряжение питания: +5, +35,
+30, +35 В и др. Выходы таких ЛЭ должны быть подключены с по-
мощью внешнего резистора к соответствующему источнику питания
+Uпит2 или +Uпит1 =5 В. Такое построение выходного каскада позво-
ляет управлять напряжениями, превышающими напряжение пита-
ния ИЦМ.
53
Рис. 3.7. Элемент с открытым коллектором

3. Выходные каскады с открытым эмиттером отличаются от


выходного каскада с открытым коллектором тем, что эмиттер не
подключен внутри микросхемы к общему выводу (корпусу), а под-
ключен к отдельному внешнему выводу, тогда как коллектор под-
ключён к выводу, на который подается напряжение питания. Нагруз-
ка к этим логическим элементам подключается между выводами
эмиттера и корпуса, т. е. выходной каскад представляет собой эмит-
терный повторитель, обеспечивающий большой выходной ток I1вых
(вытекающий ток) в отличие от выходного каскада с открытым кол-
лектором, обеспечивающим большой выходной ток I0вых (втекающий
ток).
4. В составе большинства серий интегральных микросхем су-
ществуют элементы с тремя состояниями выхода. Они имеют
управляющий вход ОЕ (Output Enable - разрешение выхода) или для
краткости просто Е (Enable), одно из значений сигнала на котором
переводит оба выходных транзистора в закрытое состояние. Схема
ТТЛ - элемента с тремя состояниями выхода приведена на рис.3.8.
При ОЕ = 0 напряжения на базах транзисторов Uа и Ub прини-
мают низкий (закрывающий) уровень, что делает невозможным про-
текание выходных токов через транзисторы. Транзистор VT2 закрыт
потому, что дополнительный диод находится в проводящем состоя-
нии и потенциал на базе равен нулю. Транзистор VT3 также будет
закрыт, поскольку на его эмиттере присутствует уровень логическо-
го нуля.
Такое состояние выхода логического элемента называют Z –
состоянием или высокоимпедансным состоянием выхода (сотни
54
кОм).
Для реальных логических элементов ТТЛ Z - состояние выхода
характеризуется током утечки 20...40 мкА.

Рис. 3.8. Схема ТТЛ - элемента с тремя состояниями выхода

При ОЕ = 1 логический элемент с тремя состояниями работает


так же, как и логический элемент со стандартным выходом, т.е. его
состояние будет полностью определяться состояниями других вхо-
дов.
У некоторых ИЦМ Z – состояние устанавливается при ОЕ = 1,
т.е на входе ОЕ установлен инвертор. Это сделано для удобства
эксплуатации при реализации логических автоматов с различными
алгоритмами функционирования.
На рис 3.9 приведено условное обозначение ИЦМ 155ЛЕ2.

Рис. 3.9. Условное обозначение ИЦМ 155ЛЕ2

Как видно, в её состав входят два четырёхвходовых элемента

55
ИЛИ-НЕ, причём один из них имеет возможность расширения по
ИЛИ и оба элемента имеют вход Output Enable.
Чтобы закончить описание логических элементов с открытыми
выходами, необходимо отметить ещё одно обстоятельство.
Все логические элементы с повышенной нагрузочной способ-
ностью (усилители тока) называются драйверами.
Драйверы с Z – состоянием выхода широко применяются в
микропроцессорных системах для подключения микропроцессора,
памяти и внешних устройств к системной шине адреса данных. Та-
кие драйверы называются шинными формирователями.
Чтобы различать микросхемы со специфическими свойствами,
применяются следующие условные значки.
Если в центральном поле условного обозначения логического
элемента находится символ , то это означает, что этот элемент
имеет выход с открытым коллектором и Z-состоянием.
Если в центральном поле условного обозначения логического
элемента находится символ , то это означает, что этот элемент
имеет выход с открытым эмиттером и Z-состоянием.
Если в центральном поле условного обозначения логического
элемента находится символ , то это означает, что этот элемент
имеет выход с повышенной нагрузочной способностью, т.е. он явля-
ется драйвером.
Разумеется, возможны различные комбинации таких значков,
по которым можно определить, какие специфические особенности
имеет данная ИЦМ.
3.5. РЕАЛИЗАЦИЯ ЛОГИЧЕСКИХ ФУНКЦИЙ «МОНТАЖНОЕ И»
И «МОНТАЖНОЕ ИЛИ»

Наиболее важным свойством логических элементов с откры-


тым коллектором является возможность реализации с их помощью
так называемой монтажной логики. Это название отражает тот факт,
что можно реализовать логическую функцию путем простого соеди-
нения выходных линий от нескольких логических элементов. Реали-
56
зуемые таким образом логические функции получили названия
«монтажное ИЛИ» и «монтажное И».
Рассмотрим схему реализации монтажной логики, представ-
ленную на рис. 3.10.

Рис. 3.10. Реализация монтажной логики

Схема состоит из т логических элементов, каждый из которых


с учетом инвертирования сигнала в выходном каскаде выполняет
функцию Fi (K ) , где K = (X1, ..., Xn). В соответствии с этим выходной
сигнал схемы принимает значение логического нуля в тех случаях,
когда выходной сигнал хотя бы одного логического элемента равен
нулю. Выходное напряжение может принять уровень логической
единицы только в том случае, если все выходные транзисторы за-
крыты. Таким образом, простое подсоединение коллекторов выход-
ных транзисторов нескольких логических элементов к общей нагруз-
ке Rн реализует функцию «монтажное ИЛИ» для нулевых выходных
уровней логических элементов и функцию «монтажное И» для еди-
ничных выходных уровней. В общем виде схема описывается функ-
цией
m m
F (K ) = ∨ Fi (k ) = ∏ Fi (k ) .
i =1 i =1
Преимущества, связанные с использованием монтажной логи-
ки, не ограничиваются возможностью создания многовходовых ло-
гических автоматов, по существу, без всяких аппаратных затрат (ес-
ли не принимать во внимание резистор нагрузки). Функции «мон-
тажное ИЛИ» и «монтажное И», реализуемые соединением выходов
вентилей, выполняются без дополнительной временной задержки.
Кроме того, поскольку практически количество соединяемых логиче-
57
ских элементов не ограничено, монтажная логика оказывается осо-
бенно выгодной в тех ситуациях, когда схемы должны иметь боль-
шой коэффициент объединения по входу (много переменных на вхо-
де).
Возможно, наиболее важное преимущество, предлагаемое
монтажной логикой при ее использовании в микрокомпьютерах, за-
ключается в том, что на ее основе легко реализуются логические
шины. Шиной называется линия или набор линий, соединяющих
между собой отдельные логические устройства и позволяющих ка-
кому-то устройству посылать данные одному или нескольким другим
устройствам.
Шина может быть однонаправленной - в этом случае одни уст-
ройства выступают всегда в качестве посылающих, а другие - все-
гда в качестве принимающих; шина может быть двунаправленной - в
этом случае каждое устройство, подключенное к шине, в какой-то
момент может посылать сигналы другим устройствам.
3.6. ПРЕОБРАЗОВАТЕЛИ УРОВНЕЙ НАПРЯЖЕНИЙ И ТОКОВ
Данные преобразователи применяются для согласования
входных и выходных сигналов по напряжению и току при использо-
вании в одном устройстве ИЦМ, выполненных по различным техно-
логиям и, следовательно, имеющих различные напряжения питания
и уровни логических единиц и нулей. Преобразование уровней на-
пряжения требуется также в устройствах, построенных на КМОП -
микросхемах, если различные части устройства имеют разное на-
пряжение питания.
Согласование уровней напряжений при управлении КМОП -
микросхемами от ТТЛ - микросхем осуществляется с использовани-
ем логических элементов ТТЛ с открытым коллектором, выходные
каскады которых выполнены на высоковольтных транзисторах при
напряжении питания КМОП U > +5 В.
Если ТТЛ и КМОП - микросхемы имеют одинаковое напряже-
ние питания (5 В), то можно использовать логические элементы ТТЛ
со стандартным выходом, но для надежности переключения логиче-
58
ских элементов КМОП рекомендуется подключать резистор R, как
показано на рис. 3.11 (уровень логической единицы на выходе ТТЛ
приближается к + 5 В). Если напряжение питания логических эле-
ментов КМОП U = +15 В, то все входы КМОП должны быть согласо-
ваны с ТТЛ - уровнями с помощью логических элементов с откры-
тыми коллекторами.

Рис. 3.11. Согласование ИЦМ ТТЛ и КМОП

Большинство КМОП ИЦМ имеют малые выходные токи (выхо-


ды не могут быть нагружены даже на один вход ТТЛ серии 155). По-
этому в КМОП - сериях выпускаются специальные ИЦМ, позволяю-
щие согласовывать КМОП с ТТЛ по уровням напряжений и токов.
Для такого согласования можно использовать ИЦМ К176ПУ1,
К176ПУ2, К176ПУЗ, условные обозначения и номера выводов кото-
рых приведены на рис. 3.12.

Рис. 3.12. ИЦМ для согласования от КМОП к ТТЛ

Стандартное напряжение питания (для серии 176) 9 В подает-


59
ся на вывод 14 для К176ПУ1 и на вывод 16 для К176ПУ2 и К176ПУЗ,
а дополнительное напряжение (стандартное для ТТЛ) 5 В на вывод
1 для всех микросхем. При таких напряжениях питания выходные
сигналы имеют уровни, соответствующие микросхемам ТТЛ - серий.
Паспортная нагрузочная способность - один логический элемент се-
рии 155. Реальная нагрузочная способность существенно выше - в
состоянии логического нуля при напряжении на выходе 0,5 В вте-
кающий ток может составлять 6...10 мА, в состоянии логической
единицы при напряжении на выходе 2,4 В вытекающий ток 3...6 мА.
Для обоих источников питания техническими условиями допускают-
ся напряжения от 5 до 10 В, реально микросхемы работоспособны
при напряжениях питания от 4 до 15В, однако необходимо, чтобы
напряжение питания КМОП - уровня было не менее, чем напряже-
ние ТТЛ - уровня. Максимальные выходные токи в первом прибли-
жении пропорциональны напряжениям питания.
Микросхемы К561ПУ4 и КР1561ПУ4 аналогичны по своему
функционированию микросхеме К176ПУЗ, но требуют лишь одного
источника питания, который подключается к выводу 1 микросхемы,
вывод 16 свободен. При напряжении питания 10 В микросхема
К561ПУ4 может обеспечить выходной ток 8 мА в состоянии логиче-
ского нуля и 1,25 мА в состоянии логической единицы. Эта микро-
схема имеет входную цепь, отличающуюся от входных цепей всех
остальных логических элементов КМОП - серий, поскольку отсутст-
вуют диоды защиты от статического электричества, подключенные к
Uи.п. Благодаря этому, на их входы можно подавать Uвх>5 В при
Uи.п = 5 В (что недопустимо для других типов микросхем), обеспе-
чивая согласование уровней напряжений при управлении ТТЛ от
КМОП. В этом случае на микросхему К561ПУ4 (КР1561ПУ4) подают
напряжение питания 5 В, входы подключают к выходам КМОП - мик-
росхем, выходы к входам ТТЛ - микросхем. Нагрузочная способ-
ность микросхемы К561ПУ4 для такого включения - 3 мА в состоя-
нии логического нуля, что практически позволяет подключать два
входа микросхем серии 155.

60
Нагрузочная способность микросхемы КР1561ПУ4 больше, она
позволяет при питании от напряжения 5 В нагружать выходы на два
входа микросхем серии 155 или восемь входов микросхем серии
555.
В сериях КМОП ИЦМ выпускаются микросхемы для управле-
ния КМОП от ТТЛ (рис. 3.13).
Микросхема К176ПУ5 предназначена для согласования выхо-
дов микросхем ТТЛ с входами микросхем КМОП. При напряжении
питания 5 В на выводе 15 и 9...10 В на выводе 16 на входы микро-
схемы можно подавать сигналы с выходов микросхем ТТЛ, выход-
ные сигналы будут соответствовать уровням микросхем КМОП.
Микросхема 564ПУ6 - четыре преобразователя уровней ТТЛ в
уровни КМОП с индивидуальной возможностью перевода выходов в
высокоимпедансное состояние. Микросхема имеет два вывода для
подачи питания - вывод 1 для подачи напряжения 5 В (питание мик-
росхем ТТЛ) и вывод 16 для подачи напряжения питания микросхем
КМОП, оно должно находиться в пределах 5...15 В, вывод 8 - общий
провод.

Рис. 3.13. Согласователи от ТТЛ к КМОП

Каждый преобразователь уровня имеет вход ОЕ для управле-

61
ния выходом. При логической единице на этом входе выход преоб-
разователя активен и повторяет входной сигнал, увеличенный по
амплитуде до напряжения питания, поданного на вывод 16, при ло-
гическом нуле на входе ОЕ выход переходит в высокоимпедансное
состояние.
Микросхемы К561ПУ7 (К564ПУ7) и К561ПУ8 (К564ПУ8) - соот-
ветственно шесть инвертирующих и шесть неинвертирующих пре-
образователей уровней ТТЛ ИЦМ в уровни КМОП ИЦМ. Принципи-
альное отличие этих микросхем от микросхем К176ПУ5 и 564ПУ6,
выполняющих ту же функцию, - использование одного источника пи-
тания. При напряжении питания 10…15 В порог переключения эле-
ментов микросхем составляет 1,5...1,8 В, что хорошо согласуется с
выходными уровнями микросхем серий ТТЛ. Выходные сигналы
микросхем имеют уровни, близкие к напряжению питания и потен-
циалу общего провода.
Гарантированная величина выходного тока микросхем при на-
пряжении питания 12В составляет не менее 1,3 мА в состоянии ло-
гического нуля и напряжении на выходе 0,5 В или в состоянии логи-
ческой единицы и напряжении на выходе 11,5 В, реально выходные
токи больше.
Из-за того, что микросхемы К561ПУ7 и К561ПУ8 используют
один источник питания, при их управлении от микросхем ТТЛ теря-
ется одно из наиболее интересных и полезных свойств микросхем
КМОП - крайне малое потребление тока от источника питания в ста-
тическом режиме. Естественно, что микросхемы К561ПУ7 и
К561ПУ8 можно использовать и в устройствах, целиком выполнен-
ных на микросхемах КМОП в качестве инверторов и буферных по-
вторителей соответственно, но при напряжении питания менее 9 В
это нецелесообразно из-за снижения помехоустойчивости.
Некоторые микросхемы, входящие в КМОП - серии и не яв-
ляющиеся специализированными преобразователями уровней, так-
же могут быть использованы для согласования ИЦМ КМОП и ТТЛ
(рис. 3.14).

62
Рис. 3.14. Микросхемы, которые можно использовать для согласования
ТТЛ и КМОП

Микросхема К561ЛН1 имеет повышенную по сравнению с дру-


гими микросхемами этой серии нагрузочную способность - при на-
пряжении питания 10 В ее выходной ток может достигать 5,3 мА в
состоянии логического нуля и 0,5 мА в состоянии логической едини-
цы, что позволяет нагружать на её выход до трёх входов серии
К155.
ИЦМ К561ЛН1 - шесть инверторов со стробированием и воз-
можностью перевода выходов в высокоимпедансное состояние.
Микросхема имеет шесть информационных входов D1 … D6, вход
стробирования С, вход переключения в высокоимпедансное состоя-
ние ОЕ и шесть выходов. Вход ОЕ является приоритетным - при по-
даче на него логической единицы все выходы переходят в высоко-
импедансное состояние независимо от других входных сигналов.
При логическом нуле на входе ОЕ и логической единице на входе С
на всех выходах устанавливается уровень логического нуля. При
логическом нуле на обоих управляющих входах ОЕ и С на выходах -
инверсия сигналов с информационных входов.
Микросхема К561ЛН2 - шесть инверторов с повышенной на-
грузочной способностью. Ее электрические параметры аналогичны
параметрам микросхемы К561ПУ4, она также позволяет подавать на
входы напряжение, большее напряжения питания, и может приме-
няться для согласования КМОП ИЦМ с ТТЛ ИЦМ.
Микросхема К561ЛНЗ - шесть повторителей сигнала с возмож-
63
ностью перевода выходов в высокоимпедансное состояние. Повто-
рители разделены на две группы - четыре и два элемента, в каждой
группе управляющие входы ОЕ элементов объединены. При подаче
на входы ОЕ соответствующей группы логического нуля выходы
элементов этой группы активны и повторяют входные сигналы. Если
на входы ОЕ подать логическую единицу, выходы элементов пере-
ходят в высокоимпедансное состояние.
Нагрузочная способность элементов микросхемы К561ЛНЗ в
активном состоянии весьма высока. При напряжении питания 5 В в
состоянии логического нуля выходной втекающий ток может дости-
гать 16 мА при выходном напряжении 0,5 В, в состоянии логической
единицы вытекающий ток не менее 3 мА при выходном напряжении
4 В, что позволяет при необходимости нагружать на каждый выход
микросхемы К561ЛНЗ до 10 входов микросхем серии К155.
Основное назначение микросхем К561ЛНЗ - поочередная по-
дача на одну магистраль сигналов от различных источников, причем
благодаря большой нагрузочной способности микросхемы магист-
раль может иметь большую емкость и большое количество подклю-
ченных клемм нагрузок и источников сигналов. Эти микросхемы мо-
гут найти также широкое применение в качестве буферных элемен-
тов, в особенности в микропроцессорных системах.
Как уже отмечалось, с помощью логических элементов с от-
крытыми выходами можно осуществлять согласование ИЦМ раз-
личных технологий.
ИЦМ 564ЛА10 (рис. 3.15) имеет выходной каскад с открытым
стоком, обеспечивающий выходной ток достаточный для подключе-
ния десяти входов интегральных микросхем серии 155 при подклю-
чении к выходам резисторов, сопротивлением 3,3 кОм.
В КМОП - сериях интегральных микросхем отсутствуют эле-
менты для согласования с логическими элементами ЭСЛ – серий,
поскольку в реальных разработках логические элементы этих тех-
нологий вместе практически никогда не используются из-за слишком
больших различий в быстродействии и потребляемой энергии.

64
Рис. 3.15. Использование ИЦМ 564ЛА10 для согласования КМОП с ТТЛ

Чаще всего осуществляют согласование интегральных микро-


схем ЭСЛ - логики с микросхемами ТТЛ - логики, однако уровни на-
пряжения, используемые в ЭСЛ, заметно отличаются от соответст-
вующих уровней в ТТЛ, поэтому эти два логических семейства не-
посредственно не совместимы. Логические элементы - согласовате-
ли входят в состав ЭСЛ - серий ИЦМ и имеют достаточно сложное
построение, поскольку ЭСЛ - логика является отрицательной, т.е.
напряжения уровней логического нуля и единицы находятся в об-
ласти отрицательных напряжений по отношению к общему проводу.
Для согласования ИЦМ ТТЛ и ЭСЛ используются микросхемы
ПУ124 и ПУ125, входящие в состав серий 100, 500, 1500 (рис. 3.16).

Рис. 3.16. Согласователи ТТЛ и ЭСЛ

Для преобразования ТТЛ - уровней в ЭСЛ - уровни служит


микросхема ПУ124. Микросхема представляет собой четырёхка-
нальный преобразователь ТТЛ - уровней в ЭСЛ - уровни с входом
стробирования ОЕ, общим для всех четырёх каналов.
При Е=0 (ТТЛ - уровня) на всех прямых выходах микросхемы
65
появятся напряжения низкого логического уровня ЭСЛ (логический
нуль), а на всех инверсных выходах появятся напряжения высокого
логического уровня ЭСЛ (логическая единица), независимо от ТТЛ –
уровней, находящихся на входах микросхемы.
При Е=1 (ТТЛ - уровня) на ЭСЛ - выходах появятся логические
уровни, соответствующие логическим уровням ТТЛ, поданным на
входы микросхемы с учётом инверсии на инверсных ЭСЛ - выходах.
Для преобразования ЭСЛ - уровней в ТТЛ - уровни служит мик-
росхема ПУ125.
Заканчивая описание ИЦМ различных технологий, способов их
включения и особенностей эксплуатации, сделаем ещё несколько
замечаний.
Необходимо стремиться к тому, чтобы как можно меньше ис-
пользовать в одной схеме элементы, относящиеся к разным техно-
логиям, поскольку это приводит к уменьшению быстродействия схем
из-за задержек сигналов в микросхемах преобразователей уровней
и усложнению блоков питания.
Несмотря на меры защиты, логические элементы КМОП - се-
рий могут быть выведены из строя статическим электричеством, по-
этому микросхемы поступают с завода с закороченными выводами
через фольгу или специальные пластины, а паять микросхемы не-
обходимо паяльником с заземлённым жалом. На руки монтажника
нужно надевать заземляющие браслеты.

4. ТИПОВЫЕ КОМБИНАЦИОННЫЕ СХЕМЫ

Логические элементы, описанные в предыдущей главе, пред-


ставляют собой элементарные базовые компоненты, из которых
строятся логические автоматы. Сложные логические автоматы, во-
обще говоря, состоят из типовых логических узлов, представляющих
собой элементарные логические автоматы, строящиеся из логиче-
ских элементов. Цель данной главы - рассмотреть типовые логиче-
ские узлы комбинационных схем, играющие важную роль в построе-
нии логических автоматов, применяющихся для автоматизации тех-
66
нологических процессов, а также в микропроцессорной технике.
4.1. ДЕШИФРАТОРЫ
Дешифратор это комбинационная схема, предназначенная для
преобразования двоичного кода, поданного на её вход в напряже-
ние активного логического уровня, появляющееся на том выходе
схемы, десятичный номер которого соответствует двоичному коду
на входах.
4.1.1. Основные понятия о дешифраторах
Из определения дешифратора следует, что он выполняет пре-
образование всех комбинаций значений «n» булевых аргументов в
один из 2n выходных сигналов, который будет соответствовать мин-
терму. Такие дешифраторы называются полными, так как они реа-
лизуют 2n минтермов, т.е. все возможные. Поскольку выходной сиг-
нал появляется только на одном выходе дешифратора, то говорят,
что дешифратор преобразует двоичный код в «позиционный», т.е.
значение выходной функции дешифратора зависит от того, в какой
позиции располагается выходной сигнал.
Полный дешифратор выполняет логические функции
n
fi = K i (ν ) =
e
∏ X pp ,
p =1
где ν = (X1,…,Xn), i = e1,…en – двоичное число, fi = 0,…2n-1 – десятич-
ное число.
Для тех, кто забыл приведённые выше обозначения, рекомен-
дую учебное пособие «Логические автоматы. Булева алгебра как
математическая система», являющееся первой частью серии «Ло-
гические автоматы».
В соответствии со свойствами минтермов, при каждой комби-
нации значений входных сигналов дешифратора Xp, только один из
его выходов принимает значение логической единицы. Такие де-
шифраторы называют прямыми полными дешифраторами структу-
ры n x 2n.

67
Теперь, когда мы сформулировали основные понятия о де-
шифраторах, рассмотрим таблицу истинности и схему дешифрато-
ра 2 х 4 (преобразующего двухразрядный двоичный код в четырёх-
разрядный позиционный). Таблица истинности такого дешифратора
представлена в табл. 4.1.
Мы рассматриваем дешифратор такой структуры с целью по-
лучения наиболее простой схемы реализации, поскольку с увеличе-
нием разрядности дешифрируемого двоичного кода резко усложня-
ется схема реализации дешифратора. Но принципы построения
схем дешифраторов остаются одинаковыми для любой разрядности
двоичного кода.
Таблица 4.1
Х2 Х1 ƒ0 ƒ1 ƒ2 ƒ3
0 0 1 0 0 0
0 1 0 1 0 0
1 0 0 0 1 0
1 1 0 0 0 1

Из таблицы истинности легко получить схему реализации, ко-


торая представлена на рис. 4.1.

Рис. 4.1. Схема дешифратора структуры 2 х 4

Все дешифраторы, выпускаемые в виде интегральных микро-


схем, работают в коде 8-4-2-1, который является наиболее употре-
бимой системой кодирования десятичных цифр. Этот код часто на-
зывают кодом BCD (Binary Coder Decimal). В этом коде десятичные
цифры кодируются первыми десятью четырёхразрядными двоич-
68
ными числами. Обозначение 8-4-2-1 отражает значение весовых
множителей, приписываемых соответствующим битам в кодирую-
щей группе. Поэтому такую систему кодирования называют двоич-
но-взвешенным кодом или, что встречается ещё чаще, двоично-
десятичным кодом:
Например, десятичное число 658 в коде 8-4-2-1 BCD запишет-
ся следующим образом
0110
123 0101
123 1000
123 ,
6 5 8
а разложение цифры 6 в двоичном коде по весовым множителям
будет таким:
0110 = 0x23 + 1x22 + 1x21 + 0x20 = 0x8 + 1x4 + 1x2 + 0x1 = 4+2 = 6.
Надеюсь, теперь понятно, что означают цифры 8-4-2-1? Они
показывают, какой разряд двоичного кода имеется в виду. Именно
поэтому эти цифры и применяются для обозначения входов де-
шифраторов (забегая вперёд, отметим, что такие обозначения ис-
пользуются и для других ИЦМ).
Для обозначения ИЦМ дешифраторов применяется типономи-
нал ИД, а условное графическое изображение дешифратора на
схемах имеет вид, представленный на рис. 4.2. Для примера здесь
представлено условное обозначение дешифратора ИД3, который
входит во многие ТТЛ - серии.

Рис. 4.2. Условное графическое обозначение ИЦМ дешифратора

Данная микросхема имеет четыре адресных входа 1-2-4-8, два


инверсных входа стробирования S, объединенных по И, и 16 ин-
69
версных выходов 0…15.
В интегральном исполнении выпускаются ИЦМ дешифраторов
как с прямыми выходами, так и с инверсными, а также дополнитель-
ным входом (входами) стробирования, разрешающим процесс де-
шифрации.
Наличие двух входов стробирования существенно расширяет
возможности использования микросхем. Если на обоих входах стро-
бирования уровень логического нуля, на том из выходов, номер ко-
торого соответствует десятичному эквиваленту входного кода (вход
1 - младший разряд, вход 8 -старший), будет уровень логического
нуля, на остальных выходах – уровень логической единицы. Если
хотя бы на одном из входов стробирования S присутствует уровень
логической единицы, то независимо от состояний входов на всех
выходах микросхемы формируются уровни логической единицы
(или, как говорят, неактивный логический уровень).
Благодаря этому из двух микросхем ИДЗ, дополненных одним
инвертором, можно собрать дешифратор на 32 выхода (рис. 4.3).

Рис. 4.3. Дешифратор на 32 выхода

Как видно, на адресные входы 1-2-4-8 обоих дешифраторов


подаются одинаковые разряды двоичного кода, а вход 16 как бы се-
лектирует (выбирает) одну из микросхем. Пока на входе 16 присут-
ствует уровень логического нуля, что соответствует десятичным
70
значениям от 0 до 15, активной является ИЦМ DD1, поскольку на её
входе S уровень логического нуля. Уровни логического нуля появ-
ляются на тех выходах этой микросхемы, десятичный номер кото-
рых соответствует двоичному коду на входах. Микросхема DD2 при
этом находится в неактивном состоянии из-за того, что благодаря
инвертору DD3.1 на её входе S присутствует уровень логической
единицы. Когда же на входе 16 появляется уровень логической еди-
ницы, что соответствует десятичным значениям от 16 до 31, актив-
ной является ИЦМ DD2 и результат дешифрации снимается с её
выходов.
Дешифратор на 64 выхода можно по аналогии выполнить на
четырех микросхемах ИДЗ и двух инверторов. Такая схема приве-
дена на рис. 4.4.

Рис. 4.4. Дешифратор на 64 выхода

Дешифратор на 256 выходов, схема которого приведена на


рис. 4.5, реализуется на 17 микросхем ИДЗ. Причём первая микро-
схема дешифратора выполняет функцию селектора, выбирающего
одну из остальных 16 микросхем, которые и выполняют собственно
функцию дешифрирования двоичного кода.
В заключение отметим, что обозначение DC, присутствующее
в центральном поле условного графического изображения, проис-
ходит от английского слова «decoder».

71
Рис. 4.5. Дешифратор на 256 выходов

4.1.2. Применение дешифраторов для реализации логических


функций
Поскольку каноническая сумма минтермов (КСМ) любой логи-
ческой функции есть дизъюнкция конъюнкций аргументов, каждый
минтерм которой принимает единичное значение при одном соот-
ветствующем наборе значений аргументов, то с помощью полного
дешифратора можно реализовать любую логическую функцию. По-
этому дешифраторы часто называют универсальными преобразова-
телями.
Для реализации логической функции на дешифраторе она
должна быть задана в виде канонической суммы минтермов, при
этом необходимо те выходы дешифратора, на которых появляется
логическая единица, при подаче на входы дешифратора комбина-
ций, соответствующих каждому минтерму входящему в данную
КСМ, объединить через операцию «дизъюнкция».
Положим, что задана логическая функция в виде булева вы-
ражения, представленного как КСМ
F = Х1 Х 2 Х 3 + Х1 Х 2 Х 3 + Х1 Х 2 Х 3 .
14243 14243 14243
7 5 1
Если рассматривать каждый минтерм как двоичное число, то
получим совокупность 7, 5, 1, и в соответствии со свойствами де-
шифраторов логическая единица при подаче на его входы каждого
минтерма будет появляться на выходах 7, 5, 1. Поскольку между
минтермами осуществляется операция «дизъюнкция», то выводы
дешифратора 7, 5, 1 необходимо подать на элемент «ИЛИ». В ре-
72
зультате реализация функции представится в виде схемы, приве-
дённой на рис. 4.6.

Рис. 4.6. Реализация логической функции на дешифраторе

Если использовать дешифратор с инверсными выходами, то


реализовать логическую функцию можно с использованием элемен-
та «И-НЕ», предварительно преобразовав булево выражение по
теореме де Моргана

F = Х1 Х 2 Х 3 + Х1 Х 2 Х 3 + Х1 Х 2 Х 3 =

Х1 Х 2 Х 3 ⋅ Х1 Х 2 Х 3 ⋅ Х1 Х 2 Х 3 .
Схемная реализация функции представлена на рис. 4.7.

Рис. 4.7. Реализация логической функции на дешифраторе с инверсными


выходами

Если логическая функция задана в виде канонического произ-


ведения макстермов (КПМ), то выходы дешифратора, соответст-
вующие наборам аргументов, при которых функция принимает ну-
левое значение, необходимо проинвертировать и объединить через
операцию «конъюнкция»
(Х1 + Х 2 + Х 3 )⋅ (Х1 + Х 2 + Х 3 )⋅ ( Х1 + Х 2 + Х 3 ) = (1110 ) ⋅ (001) ⋅ (000 )
23 123 123
6 1 0
73
Реализация булева выражения в этом случае представлена на
рис. 4.8. Фактически схемная реализация аналогична схеме, пред-
ставленной на рис 4.7, но вместо элемента «И-НЕ» используется
элемент «И».

Рис. 4.8. Реализация логической функции, заданной в виде канонического


произведения макстермов

Возможна реализация (КПМ) через каноническую сумму мин-


термов с использованием логической операции «Стрелка Пирса».
F = ( X1 + X 2 + X 3 ) ⋅ ( X1 + X 2 + X 3 ) ⋅ ( X1 + X 2 + X 3 ) =

= ( X1 + X 2 + X 3 ) + ( X1 + X 2 + X 3 ) + ( X1 + X 2 + X 3 ) =
= X1 ⋅ X 2 ⋅ X 3 + X1 ⋅ X 2 ⋅ X 3 + X1 ⋅ X 2 ⋅ X 3 .
В этом случае, естественно, необходимо использовать эле-
мент «ИЛИ-НЕ».
В КМОП - сериях также широко представлены дешифраторы.
Например, микросхемы 176ИД1 и 561ИД1 представляют собой де-
шифраторы на 10 выходов, т.е. такие дешифраторы являются не-
полными. Микросхемы имеют четыре входа 1-2-4-8 для подачи кода.
Выходной сигнал уровня логической единицы появляется на том
выходе дешифратора, номер которого соответствует десятичному
эквиваленту входного кода, на остальных выходах дешифратора
при этом уровень логического нуля. При подаче на входы кодов, со-
ответствующих десятичным числам, превышающим 9, активизиру-
ются выходы 8 или 9 в зависимости от сигнала, поданного на вход 1,
— при логическом нуле, на этом входе логическая единица появля-
74
ется на выходе 8, при логической единице — на выходе 9.
Микросхемы не имеют специального входа стробирования,
однако, для построения дешифраторов с количеством выходов бо-
лее десяти можно использовать для стробирования вход 8 микро-
схем, так как выходной сигнал может появиться на выходах 0…7
лишь при уровне логического нуля на входе 8 (рис. 4.9).
Безусловно, в многочисленных сериях ИЦМ присутствует
большое количество микросхем дешифраторов. В данном учебном
пособии нет возможности описать все эти микросхемы, поэтому ре-
комендую активно пользоваться справочной литературой, краткий
перечень которой вы найдёте в конце.
Наиболее часто дешифраторы применяются в устройствах
отображения информации с использованием различных индикатор-
ных устройств, которые позволяют отображать двоичную информа-
цию в десятичной форме, что облегчает общение человека с логи-
ческими автоматами.

Рис. 4.9. Схема включения двух дешифраторов для увеличения количест-


ва выходов

75
4.1.3. Применение дешифраторов в устройствах индикации
Для работы с индикаторами используются как дешифраторы
широкого применения, так и специализированные дешифраторы,
которые могут работать только с цифровыми индикаторами и не
дают возможности использовать их для реализации логических
функций.
В состав серии 155 специально включен двоично-десятичный
дешифратор 155ИД1 с высоковольтными выходами, выполненными
в виде открытого коллектора. Дешифратор имеет четыре входа, ко-
торые могут подключаться к выходам 1-2-4-8 любого источника ко-
да, и десять у выходов, которые могут подключаться к катодам газо-
разрядного цифрового или знакового индикатора, причём анод по-
следнего через резистор сопротивлением 22...91 кОм подключен к
полюсу источника постоянного или пульсирующего напряжения
200...300 В (рис. 4.10).

Рис. 4.10. Схема включения дешифратора 155ИД1

Дешифраторы с десятичными выходами, кроме работы с циф-


ровыми индикаторами, могут быть использованы и для других целей
(например, для реализации логических функций), однако, в настоя-
щее время в подавляющем большинстве в устройствах цифровой
индикации используются семисегментные индикаторы, для работы с
которыми используются специализированные дешифраторы или
преобразователи семисегментного кода. Использовать такие де-
76
шифраторы для реализации логических функций не представляется
возможным.
Семисегментные индикаторы (или, как их ещё называют, –
знакосинтезаторы) представляют собой электровакуумные светоди-
одные или жидкокристаллические приборы, имеющие семь стан-
дартно расположенных сегментов и предназначенные для отобра-
жения цифровой информации (рис. 4.11). Те, у кого есть электрон-
ные часы, хорошо знакомы с такими индикаторами.

Рис. 4.11. Обозначения сегментов семисегментного индикатора

Каждый сегмент имеет своё буквенное обозначение, совпа-


дающее с обозначениями выходов дешифраторов, работающих с
такими индикаторами.
Для того чтобы понять принципы реализации дешифраторов
для работы с семисегментными индикаторами, составим таблицу
истинности (табл. 4.2), в которой сопоставим двоичные коды, соот-
ветствующие десятичным цифрам, поданным на входы дешифрато-
ра, и активизацию сегментов знакосинтезаторов для отображения
соответствующей десятичной цифры. Будем считать, что активиза-
ция сегмента соответствует подаче на него уровня логической еди-
ницы, хотя на самом деле в большинстве случаев всё происходит
наоборот (активным считается уровень логического нуля).
По таблице истинности можно записать булевы выражения
для функций реализующих каждый сегмент семисегментного инди-
катора, по которым легко реализовать его полную схему. Схемная
реализация дешифратора для сегментов «a» и «g» семисегментного
индикатора приведена на рис. 4.12.
Существует несколько типов семисегментных знакосинтезато-
ров, для управления которыми используются различные микросхе-
77
мы - преобразователи семисегментного кода.
Таблица 4.2
Циф- Входы Выходы
ра Х1 Х2 Х3 Х4 a b c d e f g
0 0 0 0 0 1 1 1 1 1 1 0
1 0 0 0 1 0 1 1 0 0 0 0
2 0 0 1 0 1 1 0 1 1 0 1
3 0 0 1 1 1 1 1 1 0 0 1
4 0 1 0 0 0 1 1 0 0 1 1
5 0 1 0 1 1 0 1 1 0 1 1
6 0 1 1 0 1 0 1 1 1 1 1
7 0 1 1 1 1 1 1 0 0 0 0
8 1 0 0 0 1 1 1 1 1 1 1
9 1 0 0 1 1 1 1 1 0 1 1

Рис. 4.12. Реализация дешифратора для семисегментных знакосин-


тезаторов

Полупроводниковые (светодиодные) индикаторы имеют низкие


напряжения питания (1,5...3В), токи отдельных сегментов составля-
ют 2...30 мА.
Для сопряжения сегментных индикаторов с микросхемами ТТЛ
- логики используются микросхемы К514ИД1, К514ИД2, К514ИД4.
Они представляют собой преобразователи двоично - десятич-
ного кода в код управления семисегментным индикатором. Микро-
78
схемы К514ИД1 и К514ИД4 имеют открытые эмиттерные выходы и
резисторы в коллекторных цепях и используются для управления
индикаторами с общим катодом без внешних резисторов. Микро-
схема К514ИД2 имеет открытые коллекторные выходы и использу-
ется с индикаторами, имеющими общий анод (рис. 4.13). При этом
требуется применение внешних резисторов. Допустимый ток микро-
схемы по каждому выходу 22 мА.

Рис. 4.13. Схема включения преобразователя К514ИД2


В КМОП - сериях также существуют преобразователи двоично-
десятичного кода в код управления семисегментными индикатора-
ми. Микросхема К176ИД2 позволяет непосредственно подключать
такие светодиодные индикаторы, как АЛ305А, АЛС321, АЛС324 и др.
(рис.4.14).

Рис. 4.14. Схема включения дешифратора 176ИД2 со светодиодным инди-


катором АЛ305

79
Управляющий код подается на входы 1-2-4-8. Через вход S
можно управлять инверсией выходных сигналов. Вход К использу-
ется для разрешения индикации: при подаче напряжения высокого
уровня гасится индицируемый знак, при напряжении низкого уровня
разрешается индикация. Вход С управляет работой триггеров памя-
ти на входе микросхемы: при подаче напряжения высокого уровня
триггеры превращаются в повторители и не влияют на работу, при
подаче напряжения низкого уровня сигналы на входах запоминают-
ся и далее на изменение входных сигналов микросхема не реагиру-
ет.
Для управления полупроводниковыми индикаторами в аппара-
туре на КМОП - интегральных микросхемах могут использоваться
также дешифраторы двоичного кода в код управления семисегмент-
ным индикатором К564ИД4, К564ИД5 (рис. 4.15). Эти микросхемы
предназначены в основном для управления жидкокристаллическими
индикаторами, однако, могут применяться и с другими типами инди-
каторов. Микросхема К564ИД5 имеет в отличие от К564ИД4 входной
регистр.

Рис. 4.15. Схема включения дешифратора 564ИД5 со светодиодным инди-


катором АЛС342

Помимо полупроводниковых индикаторов, для визуальной ин-


дикации находят применение вакуумные люминесцентные индика-
торы. Они работают при напряжениях 10…30 В и токах сегментов до
80
десятков миллиампер.
Внутри стеклянного баллона этих индикаторов последова-
тельно один за другим расположены катод прямого накала, сетка,
металлический экран и люминесцирующие сегменты, размещенные
на токопроводящей пластине. Каждый электрод (катод, сетка и лю-
минесцирующие сегменты - аноды) имеет отдельные выводы, под-
ключаемые к общему источнику питания. Управляющие сигналы по-
даются на аноды индикатора с выходов дешифратора.
При использовании вакуумных люминесцентных индикаторов в
устройствах, выполненных на ТТЛ – микросхемах, можно использо-
вать дешифраторы, входящие в серию 514 (рис. 4.16), однако схема
достаточно сложна.

Рис. 4.16. Работа дешифратора 514ИД с вакуумными люминесцентными


индикаторами
Для непосредственного управления такими индикаторами мо-
гут быть использованы микросхемы К564ИД5 и К176ИДЗ. Микро-
схема К176ИДЗ аналогична К176ИД2, но ее выходные каскады вы-
полнены с открытым стоком (подобно схемам ТТЛ с открытым кол-

81
лектором). Пример непосредственного включения индикатора на
выход преобразователя К564ИД5 в устройствах на КМОП - микро-
схемах приведен на рис. 4.17. Однако яркость свечения индикато-
ров будет низкой, поскольку напряжение питания не может быть
больше рабочего напряжения микросхемы.

Рис. 4.17. Непосредственное подключение вакуумных люминесцентных


индикаторов к дешифратору

Для обеспечения работы индикаторов при повышенных на-


пряжениях, а, следовательно и большей яркости, используют согла-
сующие транзисторные каскады, которые служат для согласования
нагрузки по напряжению и допустимым токам на выходах микросхем
(рис. 4.18). Яркость свечения можно регулировать подбором напря-
жения питания.
Жидкокристаллические индикаторы характеризуются низкими
напряжениями питания (3...15 В) и очень малыми токами (до 15
мкА). Они используются обычно совместно с автономными источни-
ками питания и экономичными КМОП - микросхемами. Особенно-
стью управления этими индикаторами является необходимость
управления с помощью переменных напряжений (постоянная со-
ставляющая не должна быть более 50 мВ). При питании постоян-
ными напряжениями срок службы ЖКИ сокращается.
Для управления ЖКИ удобно использовать микросхемы
К564ИД4 и К564ИД5. На рис. 4.19 приведена схема подключения
82
микросхемы К564ИД4 к восьмиразрядному индикатору ЦИЖ – 4 (по-
казано подключение только для одного десятичного разряда). Мик-
росхема выдает на выходе Р импульсные сигналы ±5 В формируе-
мые из входной задающей частоты. Дополнительные элементы для
управления ЖКИ не требуются. На вход Р микросхемы подается по-
стоянная последовательность импульсов возбуждающего напряже-
ния частотой 50…500 Гц.

Рис. 4.18. Схема включения вакуумных люминесцентных индикаторов для


работы с повышенной яркостью

Рис. 4.19. Включение жидкокристаллического индикатора

83
4.2 ШИФРАТОРЫ
Шифраторы это устройства, предназначенные для преобразо-
вания позиционного кода в двоичный. На выходе шифратора появ-
ляется многоразрядный двоичный код, соответствующий десятич-
ному номеру входа, на который подан активный логический уровень.
Шифраторы имеют буквенное обозначение ИВ. На рис. 4.20
показано условное графическое обозначение шифратора 155ИВ1.

Рис. 4.20. Шифратор приоритетов 155ИВ1

Для шифраторов должно выполняться условие отсутствия воз-


можности появления активных логических уровней на нескольких
входах одновременно. Однако реально выполнить это условие уда-
ётся не всегда. В этом случае каждому входу назначается свой при-
оритет. Будем считать, что чем больше номер входа i, тем выше его
приоритет, а шифратор должен выдавать на выходе двоичный код
числа i, если Ii=1, а на все входы, имеющие большой приоритет, по-
даны нули. Такие шифраторы называются приоритетными шифра-
торами (или шифраторами приоритетов) и в данном случае описы-
ваются таблицей истинности, приведённой в табл. 4.3.
Как правило, шифраторы имеют дополнительные управляю-
щие и информационные входы. Е - вход включения шифратора, G -
выход, свидетельствующий о наличии активного логического уровня
(в данном случае нулевого) хотя бы на одном из входов I при вклю-
ченном состоянии шифратора (G=1 при Ii=1 хотя бы для одного i при
E=1), Е0 - выход разрешения, свидетельствующий об отсутствии ак-
тивных логических уровней на входах шифратора при включенном
состоянии шифратора (E0=1 при E=1 и Ii=0 для всех i). Из сказанно-
84
го ясно, что 3-разрядный выходной двоичный код можно считывать
только при G=1.
Таблица 4.3

E I7 I6 I5 I4 I3 I2 I1 I0 A2 A1 A0 G E0

0 Х Х Х Х Х Х Х Х 0 0 0 0 0
1 0 0 0 0 0 0 0 0 0 0 0 0 1
1 0 0 0 0 0 0 0 1 0 0 0 1 0
1 0 0 0 0 0 0 1 Х 0 0 1 1 0
1 0 0 0 0 0 1 Х Х 0 1 0 1 0
1 0 0 0 0 1 Х Х Х 0 1 1 1 0
1 0 0 0 1 Х Х Х Х 1 0 0 1 0
1 0 0 1 Х Х Х Х Х 1 0 1 1 0
1 0 1 Х Х Х Х Х Х 1 1 0 1 0
1 1 Х Х Х Х Х Х Х 1 1 1 1 0
Символом «Х» обозначается произвольное состояние входа мик-
росхемы.
Выходные управляющие сигналы описываются следующими
логическими функциями (на основе построчной записи по табл. 4.3)
7 7
G=E ∨ Ii , E0 = E ∏ Ii , G = E ⋅ E0.
i =0 i=0
Выходные информационные сигналы описываются следую-
щими логическими функциями (на основе построчной записи по
табл. 4.3):
(
A0 = E I 7 + I 7 ⋅ I 6 ⋅ I 5 + I 7 ⋅ I 6 ⋅ I 5 ⋅ I 4 ⋅ I 3 + I 7 ⋅ I 6 ⋅ I 5 ⋅ I 4 ⋅ I 3 ⋅ I 2 ⋅ I1 )
A1 = E (I 7 + I 7 ⋅ I 6 + I 7 ⋅ I 6 ⋅ I 5 ⋅ I 4 ⋅ I 3 + I 7 ⋅ I 6 ⋅ I 5 ⋅ I 4 ⋅ I 3 ⋅ I 2 )
7
A2 = E ∨ Ii .
i =4
Выходной сигнал Е0 используется для каскадирования при-
оритетных шифраторов. На рис. 4.21 показана схема приоритетного
шифратора 16Х4 (наивысший приоритет имеет вход I15).
Верхний (по схеме) шифратор включается только в том слу-

85
чае, если ни на одном входе нижнего шифратора нет активного ло-
гического уровня. Четвертый разряд Аз двоичного числа может быть
снят также с выхода G верхнего шифратора. Логические элементы
И - НЕ выполняют функцию ИЛИ для инверсных сигналов А и G двух
шифраторов. Сигнал G=1 только в том случае, если хотя бы на од-
ном из входов I0…I15 присутствует нулевой (активный) логический
уровень.

Рис. 4.21. Схема приоритетного шифратора 16Х4

На рис. 4.22 приведено условное графическое обозначение


шифратора 555ИВ3. Этот шифратор не содержит дополнительных
управляющих входов и выходов, но также является приоритетным.
Наивысшим приоритетом обладает вход I9.
86
Рис. 4.22. Шифратор приоритетов 155ИВ3

Приоритетные шифраторы используются для построения


шифраторов различного рода клавиатур, для ввода цифровой ин-
формации в системы управления, формирования приоритетов об-
служивания в многоканальных системах управления и устройств
выбора информационных датчиков. В последнем случае шифрато-
ры позволяют вводить в системы управления достоверную инфор-
мацию о ходе технологического процесса в случае если есть веро-
ятность поступления сигналов от нескольких датчиков одновремен-
но.
4.3. МУЛЬТИПЛЕКСОРЫ
Мультиплексор – это комбинационная схема, осуществляющая
выбор данных от одного из нескольких источников и направляющая
их в один приёмник. В литературе мультиплексоры часто называют-
ся селекторами-мультиплексорами (Data Selector - Multiplexers).
4.3.1. Основные понятия о мультиплексорах
Из определения следует, что фактически мультиплексор явля-
ется коммутатором 2n сигналов DIi на один выход. Как правило,
мультиплексор имеет одну или две выходные линии для данных, 2n
входных линий для данных и n управляющих (адресных) линий. Ка-
ждая из 2n входных линий соответствует одной из 2n возможных
комбинаций двоичного кода на n входных управляющих линиях.
Мультиплексор выполняет следующую логическую функцию:

87
2 n −1 2 n −1 n
DO = ∨ DI i ⋅ K i (ϑ) = ∨ DI i ⋅
e
i =0 i =0
∏ X pp ,
p =1

где Ki(ϑ) – минтерм; ϑ=(X1…Xn); i=e1…en;


n e
K i (ϑ) =
e e
X 1 1 .... X n n = ⋅ ∏ X p p ; Xp – первичный терм;
p =1

ep = 0 или 1;
DI – Data Input – информационные входные сигналы;
DO - Data Output – выходной сигнал.
Легко заметить, что выражение, входящее в логическую функ-
n e
цию мультиплексора, ∏ X pp - описывает работу дешифратора,
p =1

следовательно, основой схемы, реализующей мультиплексор, явля-


ется уже знакомая нам схема дешифратора и при любом числе n
адресных сигналов Хр комбинации значений которых определяют
номер i информационного входа DIi, подключенного к выходу DO,
схемная реализация мультиплексора будет иметь вид, представ-
ленный на рис. 4.23.

Рис. 4.23. Схемная реализация мультиплексора


Мультиплексоры могут иметь дополнительный управляющий
вход Е или ОЕ (E – Enable; OE – Output Enable; могут обозначаться

88
S). Такие мультиплексоры выполняют следующие логические функ-
ции:
⎧ 2 n −1

DO = ⎨E i ∨ DIi ⋅ K i (ϑ), если Е = 1.
=0
⎪⎩ Z - состояние, если Е = 0
Таким образом, сигнал Е (или ОЕ) производит стробирование
выхода DO.
Мультиплексоры имеют буквенное обозначение КП. На рис.
4.24 показаны два варианта их условного графического обозначения
на примере микросхемы 155КП7. Она имеет восемь информацион-
ных входов (D0…D7), три управляющих (адресных) линий (1-2-4),
вход стробирования Е и два выхода – прямой и инверсный.

Рис. 4.24. Условные обозначения мультиплексоров

Данный мультиплексор осуществляет подключение одной из


восьми входных линий на одну выходную и поэтому условно имену-
ется «мультиплексор со структурой 8→1». В различных сериях инте-
гральных цифровых микросхем выпускается широкая номенклатура
мультиплексоров. Например, мультиплексор К155КП1 имеет струк-
туру 16→1. Существуют микросхемы сдвоенных, строенных, и даже
счетверённых мультиплексоров, представляющих собой независи-
мые устройства с общими управляющими (адресными) входами.
Наличие входа стробирования позволяет простыми средства-
ми (по аналогии с дешифраторами) строить мультиплексоры на
большее число входов, т.е. осуществлять каскадирование микро-
схем (рис.4.25).
89
Рис. 4.25. Каскадирование мультиплексоров

При поступлении на управляющие (адресные) линии 8-4-2-1


двоичного кода до 0111 DD1 передаёт на выход инверсные значе-
ния сигналов, поданных на входы D0…D7. При этом второй мульти-
плексор DD2 в неактивном состоянии, поскольку на его входе S уро-
вень логической единицы, а, следовательно, и на его выходе тоже
логическая единица. Выходной элемент DD3.1 выдаёт прямые зна-
чения сигналов, присутствующих на входах D0…D7 микросхемы
DD1. Как только на управляющей линии 8 появится уровень логиче-
ской единицы, DD1 перейдёт в неактивное состояние, а DD2 в ак-
тивное.
Возможность перевода выходов мультиплексоров в высокоим-
педансное состояние облегчает объединение микросхем для увели-
чения количества входов. На рис. 4.26 представлена схема объеди-
нения двух мультиплексоров структуры 4→1, входящих в состав
микросхемы 555КП12, в мультиплексор структуры 8→1. Как видно из
рисунка выходы мультиплексоров соединяются непосредственно по
функции «монтажное ИЛИ»
Мультиплексор на 64 входа можно построить из восьми вось-
мивходовых мультиплексоров, одного дешифратора 3:8 и восьми-
входового элемента И-НЕ (рис. 4.27).
90
Рис. 4.26. Схема объединения мультиплексоров 555КП12

Рис. 4.27. Мультиплексор на 64 входа

4.3.2 Применение мультиплексоров для реализации


логических функций
Логическая функция, выполняемая мультиплексором 2n→1, по
структуре полностью совпадает с канонической суммой минтермов n
аргументов. Из этого следует, что любую логическую функцию n ар-
гументов можно реализовать на мультиплексоре структуры 2n→1,
подав на входы DIi константы – логический нуль или логическую
единицу.
В зависимости от числа входных переменных булевой функ-
ции и параметров мультиплексора существует несколько методов
её реализации.
Метод 1. Число входных переменных логической функции рав-
но или меньше числа адресных входов мультиплексора.
91
Пусть задана логическая функция
F = X1 ⋅ X 2 ⋅ X + X1 ⋅ X 2 ⋅ X 3 + X1 ⋅ X 2 ⋅ X 3 + X1 ⋅ X 2 ⋅ X 3 .
14243 14 4244 3 14 4244 3 14 4244 3
3 5 6 0
Составим таблицу истинности, соответствующую этой логиче-
ской функции (табл. 4.4), и отметим информационные входы муль-
типлексора, которые будут соединены с его выходом при подаче на
управляющие линии двоичных кодов, соответствующих минтермам,
составляющим логическую функцию. Кроме того, отметим логиче-
ские уровни, которые необходимо подать на эти информационные
входы. Естественно, что на входы, которые подключаются к выходу
мультиплексора при подаче на управляющие линии четырёх мин-
термов, при которых функция принимает единичное значение, необ-
ходимо подать уровень логической единицы, а на остальные уро-
вень логического нуля. В случае, если количество адресных входов
мультиплексора больше количества переменных логической функ-
ции, «лишние» входы (старшие разряды) просто соединяются с об-
щим проводом.
Как известно, уровень логической единицы подаётся на вход
логического элемента путём его соединения с источником питания,
а логический ноль - соединением входа с общим проводом.
Таблица 4.4

Х1 Х2 Х3 F Вход мультиплексора Состояние выхода


0 0 0 1 D0 Логическая 1
0 0 1 0 D1 Логический 0
0 1 0 0 D2 Логический 0
0 1 1 1 D3 Логическая 1
1 0 0 0 D4 Логический 0
1 0 1 1 D5 Логическая 1
1 1 0 1 D6 Логическая 1
1 1 1 0 D7 Логический 0

При использовании микросхем мультиплексоров ТТЛ - серий логи-


ческую единицу подают путём соединения соответствующих входов
92
(объединённых вместе) с +Uп через балластный резистор сопро-
тивлением 1…3 кОм. Поскольку при каждом коде на управляющих
линиях к выходу подсоединяется только один из входов, то резистор
можно использовать один. В случае использования микросхем
КМОП - логики соединять входы с +Uп можно непосредственно.
В соответствии с таблицей истинности принципиальная элек-
трическая схема, реализующая заданную логическую функцию, бу-
дет выглядеть, как представлено на рис. 4.28.

Рис. 4.28. Реализация логической функции на мультиплексоре первым ме-


тодом

Метод 2. Число входных переменных логической функции


больше числа адресных входов мультиплексора. В этом случае од-
ну или несколько из входных переменных следует «вынести» на
информационные входы, используя разложение функции.
Пусть задана логическая функция четырёх аргументов
X1X 2 X 3 X 4 + X1 X 2 X 3 X 4 + X1 X 2 X 3 X 4 + X1 X 2 X 3 X 4 + X1X 2 X 3 X 4 .
Сгруппируем минтермы и вынесем аргументы за скобку
( ) ( )
X1 X 2 X 3 X 4 + X 2 X 3 X 4 + X1 X 2 X 3 X 4 + X 2 X 3 X 4 + X 2 X 3 X 4 =
⎛ ⎞ ⎛ ⎞
X 1⎜⎜101 { ⎟⎟ + X 1⎜⎜ 010
{ + 000 { + 001 { ⎟⎟.
{ + 100
⎝ 5 0 ⎠ ⎝ 2 1 4 ⎠
Из разложения видно, что на входы D0 и D5 следует подать

93
инверсное значение аргумента Х1, на входы D1, D2, D4 прямое зна-
чение этого аргумента, а входы D3, D6, D7 соединить с общим про-
водом.
Схема, реализующая данную логическую функцию, представ-
лена на рис. 4.29.

Рис. 4.29. Реализация логической функции на мультиплексоре вторым ме-


тодом

При реализации логических функций на мультиплексоре вто-


рым методом возможно возникновение одного интересного обстоя-
тельства. Поясним это на примере, пусть задана логическая функ-
ция
X1 X 2 X 3 X 4 + X1X 2 X 3 X 4 + X1X 2 X 3 X 4 + X1X 2 X 3 X 4 +
+ X1X 2 X 3 X 4 + X1X 2 X 3 X 4 .
Сгруппировав минтермы и вынеся аргументы за скобку получим
( )
X1 X 2 X 3 X 4 + X 2 X 3 X 4 + X 2 X 3 X 4 + X 2 X 3 X 4 +
(
+ X1 X 2 X 3 X 4 + X 2 X 3 X 4 . )
Переходя к двоичному коду, имеем
⎛ ⎞ ⎛ ⎞
X 1⎜⎜ 011
{ + 101
{ + 110 { ⎟⎟ + X 1⎜⎜110
{ + 111 { ⎟⎟.
{ + 111
⎝ 3 5 6 7 ⎠ ⎝ 6 7 ⎠
Легко заметить, что два минтерма в последней скобке повто-
ряют два последних минтерма в первой скобке, поэтому можно

94
осуществить перегруппировку

X 1⎜⎜ 011
{ + 101

(
{ ⎟⎟ + 1 ) ⎛
X 1 + X 1 ⋅ ⎜⎜110
424 3 { + 111
{

⎟.

⎝ 3 5 ⎠ 1 ⎝ 6 7 ⎠

Следовательно, на информационные входы 3 и 5 следует по-


дать инверсное значение переменной X1, на входы 6 и 7 логическую
единицу, а на все остальные входы уровень логического нуля.
Перегруппировка логической функции (подобная приведённой
выше) может существенно упростить её реализацию, поэтому перед
тем как синтезировать схему, рекомендуется попробовать упростить
саму функцию по изложенной методике.
Мы рассмотрели методы реализации логических функций с
применением дешифраторов и мультиплексоров. Какой же способ
более выгодный?
В случае если количество аргументов логической функции
равно или меньше количеству адресных входов, реализация функ-
ции на дешифраторе требует применения многовходового элемента
«ИЛИ». Реализация этой же функции на мультиплексоре не требует
применения дополнительных элементов (за исключением резистора
в случае использования ТТЛ - серий ИЦМ).
В тех случаях, когда количество входных переменных логиче-
ской функции больше количества адресных входов, при реализации
на дешифраторе каждая избыточная переменная приводит к удвое-
нию количества используемых дешифраторов, а при реализации на
мультиплексорах может потребоваться применение некоторого ко-
личества логических элементов низкой степени интеграции.
Из проведенного анализа можно сделать вывод, что комбина-
ционные схемы, разработанные на дешифраторах, существенно ус-
тупают аналогичным схемам на мультиплексорах по основным па-
раметрам и применять их в качестве элементного базиса для вы-
полнения логической функции следует только в исключительных
случаях.
Однако не всё так однозначно. Дело в том, что дешифратор
позволяет реализовывать любое количество логических функций от
95
одних и тех же переменных, в то время как для реализации каждой
такой функции требуется отдельный мультиплексор. Поэтому, если
ваш логический автомат должен реализовывать несколько логиче-
ских функций (т.е. иметь несколько выходов), то предпочтение сле-
дует отдать использованию дешифратора.
4.4. ДЕМУЛЬТИПЛЕКСОРЫ
Демультиплексор – это комбинационная схема, осуществляю-
щая распределение на 2n выходов сигнала с одного входа.
Демультиплексор выполняет следующие логические функции:
n e
Fi = E ⋅ K i (ϑ) = E ∏ X p p
p =1

где E – коммутируемый на один из 2n выходов сигнал;


Ki(ϑ) – минтерм; ϑ=(X1…Xn); i=e1…en.
Действительно, если Ki(ϑ) =1, то Fi =E, a если Ki(ϑ) =0, то Fi =0.
Совокупность значений сигналов ϑ=(X1…Xn) определяет адрес (но-
мер) выходного канала, к которому подключается сигнал Е.
Демультиплексоры, имеющие n адресных сигналов Хр, будем
называть демультиплексорами структуры 1→2n. Можно заметить
очевидную связь между дешифраторами структуры n x 2n и демуль-
типлексорами структуры 1→2n. Если положить E≡1, то демультип-
лексор 1→2n превращается в дешифратор n x 2n. Таким образом, в
качестве демультиплексора используются микросхемы дешифрато-
ров с входами стробирования и базовая схема демультиплексора
будет иметь вид, представленный на рис. 4.30.

96
Рис. 4.30. Базовая схема демультиплексора

Для того чтобы показать, что дешифратор работает в режиме


демультиплексора, в среднем поле условного обозначения ставятся
буквы DMX (Demultiplexer). Например, дешифратор 155ИД3, рабо-
тающий в режиме демультиплексора, будет изображаться на схе-
мах, как представлено на рис. 4.31.

Рис. 4.31. Условное изображение дешифратора 155ИД3, работающего в


режиме демультиплексора

4.5. ЭЛЕКТРОННЫЕ КЛЮЧИ И МУЛЬТИПЛЕКСОРЫ - ДЕМУЛЬТИПЛЕКСОРЫ


Эти устройства имеют свойство двунаправленной передачи
данных благодаря применению аналоговых транзисторных ключей,
выполненных на полевых транзисторах по МОП - технологии.
В КМОП - сериях имеются интегральные микросхемы, непо-
средственно выполняющие функции электронных ключей. Эти мик-
росхемы позволяют коммутировать как цифровые, так и аналоговые
сигналы, что позволяет использовать их в блоках ввода информа-
ции в информационно – измерительных устройствах.
Микросхемы 176КТ1, 561КТЗ, 1561КТЗ содержат по четыре
аналоговых ключа. Каждый ключ имеет три вывода - два информа-
ционных А и В и один управляющий С (рис. 4.32). При подаче уров-
ня логического нуля на вход С информационные выводы разомкну-
ты между собой и паспортный ток утечки между ними не превышает
2 мкА (реально значительно меньше). При подаче уровня логиче-
ской единицы на вход С сопротивление ключа уменьшается до не-
скольких сотен Ом. Это сопротивление нелинейно и зависит от на-
97
пряжения между информационным выводом, на который подается
входной сигнал, и общим проводом. Максимальное сопротивление
ключ имеет при указанном напряжении, близком к половине напря-
жения питания, а минимальное - при напряжении, близком к нулю
или напряжению питания.

Рис. 4.32. Условное изображение электронных ключей

В табл. 4.5 приведены минимальное и максимальное сопро-


тивления открытого ключа при изменении напряжения на его ин-
формационном входе при различных напряжениях питания.
Таблица 4.5
Источник пи- Сопротивление открытого ключа, Ом
тания, В К176КТ1 К561КТ3
3 400…∞ 500…∞
5 200…∞ 250…1000
9 100…1200 110…220
10 100…600 100…200
15 100…200 60…120

Как видно, при напряжении питания 3...5 В ключ К176КТ1 мо-


жет пропускать сигнал, лишь близкий к напряжению питания или ну-
лю, т. е. только цифровой. Аналоговый сигнал, меняющийся в диа-
пазоне от нуля до напряжения питания, ключ К176КТ1 может про-
пускать лишь при напряжении питания 9...15 В. Для ключей микро-
схемы К561КТЗ диапазон напряжений питания, при котором воз-
98
можно пропускание аналогового сигнала - от 5 до 15 В. Для получе-
ния малых искажений при коммутации аналоговых сигналов сопро-
тивление нагрузки должно иметь величину порядка 100 кОм и бо-
лее. В любом случае амплитудные значения коммутируемого сигна-
ла не должны быть выше напряжения источника питания и ниже ну-
ля.
Свойствами двунаправленной передачи данных обладают
также некоторые микросхемы, которые называются мультиплексо-
рами – демультиплексорами.
Микросхемы 561КП1 и 1561КП1 содержат по два четырехвхо-
довых мультиплексора. Микросхемы имеют два адресных входа 1 и
2, общие для обоих мультиплексоров, общий вход стробирования S,
информационные входы Х0 … ХЗ первого мультиплексора и его вы-
ход, входы Y0 … Y3 второго мультиплексора и его выход. Данная
микросхема имеет два варианта изображения, которые приведены
на рис.4.33.

Рис. 4.33. Условные обозначения микросхем 561КП1 и 1561КП1

При подаче на адресные входы 1 и 2 двоичного кода адреса и


вход S уровня логического нуля выходы мультиплексоров соединя-
ются с входами, номера которых соответствуют десятичному экви-
валенту кода адреса. Если на входе S уровень логической единицы,
то выходы мультиплексоров отключаются от входов и переходят в
высокоимпедансное состояние. Соединение входов с выходом
мультиплексора происходит аналогично соединению в микросхемах
99
176КТ1, 561КТЗ и 1561КТЗ с помощью двунаправленных ключей.
Передаваемый через мультиплексор сигнал может быть как анало-
говым, так и цифровым, он может передаваться как со входов на
выход (микросхема работает в режиме мультиплексора), так и с вы-
хода распределяться на входы (режим демультиплексора).
Особенностью микросхемы КП1 по сравнению с ключами КТ1 и
КТЗ является возможность коммутации аналоговых и цифровых сиг-
налов с амплитудой от пика до пика, превышающей амплитуду
входных управляющих сигналов, подаваемых на входы 1,2, S.
Микросхема имеет три вывода для подачи напряжения пита-
ния -вывод 16 – Uпит1, вывод 7 – Uпит2, вывод 8 - общий провод.
Напряжение Uпит1 должно быть положительным и находиться в
пределах от 3 до 15В, напряжение Uпит2 равно нулю или отрица-
тельное, сумма абсолютных величин этих напряжений не должна
превышать 15В. Входные управляющие сигналы должны иметь
уровни Uпит1 (лог. 1) и 0 В (лог. 0), коммутируемые сигналы могут
находиться в диапазоне от Uпит1 до Uпит2. В табл. 4.6 приведены
некоторые возможные сочетания напряжений источников питания,
управляющих сигналов, а также диапазон возможного изменения
сопротивления открытого ключа мультиплексора - демультиплексо-
ра.
Таблица 4.6
Напряжения Управ- Коммути-
питание В ляющие руемый сиг- Сопротивление
сигналы, В нал, В открытого трак-
Uпит Uпит Лог. Лог. та
Umax Umin
1 2 1 0
3 0 3 0 3 0 300…3000
5 0 5 0 5 0 200…400
10 0 10 0 10 0 160…200
15 0 15 0 15 0 120…140
3 -6 3 0 3 -6 180…220
5 -5 3 0 5 -5 160…200
5 -10 5 0 5 -10 120…140
7,5 -7,5 7,5 0 7,5 -7,5 120…140

100
Для увеличения количества каналов мультиплексоров - де-
мультиплексоров можно применить объединение выходов разных
микросхем между собой, как показано на рис.4.34.

Рис. 4.34. Объединение двух микросхем 561КП1

Код, подаваемый на входы 1, 2, 4, определяет, какой из входов


Х0 … Х7, Y0 … Y7 будет соединен с выходами Х и Y.
Если необходим один мультиплексор - демультиплексор на
большее количество входов, возможно последовательное соедине-
ние микросхем, как показано на рис. 4.35.

Рис. 4.35. Последовательное соединение микросхем 561 КП1

101
Вторую ступень мультиплексирования можно выполнить на
микросхемах электронных ключей 176КТ1, 561КТЗ или 1561КТЗ, как
схемно показано на рис. 4.36.

Рис. 4.36. Выполнение второй ступени мультиплексирования с использо-


ванием микросхем электронных ключей

Если необходима лишь работа микросхемы КП1 в режиме


мультиплексора, и, при этом производится мультиплексирование
цифровых сигналов, вторая ступень мультиплексора может быть
выполнена на микросхеме 561ЛС2, которая выполняет функцию
мультиплексора 2→1, при этом вход стробирования S должен быть
соединен с общим проводом (рис. 4.37).

Рис. 4.37. Мультиплексор на 8 входов на базе микросхемы КП1

Одну микросхему 561КП1 или 1561КП1 можно использовать

102
как четыре ключа, управляемых двухразрядным кодом (рис. 4.38). В
зависимости от кода, поданного на входы 1 и 2, могут быть соеди-
нены выводы Х0 и Y0, X1 и Y1 и т. д.

Рис. 4.38. Работа мультиплексора КП1 в режиме электронных ключей

Серия 590 является специализированной серией, содержащей


микросхемы 590КН1…590КН9, являющиеся ключами и мультиплек-
сорами - демультиплексорами для цифровых и аналоговых сигна-
лов (рис. 4.39).

103
Рис. 4.39 Микросхемы серии 590

Микросхемы, входящие в эту серию, выполняют следующие


функции:
590КН1 - мультиплексор-демультиплексор 8→1/1→8;
590КН2 - четыре аналоговых, ключа (при OE = 0 ключ открыт,
при OE = 1 ключ закрыт);
590КНЗ - 2-разрядный мультиплексор - демультиплексор
4→1/1→4;
590КН4 - два 2-канальных аналоговых ключа (при А=0 включен
канал 0, а канал 1 закрыт; при А=1 включен канал 1, а канал 0 за-
крыт; если соединить выводы 5 и 9, то получится мультиплексор -
демультиплексор структуры 2→1/1→2);
590КН5 - то же, что и 590КН2, но для больших значений ком-
мутируемых напряжений;
590КН6 – мультиплексор – демультиплексор структуры
8→/1→8;
590КН7 — сдвоенный 2-канальный адресуемый аналоговый
ключ (при А=0 замкнуты ключи 00 и 10, а при А=1 замкнуты ключи 01
и 11; если соединить выводы 3 и 1, то получится мультиплексор -
демультиплексор структуры 2→1/1→2);
590КН9 - два аналоговых ключа.
Особенностью микросхем серии 590 является то, что их выхо-
ды имеют возможность перехода в Z – состояние.
4.6. СХЕМЫ КОНТРОЛЯ РАВНОЗНАЧНОСТИ КОДОВ И СРАВНЕНИЯ
ДВОИЧНЫХ ЧИСЕЛ

Данные схемы вырабатывают управляющие сигналы, на осно-


ве которых принимаются те или иные решения. В основе работы та-
ких схем находится некоторый алгоритм сравнения двух совокупно-
стей данных.
Пусть заданы две совокупности аргументов ν1= (Х1,…Хр,…Хn) и

ν2 =(Y1,…Yp,…Yn). Так как Хр= 0 или 1 и Yp= 0 или 1, то каждая из


104
совокупностей переменных имеет по 2n комбинаций значений. Такие
совокупности значений переменных принято называть кодами, а ве-
личины Хр и Yp – разрядами кодов.
Комбинационная схема, реализующая логическую функцию
F(ν) = F(ν1, ν2), которая равна логической единице при Хр = Yp для
всех р = 1…n, называется схемой контроля равнозначности кодов.
Вспомним таблицу истинности, описывающую логическую
функцию «Исключающее ИЛИ» (табл. 4.7).
Таблица 4.7
Х1 Х2 F
0 0 0
0 1 1
1 0 1
1 1 0
Нетрудно заметить, что функция принимает нулевое значение
при одинаковых значениях аргументов Х1 и Х2.
В соответствии с определением схем контроля равнозначности
кодов их выходные функции должны принимать единичное значение
при одинаковых значениях аргументов, поэтому выход таких схем
может описываться одной из двух функций
( )
F = X1 ⊕ X 2 или X1 ⊕ X 2 , либо F = X 1 ⊕ X 2 .
В любом случае результат должен быть одинаковым. Докажем
это
( )(
X1 ⊕ X 2 = X1⋅ X 2 + X1⋅ X 2 = X1⋅ X 2 ⋅ X1⋅ X 2 = X1 + X 2 ⋅ X1 + X 2 = )
⋅4
X412
1 X31 + X 1 ⋅ X 2 + X 1 ⋅ X 2 + 1
X4
22⋅4
X32 = X 1 ⋅ X 2 + X 1 ⋅ X 2.
0 0

Поскольку X 1 ⊕ X 2 = X 1 ⋅ X 2 + X 1 ⋅ X 2 , эквивалентность функ-


ций выполняется.
Следовательно разряды кодов Хр и Yp равны только в том слу-
чае, если Xp ⊕ Yp = 1 или Xp ⊕ Yp = 1, поэтому функция F(ν) прини-
мает значение равное единице только при попарном равенстве всех
одноимённых разрядов кодов, т.е.

105
∏ (Xp ⊕ Yp ) = p∨=1( Xp ⊕ Yp ).
n n
F (ϑ) =
p =1

В соответствии с этим схема контроля равнозначности кодов


может быть реализована двумя способами, приведёнными на рис.
4.40.
Использовать такие схемные решения при реализации реаль-
ных логических автоматов нет необходимости, поскольку существу-
ют специализированные микросхемы, реализующие функции кон-
троля равнозначности кодов и сравнения двоичных чисел, называе-
мые цифровыми компараторами.

Рис. 4.40. Реализация схем контроля равнозначности кодов

В ТТЛ - сериях 555, 1533, 531 выпускается микросхема СП1


(рис. 4.41), которая служит для сравнения кодов двух четырехраз-
рядных двоичных или двух одноразрядных двоично - десятичных
чисел.

Рис. 4.41. Цифровой компаратор ТТЛ СП1


106
Коды сравниваемых чисел подают на входы А1 … А8 и В1 …
В8. Если число, код которого подан на входы А1 … А8, больше чис-
ла, код которого подан на входы В1 … В8, на выходе > микросхемы
появляется уровень логической единицы, на выходах = и < при этом
уровень логического нуля. Если код числа А меньше кода числа В,
уровень логической единицы появляется на выходе <, на выходах =
и > при этом уровень логического нуля. Если коды, поданные на
входы А и В, равны, микросхема передает на свои выходы сигналы
со входов >, < и =, если на этих входах только одни уровни логиче-
ской единицы.
На рис. 4.42 показано соединение микросхем СП1 в многораз-
рядное устройство сравнения.

Рис. 4.42. Схема цифрового компаратора для сравнения двух 12-и разряд-
ных двоичных чисел

Микросхемы СП1 могут найти применение в устройствах опре-


деления равенства или знака разности двух чисел, таймерах и дру-
гих случаях.
Если необходимо только определить, равны или не равны
сравниваемые коды, входы > и < всех микросхем можно не соеди-
нять с выходами предыдущих микросхем, а соединить с общим про-
водом, как это сделано со входами микросхемы DD1.
В КМОП - сериях выпускается микросхема 561ИП2 (рис. 4.43),
назначение входов которой аналогично рассмотренной выше мик-
росхеме СП1.
107
Рис. 4.43. Цифровой компаратор 561 ИП2

Вход переноса > (вывод 4) избыточен, и для нормальной рабо-


ты микросхемы на него должна постоянно подаваться лог. 1. Если
используется одна микросхема 561ИП2, на ее входы = и < следует
подать соответственно уровни логической единицы и логического
нуля. На выходе > появится уровень логической единицы, если чис-
ло А, код которого подан на входы А1 … А8, больше числа В, код ко-
торого подан на входы B1 … В8. На выходе = уровень логической
единицы появится при равенстве чисел А и В, на выходе < -если
число А меньше В. При этом на других выходах будет уровень логи-
ческого нуля.
Для обеспечения сравнения чисел с большим количеством
разрядов микросхемы следует соединять между собой так, как это
показано на рис. 4.44. Старшие разряды сравниваемых кодов сле-
дует подавать на микросхему DD3, младшие - на DD1.

Рис. 4.44. Соединение микросхем 561ИП2

108
Так же как и микросхема СП1, К561ИП2 может использоваться
для цифровой автоподстройки частоты, в делителях с переключае-
мым коэффициентом деления, в будильниках и во многих других
случаях.
4.7. ПОСТОЯННЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА (ПЗУ)
Для замены логических элементов низкой степени интеграции
при проектировании комбинационных схем часто используются про-
граммируемые логические приборы, постоянные запоминающие уст-
ройства (ПЗУ) и программируемые логические матрицы (ПЛМ). В
среднем, например, одна микросхема ПЛМ позволяет заменить до
десяти интегральных микросхем средней степени интеграции.
Постоянные запоминающие устройства называют памятью ти-
па ROM (Read – Only – Memory – память только для считывания).
4.7.1. Основные типы ПЗУ и их базовая структура
Все постоянные запоминающие устройства делятся на четыре
основных типа:
1) масочные ПЗУ, программируемые заводом - изготовителем с по-
мощью специальных масок в процессе производства;
2) однократно программируемые потребителем ПЗУ путём пережи-
гания нихромовых или поликремниевых перемычек;
3) многократно программируемые потребителем ПЗУ со стиранием
записанной информации ультрафиолетовым излучением;
4) многократно программируемые потребителем ПЗУ с электриче-
ским стиранием информации.
Базовую структуру ПЗУ можно представить в виде дешифра-
тора адреса и совокупности подключённых к нему элементов ИЛИ
(рис. 4.45).
Возможно, Вы заметили схожесть данного рисунка с рис. 4.12,
где показана реализация дешифратора для семисегментных знако-
синтезаторов. Таким образом, эти дешифраторы по сути своей яв-
ляются ПЗУ, а любая реализация логической функции с применени-
ем дешифратора представляет собой аналог реализации функции

109
на ПЗУ.
В соответствии с этим ПЗУ реализуют следующую логическую
функцию:
2 n −1
DO = ∨ K i (ν ) ,
i =0
n e
где K i (ν ) = ∏ X p p ; ν=(X1…Xn); Ki(ν) – минтермы; i = e1…en.
p =1

Рис. 4.45. Базовая структура ПЗУ

В ПЗУ функции «конъюнкция» реализуются в виде функций


«монтажное ИЛИ». Поскольку функция «монтажное ИЛИ» реализу-
ется для нулевых логических уровней, то активным логическим
уровнем дешифратора адреса является нулевой логический уро-
вень, т.е. выходы дешифратора – инверсные.
4.7.2. ПЗУ, программируемые изготовителем
Это самый простой тип ПЗУ, называемый также «заказным».
Занесение программы (программирование) таких микросхем осуще-
ствляется непосредственно на заводе, где их производят.
Воспользуемся удобным моментом и кратко опишем процесс
изготовления ПЗУ и микросхем вообще.

110
Основой любой микросхемы является пластина кремния диа-
метром 150…300 мм, которая является так называемой «подлож-
кой», на которой потом формируются все необходимые элементы.
Первым этапом создания собственно микросхемы является форми-
рование на подложке тонкого слоя диоксида кремния. Его выращи-
вание происходит под действием высокой температуры с участием
кислорода. Затем начинается подготовка процесса, который назы-
вается фотолитографией. Тонкий слой диоксида кремния, образо-
ванного на подложке, покрывают специальным материалом, кото-
рый называется фоторезистом. Фоторезист под воздействием ульт-
рафиолетового излучения становится растворимым. К концу этого
этапа на пластине имеется уже три слоя: кремниевая подложка,
пленка диоксида кремния на ней и, наконец, фотослой, состоящий
из фоторезиста.
Теперь настает очередь фотолитографии. Этот процесс в це-
лом напоминает изготовление фотоотпечатка с пленки. Кратко опи-
шу его, если вам никогда не приходилось в собственной темной
ванной с помощью фотоувеличителя печатать фотографии (уверен,
что большинству из вас этого делать никогда не приходилось, те-
перь плёнки проявляют и фотографии делают в мастерских, а скоро
и этого не будет по причине развития цифровой фотографии). Фо-
тоувеличитель представляет собой фонарь, в котором свет направ-
ляется на лежащую внизу чистую фотобумагу через объектив, сход-
ный с объективом фотоаппарата. Между лампой увеличителя и
объективом в специальном приемнике находится проявленная фо-
топленка. Увеличенное благодаря объективу изображение на фото-
пленке попадает на бумагу, на которой в течение нескольких секунд
происходит экспозиция. На пленке может находиться любое изо-
бражение, в том числе и схема какого-нибудь электронного устрой-
ства, которое и отпечатается на бумаге. В этом случае фотопленку
можно назвать маской, в соответствии с которой и появится изобра-
жение схемы на бумаге.
Процесс фотолитографии можно описать примерно теми же

111
словами. Ультрафиолетовое излучение проходит через специаль-
ную маску, которая выполняет функцию шаблона и формирует на
слое фоторезиста рисунок схемы. Засвеченные участки, как уже
было сказано, становятся растворимыми: при экспонировании фо-
тоактивное соединение нафтохинондиазид, составляющее главный
ингредиент фоторезиста, превращается в инденкарбоновую кисло-
ту. Затем диск подвергается воздействию специального щелочного
реактива, называемого растворителем. Под действием этого реак-
тива подвергшиеся воздействию ультрафиолета участки фотослоя
полностью удаляются, обнажая фрагменты нижнего слоя диоксида
кремния. И тогда начинается еще один процесс - травление откры-
тых участков диоксида кремния, в результате которого обнажается
нижний слой, кремниевая подложка.
После завершения травления у нас имеется кремниевая под-
ложка с нанесенным на ней диоксидом кремния рисунком схемы.
Правда, пока эти линии из диоксида кремния покрыты фоторези-
стом, поэтому выполняется еще один химический процесс, служа-
щий для удаления остатков фоторезиста. И вот теперь расположен-
ный в виде сложного узора слой диоксида кремния представляет
собой нечто вроде вырезанной литейной формы.
После этого диск подвергают ионной имплантации, т. е. бом-
бардировке ионами. Ионы проникают в непокрытые диоксидом
кремния фрагменты подложки, меняя электропроводность указан-
ных областей. Исходная полупроводниковая подложка имеет про-
водимость р-типа, а с помощью ионной имплантации на ней форми-
руются зоны n-типа.
Это общий технологический процесс изготовления микросхем.
При производстве ПЗУ осуществляют так называемую металлиза-
цию определённых участков рисунка, делая соответствующие про-
межутки в схеме, сформированной на подложке, проводящими или
непроводящими (вернее, только проводящими).
Сам процесс изготовления маски очень дорогостоящий, но с
помощью одной маски можно запрограммировать любое количество

112
модулей памяти, поэтому изготовление ПЗУ данного типа рента-
бельно только при крупносерийном производстве, тогда стоимость
изготовления маски распределяется на весь тираж микросхем. Та-
ким образом изготавливаются, например, контроллеры клавиатуры
и пультов управления телевизоров, видеомагнитофонов и т.п., мик-
росхемы калькуляторов, устройств, играющих музыку и многие дру-
гие устройства.
В базовую структуру ПЗУ входят элементы ИЛИ, функцию ко-
торых при ТТЛ - технологии выполняют диодные элементы И от ин-
версных сигналов на выходах дешифратора, что в соответствии с
законом де Моргана соответствует операции ИЛИ-НЕ от неинверти-
рованных выходных сигналов дешифратора (рис. 4.46). На каждый
бит в каждом слове приходится один диод.

Рис. 4.46. Базовая схема ПЗУ ТТЛ - технологии

Чтобы запрограммировать логический нуль в некотором бите,


нужно установить перемычку (металлизировать промежуток); в про-
тивном случае значение бита будет равно логической единице. Дей-
ствительно, поскольку общая линия данных в столбце нормально
имеет высокий потенциал, и этот потенциал может стать низким

113
только за счет линии выборки строки. Если перемычка к диоду в вы-
бранной строке отсутствует, то общая линия сохранит высокий по-
тенциал, соответствующий логической единице на выходе. Если же
перемычка установлена, то общая линия будет иметь низкий потен-
циал, соответствующий уровню логического нуля на выходе.
ПЗУ, программируемые изготовителем, выполненные по КМОП
- технологии отличаются от ПЗУ выполненных по ТТЛ – технологии,
тем, что операция ИЛИ-НЕ над выходными сигналами дешифратора
производится с помощью нормально закрытых МОП-транзисторов с
индуцированным каналом n-типа (рис. 4.47).

Рис. 4.47. Базовая схема ПЗУ КМОП технологии

Промежутки располагаются в цепи истока каждого транзисто-


ра. Поскольку сам транзистор выполняет функцию инверсии над ло-
гическим уровнем линии выборки строки, то активным логическим
уровнем выходов дешифратора адреса является логическая едини-
ца.
4.7.3. ПЗУ, однократно программируемые
потребителем путём прожигания
В случае, когда количество микросхем ПЗУ, используемых в
114
логическом автомате не очень большое (что практически всегда
имеет место в случае автоматизации технологических процессов),
использовать «заказные» микросхемы слишком дорого из-за малого
тиража.
В этом случае используют микросхемы ПЗУ, которые можно
самостоятельно запрограммировать. Конечно, стоимость таких мик-
росхем достаточно высокая из-за сложности внутренней структуры,
но всё же значительно ниже, чем стоимость «заказных» при малом
тираже изготовления. Программирование таких ПЗУ осуществляют
с помощью специальных устройств, называемых «программатора-
ми», путём пережигания внутренних перемычек, выполняемых из
нихрома или поликремния.
ПЗУ данного типа называются памятью типа PROM
(Programmable Read Only Memory – программируемая память только
для считывания).
Простейшая базовая схема такого ПЗУ состоит из дешифрато-
ра nx2n и схемы ИЛИ, к входам которой через плавкие перемычки ai
подключены все выходы дешифратора (рис. 4.48).

Рис. 4.48. Базовая схема ПЗУ, программируемого потребителем путём


прожигания

Из базовой схемы следует, что такие ПЗУ реализуют следую-


щую логическую функцию:
2 n −1
DO = ∨ ai ⋅ K i (ν ),
i =0
где ν=(X1…Xn); Ki(ν) – минтермы; i = e1…en.
115
Выходы ПЗУ всегда выполняются с открытым коллектором или
с тремя состояниями для наращивания объема памяти. Сигнал Е
(иногда обозначается V) используется для включения и выключения
ПЗУ (D0 = 1 при Е = 0 — ПЗУ выключено). Объем памяти ПЗУ опре-
деляется числом адресных входов Хр и числом параллельных вы-
ходов D0j. Объем памяти ПЗУ равен 2nx m, если р=1...n и j =1...m.
Для пережигания плавких перемычек ПЗУ должно содержать
элемент управления программированием. Многовыходные ПЗУ
строятся на основе многоэмиттерных транзисторов. На рис. 4.48 по-
казаны схемы ИЛИ и формирователи для ПЗУ с двумя выходами.
Формирователь «Ф» состоит из выходного каскада с открытым кол-
лектором VT2 и элемента управления программированием, в каче-
стве которого используются стабилитрон VD и транзистор VT1. На
рис. 4.49 показаны временные диаграммы работы ПЗУ в режиме
программирования.

Рис. 4.49. Временные диаграммы программирования ПЗУ

При программировании выходы DO являются входами, на ко-


торые подается через резистор R =300...620 Ом напряжение
Uи.п2=12,5 В для пробоя стабилитрона VD и открывания транзистора
VT1. Понятно, что повышенное значение напряжения Uи.п2 должно
подаваться в том случае, если требуется пережечь плавкую пере-
мычку. Сигнал Е =0 подключает выбранный адресными сигналами
Хр выход дешифратора Ki к базе многоэмиттерного транзистора.
116
Сигнал Е =0 должен подаваться только после пробоя стабилитрона
(пробой самовосстанавливающийся), что приводит к закорачиванию
перемычки «ai» на корпус через транзистор VT1. Заранее поданное
напряжение Uи.п1= +12,5 В обеспечивает достаточный для пережи-
гания перемычки ток.
Как уже отмечалось, ПЗУ программируют на специальных ус-
тановках полуавтоматического и автоматического типов, в которых
предварительно откорректированная программа записи переносит-
ся в «память». Как правило, данные устройства работают совместно
с компьютером. Преимущество такого способа программирования
заключается в том, что саму программу можно написать на «языке»
высокого уровня, а недостаток заключается в необходимости при-
обретения программатора. Когда нет необходимости программиро-
вания большого количества микросхем, наиболее пригодна установ-
ка ручного типа, одна из возможных схем которой представлена на
рис. 4.50.

Рис. 4.50. Программатор ПЗУ

Программирование ведется последовательно по каждому


входному двоичному коду и каждому выходному разряду. Адрес
входного двоичного кода устанавливают переключателями S1…S5,
117
а выбор выходного разряда — S7. На элементах D1.1 и D1.2 собран
генератор одиночных прямоугольных импульсов длительностью
50...100мс. Согласно инструкции по программированию микросхем
ПЗУ одиночный программирующий импульс амплитудой 10...12,5 В
должен подаваться на выход программируемого разряда и на вывод
питания, зашунтированный конденсатором емкостью 10...15 мкФ.
Длительность фронта импульса не должна превышать 1 мкс. Чтобы
обеспечить это требование, в устройство введен усилитель на тран-
зисторах V6…V9 с фильтром на конденсаторе С4. На выход про-
граммируемого разряда импульс поступает через резистор R8 и ди-
од V2, а на вывод питания — через диод V5. На элементах V1, V3,
R7 выполнен узел контроля программирования. Если светодиод V3
не горит, то это свидетельствует об отсутствии записи информации
в соответствующей ячейке ПЗУ.
При нажатии на кнопку S6 на выходе элемента D1.2 появляет-
ся уровень логической единицы, разрешающий запись в ПЗУ.
Сформированный программирующий импульс подается на ПЗУ с
эмиттера транзистора V6. Запись контролируют после отпускания
кнопки S6. Если запись не осуществилась, следует увеличивать на-
пряжение U2 ступенями примерно по 0,5 В до уровня не более 14 В,
каждый раз производя попытку программирования. Следует отме-
тить, что согласно техническим условиям на микросхемы ПЗУ ко-
эффициент программируемости составляет не менее 30% от обще-
го числа, т.е. гарантированно программируется лишь каждая третья
микросхема. Однако в некоторых случаях можно достичь сущест-
венно большего коэффициента программирования, так как в ряде
случаев имеется избыток свободных адресных кодов и выходных
разрядов, на которые можно перейти при непрограммируемости
предварительно выбранных. Одновременно можно прожигать толь-
ко одну перемычку, поскольку в процессе программирования выде-
ляется значительное тепло, что может привести к невосстанавли-
вающемуся пробою полупроводниковых элементов микросхемы.
После программирования микросхемы ПЗУ необходимо в течение

118
суток выдерживать при температуре 100°С в термошкафу с подачей
напряжения питания, для предотвращения диффузионного восста-
новления перемычек. Этот процесс называется электротермотрени-
ровкой.
Сначала микросхемы PROM выпускались в составе стандарт-
ных серий интегральных микросхем. Были выпущены микросхемы
РЕ3 (РЕ21…РЕ24 являются ПЗУ, уже запрограммированными на
заводе-изготовителе для работы в устройствах отображения ин-
формации в виде русских, латинских букв, цифр и различных зна-
ков), в серии 155 и микросхема РЕ4 в серии 555, но затем прожи-
гаемые ПЗУ стали выпускать в составе серии 556 и получили бук-
венный индекс РТ (рис. 4.51). Выпускаются микросхемы от РТ1 до
РТ18.

Рис. 4.51. Некоторые микросхемы ПЗУ серии 556

4.7.4. ПЗУ, многократно программируемые потребителем со


стиранием информации ультрафиолетовым излучением
Недостатком ПЗУ, программируемых пережиганием, является
невозможность изменения записанной программы (что часто бывает
необходимо) или исправления допущенных при программировании
ошибок.
Преодолеть указанные недостатки удалось разработкой ПЗУ,
записанную информацию в которых можно стирать и осуществлять

119
многократное повторное программирование.
Одним из типов таких ПЗУ являются постоянные запоминаю-
щие устройства с возможностью стирания ранее записанной ин-
формации путём облучения ультрафиолетовым излучением. Такие
микросхемы выполняются по ЛИПЗМОП-технологии, которая рас-
шифровывается как лавиноинжекционные МОП – транзисторы с
плавающим затвором.
На рис. 4.52 приведена схема и топологическая структура
ячейки памяти таких ПЗУ на один бит.

Рис. 4.52. Схема и топологическая структура ячейки памяти ЛИПЗМОП


ПЗУ на один бит

Схема представляет собой МОП-транзистор с двумя поли-


кремниевыми затворами, расположенный на пересечении линии
выборки строки (ЛВС) и выходной линии. Управляющий затвор этого
транзистора подключен к ЛВС, сток - к источнику питания Uип, исток
- к выходной линии.
Запрограммированная информация хранится в виде заряда на
втором, полностью изолированном (плавающем) затворе МОП -
транзистора. Запись информации выполняется посредством лавин-
ной инжекции электронов из подложки через изолирующий оксид
под действием высокого напряжения, подаваемого в этом режиме
на сток транзистора. В результате инжекции на плавающем затворе
накапливается электрический заряд, что смещает порог открывания
транзистора по управляющему затвору в сторону больших напряже-

120
ний. Считывание информации осуществляется подачей соответст-
вующего напряжения на ЛВС и, следовательно, на управляющий за-
твор. Если напряжение, приложенное к управляющему затвору
(близкое к напряжению питания), превышает пороговое напряжение
отпирания транзистора, он переходит в проводящее состояние, т.е.
на выходной линии будет уровень логической единицы. Если на-
пряжение на затворе меньше порогового, то выбранный транзистор
проводить ток не будет (на выходной линии уровень логического ну-
ля).
При необходимости в перепрограммировании предварительно
записанную информацию стирают ультрафиолетовым излучением
через прозрачное кварцевое окошко на поверхности корпуса микро-
схемы. Падающие на схему ультрафиолетовые лучи увеличивают
энергию электронов плавающего затвора до такого уровня, при ко-
тором они могут преодолеть потенциальный энергетический барьер
между плавающим затвором и оксидом изоляции, вследствие чего и
покидают зону плавающего затвора. Время стирания ранее запи-
санной информации составляет 20…30 мин, при этом микросхему
помещают в специальное устройство. Поскольку для стирания мик-
росхему необходимо извлекать из печатной платы, то при монтаже
устройства предусматривают специальные разъёмы (кроватки) для
микросхем.
Время хранения информации (заряда на плавающем затворе)
в таких ПЗУ составляет десять лет и более. Однако долговечность
таких микросхем не очень высока и составляет не более 100…1000
циклов стирания - программирования. ПЗУ данного типа входят в
состав серии 573 (рис. 4.53) и имеют условное обозначение РФ. Вы-
пускаются микросхемы от РФ1 до РФ14.
При изображении ПЗУ данного типа на принципиальных элек-
трических схемах в среднем поле ставится обозначение EPROM
(Erasable Programmable Read Only Memory – стираемая программи-
руемая память только для считывания).

121
Рис. 4.53. Условное изображение микросхем серии 573

4.7.5. ПЗУ, многократно программируемые потребителем с


электрическим стиранием информации
Недостаток ЛИПЗМОП ПЗУ, связанный с необходимостью при-
менять облучение ультрафиолетовым излучением микросхемы при
стирании информации, отсутствует в так называемых электрически
стираемых программируемых ПЗУ. В них как программирование, так
и стирание информации осуществляются электрическим путем.
Схема ячейки памяти ПЗУ с электрической записью и стирани-
ем информации приведена на рис. 4.54, где VТ1 – адресный p-
канальный транзистор МОП-типа, а VТ2 – запоминающий транзи-
стор МНОП-типа (транзистор с комбинированной нитридно-оксидной
изоляцией). На рисунке также показана структура транзистора VТ2.

Рис. 4.54 Структура транзистора VT2 и схема ячейки памяти ПЗУ с элек-
трической записью и стиранием

122
От структуры обычного n-канального транзистора МОП-типа
структура транзистора МНОП-типа отличается лишь методом изо-
ляции затвора. В рассматриваемом приборе металлический затвор
изолирован от кремния с проводимостью n-типа двумя диэлектри-
ческими слоями: первый из них – слой нитрида кремния толщиной в
несколько десятков нанометров, второй – слой диоксида кремния
толщиной менее 3 нм.
Запись информации осуществляется подачей на затвор «З» транзи-
стора некоторого положительного напряжения Uз. Подача положи-
тельного напряжения, достигающего определенного критического
значения, приводит к возникновению на границе слоев нитрида и
диоксида кремния заряда, который снижает пороговое напряжение
до Uпор.н. При подаче на затвор отрицательного напряжения того
же значения восстанавливается начальное (высокое) пороговое на-
пряжение транзистора Unop.в.
Накопление заряда объясняется различной плотностью тока в
нитриде и оксиде кремния в момент приложения к затвору «3» на-
пряжения, которое первоначально разделится между слоями в со-
ответствии с их диэлектрическими постоянными. На границе между
диэлектриками возникает заряд, который зависит от толщины ди-
электрических слоев, а также амплитуды и длительности импульса
напряжения. Сохранение заряда определяется потенциальными ло-
вушками на границе диэлектрических слоев. При заземленных вы-
водах истока и стока переключение транзистора из одного состоя-
ния в другое, отличающиеся одно от другого значением порогового
напряжения, происходит в результате подачи на его затвор «З» в
течение времени около 1 мс напряжения Uз = 28 В. При этом под
действием отрицательного напряжения Uз = -28 В устанавливается
состояние с высоким пороговым напряжением Unop.в. =15 В, а при
Uз = +28 В – состояние с низким пороговым напряжением Uпор.н. =
3 В. Для считывания информации на затвор транзистора подается
напряжение считывания Uз.сч., причем Uпор.н. < Uз.сч. < Unop.в.
Таким образом, если подать Uз.сч. = - 3…5 В, то ячейка памяти, в

123
которой записан логический ноль, перейдет в состояние проводимо-
сти, а ячейка памяти, находившийся в состоянии логической едини-
цы, проводить не будет.
Благодаря такому построению в таких ПЗУ можно не только
производить полное стирание ранее записанной информации, но и
осуществлять выборочное стирание информации из определённых
ячеек памяти. Причём обе эти операции можно осуществлять, не
извлекая микросхему из устройства.
Такие ПЗУ используются, например, в автоответчиках для за-
писи сообщений, которые даёт телефон при ответе на звонок, в
различных FLASH – накопителях, висящих на шнурках или находя-
щихся в карманах у многих компьютерщиков, во FLASH – плейерах,
работающих без кассет, и наконец в сотовых телефонах. В компью-
терных системах на таких ПЗУ реализовывается BIOS, хранящий
все настройки.
Что касается микросхем широкого применения, то ПЗУ данного
типа входят в состав серий 558 и 1601 и имеют буквенный индекс
РР.
4.8. ПРОГРАММИРУЕМЫЕ ЛОГИЧЕСКИЕ МАТРИЦЫ
Разновидностью ПЗУ являются программируемые пережига-
нием нихромовых перемычек программируемые логические матри-
цы (ПЛМ), выполняемые по ТТЛШ – технологии.
Структурная схема ПЛМ (рис. 4.55) состоит из двух програм-
мируемых матриц, матрицы «И» и матрицы «ИЛИ».

Рис. 4.55. Структурная схема ПЛМ

Можно заметить очевидную связь между ПЛМ и ПЗУ, однако, в


ПЗУ вместо матрицы «И» используется дешифратор n x 2n и матри-
124
ца «монтажное ИЛИ» 2n x k. В ПЛМ m<<2n и вместо минтермов, соз-
даваемых в ПЗУ дешифратором, в результате программирования
матрицы «И» реализуются конъюнктивные термы Тq=Ki,j(ν), где
ν=(X0, …, Хn-1).
Таким образом, можно сказать, что ПЗУ реализуют произволь-
ную логическую функцию, заданную в виде таблицы истинности, а
ПЛМ – минимизированную логическую функцию. Из рисунка следу-
ет, что ПЛМ характеризуется тройкой чисел n, m и k (n – число логи-
ческих переменных Х, m – число реализуемых произведений Т, k –
число выходов (реализуемых функций).
Так в чём же преимущества и недостатки ПЛМ по сравнению с
ПЗУ?
Поскольку в ПЗУ используется дешифратор, то количество его
выходов равно 2n (n – количество входов дешифратора, а, значит, и
ПЗУ). Благодаря этому существует какой-либо выход дешифратора,
соответствующий любому минтерму поданному на вход ПЗУ. Други-
ми словами, используя ПЗУ, мы можем получить комбинацию дво-
ичного числа на его выходе, соответствующую произвольному мин-
терму от заданного числа переменных (входов ПЗУ). Этот факт,
безусловно, является большим преимуществом ПЗУ. Но он же яв-
ляется и его недостатком. Дело в том, что реализовать на одном
кристалле дешифратор для большого количества входов представ-
ляется неразрешимой задачей (например, при количестве входов
равном 10 количество выходов должно быть 1024). Именно поэтому
ПЗУ с большим количеством входов не выпускается, т.е. количество
переменных, с которыми работает ПЗУ, небольшое. Поэтому очень
часто требуется аппаратное усложнение логического автомата пу-
тём использования нескольких ПЗУ именно из-за ограниченного ко-
личества входов.
Однако ситуации, когда используются все возможные комби-
нации переменных, крайне редки, т.е. возможности ПЗУ использу-
ются не полностью. Представьте себе, что на входы ПЗУ подаются
сигналы от датчиков, сигнализирующих о состоянии технологическо-
125
го процесса. Наверняка многие комбинации состояния датчиков су-
ществовать просто не могут, или если они и существуют, то не
представляют никакого интереса с точки зрения управления данным
технологическим процессом (вспомните о «неопределённых усло-
виях»).
Именно для таких ситуаций и были разработаны ПЛМ. Количе-
ство входов у этих микросхем больше, чем количество входов у
ПЗУ, но поскольку количество выходов у матрицы «И» намного
меньше, чем 2n, то реализовать можно не все возможные минтермы
(а нам это в большинстве случаев и не надо). Зато при таком боль-
шом количестве входов мы можем значительно аппаратно упро-
стить синтезируемый логический автомат.
Таким образом, преимущество ПЛМ заключается в большом
количестве входов (что отсутствует у ПЗУ), а недостаток – в невоз-
можности реализации всех функций от переменных поданных на эти
входы.
Микросхемы ПЛМ не выпускаются в отдельных сериях, они
входят в серию 556 (микросхема КР556РТ1 – выходы с открытым
коллектором и КР556РТ2 – выходы с Z – состояниями; обе микро-
схемы имеют характеристики n=16, m=48, k=8.), а также в серии
1515 и 1520, построенные на полевых транзисторах.
На рис. 4.56 представлена логическая структура ПЛМ серии
556.
На входе ПЛМ установлены буферы, формирующие сигналы
Хр и Xp (т.е. оба первичных терма). Каждый логический элемент
«И», входящий в одноимённую матрицу, имеет по 32 входа, каждый
из которых плавкой перемычкой соединен с одним из первичных
e
термов X pp . Пережигая при программировании перемычки, на выхо-
де каждого логического элемента можно получить любой терм, в
том числе и минтерм, как в ПЗУ. Логические элементы «ИЛИ», вхо-
дящие в матрицу с тем же названием, имеют по 48 входов. Таким
образом, на выходах логической матрицы «ИЛИ» функции реализу-
ются в виде суммы произведений
126
47
Fj = ∨ aij & Tq ,
q=0

где aij – плавкая перемычка (aij = 0, если перемычка пережжена), Тq


– номер выхода матрицы «ИЛИ» (выхода ПЛМ), q — номер терма.
На выходах матрицы «ИЛИ» установлены элементы «Исклю-
чающее ИЛИ», один из входов которых через плавкую перемычку
соединён с общим проводом, что позволяет инвертировать функции
Fj. Из рисунка видно, что до программирования все Tq = 0 и все Fj =
0. Сигнал СЕ=1выключает ПЛМ, т. е. На всех выходах Fj он устанав-
ливает высокий логический уровень.

Рис. 4.56. Логическая структура ПЛМ серии 556

Для того чтобы отличать ПЛМ от ПЗУ при изображении прин-


ципиальных электрических схем, в среднем поле условного графи-
ческого обозначения пишется PLM (рис. 4.57).

127
Рис. 4.57. Условное обозначение ПЛМ

4.9. НОМЕНКЛАТУРА ПЗУ И ПЛМ


Для облегчения подбора ПЗУ и ПЛМ при выполнении курсовых
работ и проектов приведём номенклатуру данных микросхем, вы-
пускаемых отечественной радиоэлектронной промышленностью.
Номенклатура ПЗУ и ПЛМ представлена в табл. 4.8.
Таблица 4.8
Вре-
Техно-
Ёмкость, мя Ток потребления мА
логия
№ Тип бит вы- (тип выхода, время
изго-
п/п микросхемы (организа- бор- хранения при отклю-
товле-
ция) ки чённом питании)
ния
нс
1 2 3 4 5 6
ПЗУ однократно программируемые пережиганием
1 К556РТ4 ТТЛШ 1к(256х4) 70 130(откр. коллект.)
2 К556РТ5 ТТЛШ 4к(512х8) 70 190
3 К556РТ6 ТТЛШ 16к(2кх8) 100 185
4 К556РТ7 ТТЛШ 16к(2кх8) 100 185
5 КР556РТ11 ТТЛШ 1к(256х8) 45 130
6 КР556РТ12 ТТЛШ 4к(1кх4) 60 140
7 КР556РТ13 ТТЛШ 4к(1кх4) 60 140
8 КР556РТ14 ТТЛШ 8к(2кх4) 60 140
9 КР556РТ15 ТТЛШ 8к(2кх4) 60 140
10 КР556РТ17 ТТЛШ 4к(512х8) 50 175
11 КР556РТ18 ТТЛШ 16к(2кх8) 60 180 (Z-состояние)
12 КМ1608РТ1 ТТЛШ 256(32х8) 35 115 (Z-состояние)
13 КМ1608РТ2 ТТЛШ 4к(512х8) 35 185 (Z-состояние)
14 К1500РТ416 ЭСЛ 1к(256х4) 20 140 (открыт. эмит.)
128
Продолжение табл. 4.8
1 2 3 4 5 6
Программируемые логические матрицы
1 К556РТ1 ТТЛШ 16– 50 180 (открыт. кол-
входов лект)
48–
2 КР556РТ1 ТТЛШ конъкций 70 170 (открыт. кол-
8– лект)
3 КР556РТ2 ТТЛШ дизъюнк- 80 180 (Z-состояние)
ций
4 КР556РТ3 ТТЛШ Много- 60 185
5 1515ХМ1 КМОП функцио- 6 0,5
6 К1520ХМ1 nМОП нальная 6 0,5
7 К1520ХМ2 nМОП матрица 6 0,5
Многократно программируемые ПЗУ с электрическим стиранием
информации
1 КР558РР1 рМНОП 2к(256х8) 500 20 (3000)
2 558РР1 nМНОП 2к(256х8) 220 15 (3000)
3 КР558РР2а nМНОП 16к(2кх8) 350 120 (5000)
4 КР558РР3 nМНОП 64к(8кх8) 430 80 (15000)
5 КР1601РР1 рМНОП 4к(1кх4) 1700 30 (5000)
6 КР1601РР3 рМНОП 16к(2кх8) 600 40 (3000)
Многократно программируемые ПЗУ со стиранием записанной
информации ультрафиолетовым излучением
1 К573РФ1 8к(1кх8) 450 130 (100000)
2 К573РФ2 16к(2кх8) 450 90 (100000)
3 К573РФ3 64к(4кх16) 400 85 (150000)
4 К573РФ4а nЛИП- 64к(8кх8) 300 70 (100000)
5 К573РФ5 ЗМОП 16к(2кх8) 450 100 (150000)
6 К573РФ6а 64к(8кх8) 300 120 (43000)
7 К573РФ8а 256к(32кх8) 350 100 (25000)
8 К573РФ81а 128к(16кх8) 350 100 (25000)

129
ЗАКЛЮЧЕНИЕ

Приведенное в данном учебном пособии описание принципов


работы логических элементов и построения цифровых интеграль-
ных микросхем комбинационного типа, конечно, не может претендо-
вать на полноту. В пособии не рассмотрены вопросы применения
микросхем при синтезе логических автоматов, которые, на взгляд
автора, должны рассматриваться на практических занятиях. Серии
цифровых интегральных микросхем непрерывно расширяются. Мно-
гие описанные здесь общие принципы и правила использования
микросхем позволяют распространять их на новые типы интеграль-
ных микросхем.
Автор надеется, что данное пособие поможет студентам и
многим специалистам творчески подойти к синтезу и разработке
систем автоматического управления различными технологическими
процессами.

ЛИТЕРАТУРА

1. Шило В.Л. Популярные цифровые микросхемы. - М.: Радио и


связь, 1989.
2. Баранов С.И., Скляров В.А. Цифровые устройства на программи-
руемых БИС с матричной структурой. - М.: Радио и связь, 1986.
3. Фридман А, Менон П. Теория и проектирование переключатель-
ных схем. – М.: Мир, 1978.
4. Миллер Р. Теория переключательных схем: В 2-х т./ Пер. с англ. -
М.: Наука, 1970, 1971 - Т. 1, 2.
5. Титце У., Шенк К. Полупроводниковая схемотехника: Справочное
руководство / Пер. с нем. - М.: Мир, 1983. - 512 с.
6. Голдеуорт Б. Проектирование цифровых логических устройств /
Пер. с англ. М. В. Сергиевского; Под ред. Ю. П. Топчеева. - М.:
Машиностроение, 1985. - 288с.
7. Применение интегральных схем. Практическое руководство. В 2-х
кн. / Пер. с англ.; Под ред. А. Уильямса. - М.: Мир, 1987. - 413с.

130
8. Полупроводниковые БИС запоминающих устройств: Справочник /
В. В. Баранов Н. В. Бекин А. Ю. Гордонов и др.; Под ред. А. Ю.
Гордонова и Ю. Н. Дьякова. - М.: Радио и связь, 1986. - 360 с.
9. Вуколов Н. И., Михайлов А. Н. Знакосинтезирующие индикаторы:
Справочник; Под ред. В. П. Балашова. - М.: Радио и связь, 1987. -
576с.
10. ГОСТ 2.743-82. Обозначения условные графические в схемах.
Элементы цифровой техники.

ОГЛАВЛЕНИЕ

ВВЕДЕНИЕ ------------------------------------------------------------------------3

1. ОСНОВНЫЕ СЕРИИ ИНТЕГРАЛЬНЫХ ЦИФРОВЫХ


МИКРОСХЕМ -----------------------------------------------------------------4
1.1. СРАВНИТЕЛЬНЫЕ ХАРАКТЕРИСТИКИ ОСНОВНЫХ ЛОГИЧЕСКИХ
СЕМЕЙСТВ ИНТЕГРАЛЬНЫХ ЦИФРОВЫХ МИКРОСХЕМ -------------------5
1.2. КОНСТРУКТИВНОЕ ОФОРМЛЕНИЕ ИНТЕГРАЛЬНЫХ ЦИФРОВЫХ
МИКРОСХЕМ ------------------------------------------------------------------ 13
2. СХЕМОТЕХНИКА БАЗОВЫХ ЭЛЕМЕНТОВЛОГИЧЕСКИХ СЕМЕЙСТВ
ИНТЕГРАЛЬНЫХЦИФРОВЫХ МИКРОСХЕМ -------------------------------- 16
2.1. СХЕМОТЕХНИКА БАЗОВОГО ЭЛЕМЕНТА ДИОДНО – ТРАНЗИСТОРНОЙ
ЛОГИКИ ----------------------------------------------------------------------- 20
2.2. СХЕМОТЕХНИКА БАЗОВОГО ЭЛЕМЕНТА ТРАНЗИСТОРНО-
ТРАНЗИСТОРНОЙ ЛОГИКИ -------------------------------------------------- 21
2.3. СХЕМОТЕХНИКА БАЗОВОГО ЭЛЕМЕНТА КМДП-ЛОГИКИ -------------- 28
2.4. СХЕМОТЕХНИКА БАЗОВОГО ЭЛЕМЕНТА ЭСЛ-ЛОГИКИ ---------------- 33
3. ОСНОВНЫЕ ТИПЫ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ И ОСОБЕННОСТИ ИХ
ЭКСПЛУАТАЦИИ -------------------------------------------------------------- 43
3.1. НЕИСПОЛЬЗУЕМЫЕ ВЫВОДЫ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ И
ОСОБЕННОСТИ ИХ ЭКСПЛУАТАЦИИ --------------------------------------- 44
3.2 ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ, ОСУЩЕСТВЛЯЮЩИЕ ПРОСТЕЙШИЕ
ЛОГИЧЕСКИЕ ОПЕРАЦИИ --------------------------------------------------- 47
3.3. ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ РАСШИРИТЕЛЕЙ ------------------------------ 51
3.4. ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ С ОТКРЫТЫМИ ВЫХОДАМИ И ТРЕМЯ
СОСТОЯНИЯМИ ВЫХОДА --------------------------------------------------- 53
3.5. РЕАЛИЗАЦИЯ ЛОГИЧЕСКИХ ФУНКЦИЙ «МОНТАЖНОЕ И» И
«МОНТАЖНОЕ ИЛИ» ------------------------------------------------------ 56
3.6. ПРЕОБРАЗОВАТЕЛИ УРОВНЕЙ НАПРЯЖЕНИЙ И ТОКОВ ---------------- 58

131
4. ТИПОВЫЕ КОМБИНАЦИОННЫЕ СХЕМЫ ------------------------ 66
4.1. ДЕШИФРАТОРЫ -------------------------------------------------------------- 67
4.1.1. Основные понятия о дешифраторах---------------------------- 67
4.1.2. Применение дешифраторов для реализации логических
функций ------------------------------------------------------------------- 72
4.1.3. Применение дешифраторов в устройствах
индикации ---------------------------------------------------------------- 76
4.2. ШИФРАТОРЫ ----------------------------------------------------------------- 84
4.3. МУЛЬТИПЛЕКСОРЫ --------------------------------------------------------- 87
4.3.1. Основные понятия о мультиплексорах ------------------------ 87
4.3.2. Применение мультиплексоров для реализации логических
функций ------------------------------------------------------------------- 91
4.4. ДЕМУЛЬТИПЛЕКСОРЫ ------------------------------------------------------ 96
4.5. ЭЛЕКТРОННЫЕ КЛЮЧИ И МУЛЬТИПЛЕКСОРЫ - ДЕМУЛЬТИПЛЕКСОРЫ
--------------------------------------------------------------------------------- 97
4.6. СХЕМЫ КОНТРОЛЯ РАВНОЗНАЧНОСТИ КОДОВ И СРАВНЕНИЯ
ДВОИЧНЫХ ЧИСЕЛ--------------------------------------------------------- 104
4.7. ПОСТОЯННЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА (ПЗУ) -------------- 109
4.7.1. Основные типы ПЗУ и их базовая структура--------------- 109
4.7.2. ПЗУ, программируемые изготовителем --------------------- 110
4.7.3. ПЗУ, однократно программируемые
потребителем путём прожигания ------------------------------- 114
4.7.4. ПЗУ, многократно программируемые
потребителем со стиранием информации
ультрафиолетовым излучением -------------------------------- 119
4.7.5. ПЗУ, многократно программируемые
потребителем с электрическим стиранием информации122
4.8. ПРОГРАММИРУЕМЫЕ ЛОГИЧЕСКИЕ МАТРИЦЫ ------------------------ 124
4.9. НОМЕНКЛАТУРА ПЗУ И ПЛМ ------------------------------------------- 128

ЗАКЛЮЧЕНИЕ --------------------------------------------------------------- 130

ЛИТЕРАТУРА----------------------------------------------------------------- 130

132
Андрей Владимирович ИЛЮХИН
ЛОГИЧЕСКИЕ АВТОМАТЫ
ТИПОВЫЕ КОМБИНАЦИОННЫЕ СХЕМЫ

Учебное пособие

Редактор Н.П. Лапина


Технический редактор Е.К. Евстратова

___Тем. плaн 2006 г., п.48_____________________________________


Подписано в печать Формат 60х84/16
Печать офсетная Усл. печ. л. 8,18 Уч.-изд. л. 7,0
Тираж 200 экз.____________Заказ____________Цена 55 руб.___
Ротапринт МАДИ (ГТУ). 125319, Москва, Ленинградский просп., 64

133

Вам также может понравиться