Академический Документы
Профессиональный Документы
Культура Документы
Electronica Digital II
Dept. Sist. Digitales y Telecomunicaciones
Managua, Nicaragua
OBJETIVOS:
Objetivo General
Objetivos Específicos
MEDIOS A UTILIZAR:
Laboratorio de Simulación
PC
Software ISE, Adept y Circuit Maker.
Kit FPGA Basys 2.
Electronica Digital II
Dept. Sist. Digitales y Telecomunicaciones
Managua, Nicaragua
Electronica Digital II
Dept. Sist. Digitales y Telecomunicaciones
Managua, Nicaragua
INTRODUCCION
Cada una de estas palabras tiene asociado una dirección (código binario) para acceder
a ella para escribir o leer un dato. Las designaciones comunes para expresar la
capacidad de una memoria son:
1K = 210 = 1024
1M = 220 = 1024 K
1G = 230 = 1024M
1T = 240 = 1024G
Electronica Digital II
Dept. Sist. Digitales y Telecomunicaciones
Managua, Nicaragua
DESARROLLO O PROCEDIMIENTO:
3. Agregue una nueva fuente (New Source) usando un modulo verilog (Verilog
Module) con el nombre rom8 asignando como entradas las tres líneas de dirección,
en este caso serian: [2:0]addr y como salidas las líneas de datos de 8 bits [7:0] M.
Electronica Digital II
Dept. Sist. Digitales y Telecomunicaciones
Managua, Nicaragua
module rom8(
input [2:0] addr, //Entrada de Direcciones de Memoria
output [7:0] M //Salida de Datos
);
initial
begin
for (i=0; i<N_WORDS; i=i+1)
rom[i] = data [(IXLEFT-N*i)-:N];
end
assign M = rom[addr];
endmodule
Electronica Digital II
Dept. Sist. Digitales y Telecomunicaciones
Managua, Nicaragua
(b)
(a)
Electronica Digital II
Dept. Sist. Digitales y Telecomunicaciones
Managua, Nicaragua
Actividades
Ejercicio 1 Ejercicio 2
Fig. 3 Diagrama de Funcionamiento de la Memoria ROM
3. Modifique el programa del modulo de Memoria para que tenga una entrada de
habilitación en ALTO (CS). Esto debe realizarse en un nuevo proyecto.
Electronica Digital II
Dept. Sist. Digitales y Telecomunicaciones
Managua, Nicaragua
module romtop(
input mclk,
input [3:0]btn,
output [7:0] ld
);
clkdiv U1 (.clk(mclk),.clr(clr),.clk190(clk190),.clk25(clk25));
debounce4 U2 (.inp(btn), .cclk(clk190), .clr(clr), .outp(btnd));
clock_pulse U3 (.inp(btnd[0]), .cclk(clk25), .clr(clr), .outp(go1));
counter # (.N(3)) U4 (.clr(clr), .clk(go1), .q(addr));
rom8 U5 (.addr(addr), .M(M));
endmodule
btnd[0]
clk25
btn[3] clr cclk
clock_pulse
btn[3] go1
M[7:4]
addr[2:0] ld[7:4]
clr clk rom8
counter ld[3:0]
M[3:0]
Electronica Digital II
Dept. Sist. Digitales y Telecomunicaciones
Managua, Nicaragua
5. Cree un archivo .UCF con las teminales a emplear en este proyecto y luego
compílelo para poderlo introducir a la tarjeta FPGA con el ADEPT.
Actividades.
DISP1 DISP2
U1 4321 4321
PROM32
CS
O7
O6
O5
A4 O4
A3 O3
A2 O2
A1 O1
A0 O0
2. Posicione el ratón en la memoria ROM y haga clic con el botón derecho y escoja del
menú la función “Edit PROM/RAM” y posiciónese en las 5 primeras direcciones (una
por una y haciendo doble clic) para modificar los datos, puede introducir los datos
en forma hexadecimal, introduzca en el siguiente orden:
dirección 0000: 45
0001: 87
0002: F3
0003: 44
0004: 55
Electronica Digital II
Dept. Sist. Digitales y Telecomunicaciones
Managua, Nicaragua
1. Salve todos los archivos simulados en memoria que tenga disponible y presente un reporte
con lo desarrollado en esta práctica de laboratorio e incluya conclusiones.
2. Modulo de memoria ROM con líneas de dirección usando switch y entrada de habilitación
CS.