Открыть Электронные книги
Категории
Открыть Аудиокниги
Категории
Открыть Журналы
Категории
Открыть Документы
Категории
Лекция 1. (Вводная.)
Краткая история развития вычислительной техники.
Основные термины и понятия.
Достижения микропроцессорной техники широко используются
практически во всех сферах человеческой деятельности. В связи с этим
знание современными специалистами микропроцессорной техники
становится обязательным условием успешной производственной
деятельности. Чтобы овладеть знаниями необходимо, кроме усвоения теории,
научиться решать конкретные задачи, связанные с выбором того или иного
элемента, той или иной схемы микропроцессорной системы, овладеть хотя
бы простейшими расчётами, понять физическую сущность явлений и
процессов, происходящих в микропроцессорных системах, освоить
элементарные приёмы программирования. Именно эту цель мы будем
преследовать при изучении МП и МПУ.
3
Вводная лекция (сокр. – для вечерников)
4
Рассмотрим функционирование ЭВМ при выполнении обычного набора
операций “ввод – размещение - вывод”. Такие операции выполняются,
например, при нажатии клавиши на клавиатуре терминала.
Допустим, при нажатии клавиши должны выполниться команды согласно
следующего алгоритма:
1. Ввести (INPUT) данные через порт ввода 1. (с клавиатуры)
2. Разместить (STORE) данные, поступившие из порта 1, в ячейке памяти
данных 200.
3. Вывести (OUTPUT) данные через порт вывода 10. (на индикатор)
5
1.6
Последовательность событий, происходящих в микроЭВМ, будет
такой:
1. МП выставляет адрес 100 на адресную шину и по соответствующей
линии управления активизирует ПП. Данные из ячейки с адресом 100
поступают на ШД.
2. В специальный регистр (регистр команд) МП считывает информацию с
ШД.
3. МП декодирует данные в регистре команд, выясняем, что это команда
INPUT, и ей требуется указание номера устройства ввода.
4. МП выставляет на ША адрес 101 и по линии управления активирует
ПП. В результате ячейка 101 соединяется с ШД.
5. МП считывает информацию (номер порта) с ШД и помещает ее в РК.
Теперь он может декодировать команду полностью.
6. МП выставляет на ША адрес порта 1 и через линию управления
активирует его (т.е. информация из порта 1 попадает на ШД).
7. МП считывает информацию с ШД (код нажатой клавиши) и размещает
ее в специальном регистре – аккумуляторе. На этом выполнение
первой команды закончено.
8. МП выставляет на ША адрес 102 и по линии управления активизирует
ПП. Содержимое ячейки 102 (STORE) попадает на ШД и размещается
микропроцессором в РК.
9. МП декодирует эту команду и определяет, что нужен операнд. Он
выставляет на ША следующий адрес 103 и активизирует ПП. В
результате на ШД появляется операнд (адрес ячейки памяти 200).
10. МП считывает операнд и декодирует команду. Далее начинается
процесс ее выполнения:
11. МП выдает на ШД информацию из аккумулятора (код нажатой
клавиши), выставляет на ША адрес ячейки ОЗУ – 200, и по линии
управления активизирует вход записи микросхемы. Данные с IL
записываются в ячейку с адресом 200. На этом выполнение второй
команды заканчивается.
12. Третья команда...
Литература:
1. Ч. Гилмор. Введение в микропроцессорную технику: Пер. с англ. – М:
Мир, 1984. – 334с.
2. Р. Токхайм. Микропроцессоры: курс и упражнения: Пер. с англ. – М:
Энергоатомиздат, 1987. – 336с.
3. В.-Б.Б. Арбайшис и др. Микропроцессоры и микропроцессорные
комплекты интегральных микросхем: Справочник в 2-х томах. – М., Р.
И С. 1988.
6
Лекция 2 Магистральная архитектура
9
Таблица 1. Разъемы шин ISA-8
Ряд В N# Ряд А Ряд В N# Ряд А
GND 1 IOCHK DACK 1# 17 Addr 14
Reset 2 Data7 DRQ1 18 Addr 13
+5 В 3 Data 6 Refr# 19 Addr 12
IRQ 2/91 4 Data 5 Bclock 20 Addr 11
-5В 5 Data 4 IRQ7 21 Addr 10
DRQ2 6 Data 3 IRQ 6 22 Addr 9
-12В 7 Data 2 IRQ 5 23 Addr 8
OWS#2 8 Data 1 IRQ 4 24 Addr 7
+12 В 9 Data 0 IRQ3 25 Addr 6
GND 10 IOCHRDY DACK 2# 26 Addr 5
MemWR# 11 AEN TC 27 Addr 4
MemRD# 12 Addr 19 ALE 28 Addr3
IOWR# 13 Addr 18 +5 В 29 Addr 2
IO RD# 14 Addr 17 Osc. 30 Addr 1
DACK 3# 15 Addr 16 GND 31 Addr 0
DRQ3 16 Addr 15
Магистраль управления
Магистраль данных
Магистраль адреса
Память ЦП ПУ ПУ
BClock
ALE
A19…A0
CMD*
D7…D0
12
микросекунд.
0WS – сигнал от устройства, разрешающий системной шине ускорить
текущий цикл (устранить такты ожидания)
Иногда в процессе работы системы, в моменты времени, заранее не
известные, может возникнуть некоторое внешнее условие, требующее
обработки (обслуживания) специальной программой обработки
(подпрограммой). Реакция процессора на это условие называется
прерыванием.
IRQ2/9, IRQ[3:7] — запросы прерываний. Положительный перепад
сигнала вызывает запрос аппаратного прерывания. Для идентификации
источника высокий уровень должен сохраняться до подтверждения
прерывания процессором, что затрудняет разделяемое использование линий
запроса.
Линия IRQ2/9 в шинах XT вызывает аппаратное прерывание с номером
2, а в AT — с номером 9.
После подтверждения прерывания устройство, требовавшее
обслуживания, выставляет на шину данных так называемый вектор
прерывания (номер(адрес) ячейки памяти, с которой начинается
подпрограмма обслуживания прерывания ). Процессор считывает вектор
прерывания и переходит к выполнению подпрограммы обслуживания
прерывания. По окончанию обслуживания процессор возобновляет свою
работу по основной программе с места, в котором произошло прерывание.
Чтобы возобновить работу с того места, в котором произошло
прерывание, необходимо запомнить промежуточные результаты работы
процессора, а также адрес ячейки ОЗУ, в которой находится команда,
которая бы выполнялась следующей, если бы прерывание не произошло. Для
этих целей в ОЗУ выделяется некоторое количество ячеек, называемых
стеком.
Стек - это структура данных или устройство памяти, организованное
по принципу "последним вошёл - первым вышел", т.е. данные, поступившие
в стек, будут извлекаться из него в обратном порядке.
Для организации стека в процессоре предусмотрен специальный
указатель стека. Указатель стека - это регистр-счётчик, содержимым
которого всегда является адрес. Указатель стека загружается адресом,
представляющим собой вершину стека (точку входа в стек). Рассмотрим
функционирование стека на следующем примере. Пусть в момент
возникновения прерывания процессор должен был бы приступить к
выполнению команды с адресом в ОЗУ 800АН, при этом промежуточные
результаты, которые необходимо сохранить, обозначим как А, а указатель
стека пусть содержит 220АН, что на единицу старше первой ячейки памяти
стека 2209Н. Последовательность событий при работе со стеком здесь может
быть следующей.
1. Указатель стека декрементируется (уменьшается на единицу) от
220АН до 2209Н.
2. В ячейку памяти с адресом с адресом 2209Н помещаются данные
13
800АН.
3. Указатель стека снова декрементируется от 2209Н до 2208Н.
4. В ячейку памяти с адресом 2208Н загружаются данные А.
Стек может продолжать расти, если в процессе обслуживания
прерывания возникнет следующее прерывание (так называемое вложенное
прерывание) и т.д. Стек не имеет ограничений за исключением тех, которые
обусловлены наличием других программ в ОЗУ (т.е. стек не должен
перекрывать ячейки ОЗУ, содержащие другие программы и их данные).
По окончании обслуживания прерывания работа со стеком будет
следующей.
1. Указатель стека указывает на ячейку 2208Н.
2. Из ячейки с адресом 2208Н выбираются данные А.
3. Содержимое указателя стека инкрементируется (увеличивается на
единицу) с 2208Н до 2209Н.
4. Из ячейки памяти с адресом 2209Н выбираются данные 800АН.
5. Содержимое указателя стека снова инкрементируется от 2209Н до
220АН.
Механизм прерывания является одной из важнейших характеристик
компьютера, предоставляющий системе эффективное средство быстрого
отклика на непредсказуемые события. Обработка прерываний повышает
пропускную способность вычислительной системы, позволяет
периферийным устройствам выдавать на микропроцессор запросы на
обслуживание в тех случаях, когда они в нем нуждаются. Это гораздо
эффективнее опроса периферийных устройств с целью выявления того,
необходимо ли им обслуживание.
Кроме логических сигналов шина имеет контакты для разводки
питания +5, -5, +12 и -12 В.
14
Лекция 3 Микропроцессоры и микропроцессорные
комплекты
16
• организация ввода-вывода.
Выбор МП
17
совместимостью. Комплект предназначен для работы в диапазоне температур
от -10 до +70°С.
Состав комплекта:
КР580ВМ80А – однокрисстальный 8ми-разрядный МП, n-МОП;
ВВ51 – программируемый синхронно- асинхронный
приемопередатчик для каналов последовательной связи,
n-МОП;
ВВ55 – программируемое устройство ввода - вывода
параллельной информации, n-МОП;
ВТ57 – программируемый четырехканальный контроллер ПДП,
n-МОП;
ВИ53 – программируемый таймер, n-МОП;
ВН59 – программируемый контроллер прерываний, n-МОП;
ВГ75 – программируемый контроллер видеотерминала, n-
МОП;
ВД79 – контроллер клавиатуры/ дисплея, n-МОП;
ГФ24 – формирователь тактовых импульсов с несовпадающими
фазами, n-МОП;
ВА86 – двунаправленный шинный формирователь с прямым
выходом, n-МОП;
ВА87 – двунаправленный шинный формирователь с инверсным
выходом, n-МОП;
ВК28 – системный контроллери шинный вормирователь,
ТТЛШ;
ВК38 – системный контроллери шинный вормирователь,
ТТЛШ;
ИР82 – буферный регистр, ТТЛШ;
ИР83 – буферный регистр, ТТЛШ;
18
19
Лекция 4
Микросхема КР580ВМ80А —функционально законченный
однокристалльный микропроцессор с фиксированной системой команд.
Применяется в устройствах обработки данных и управления.
Микропроцессор имеет раздельные 16-разрядный канал адреса и 8-
разрядный канал данных. Канал адреса обеспечивает прямую адресацию к
внешней памяти объемом до 65 536 байт и 256 устройствам ввода и вывода.
Условное графическое обозначение микросхемы показано на рисунке
1, назначение выводов указано в таблице 1. Структурная схема
микропроцессора изображена на рисунке 2.
20
READY Готовность ввода данных Вход
HOLD Захват Вход
INT Требование прерывания Вход
RESET Сброс Вход
22
ОР получает информацию от внутренней ШД и может передавать ее в
АЛУ, на внутреннюю ШД или в РП. Аккумулятор А может загружаться из
АЛУ и внутренней ШД, а передавать данные в БА и внутреннюю ШД. В
состав АЛУ входит КД. Он представляет собой комбинационную схему и
осуществляет приведение двоичного результата к двоично- десятичному
представлению.
Счетчик команд PC используется для выработки и хранения текущего
16- разрядного адреса команды. Он автоматически увеличивается на 1, 2 или
3 в зависимости от длины команды в байтах.
Стековая память реализована в ОЗУ (внешней по отношению к МП
памяти). Она используется при выполнении подпрограмм и обслуживания
прерываний. Указатель стека SP предназначен для приема и хранения 16-
разрядного адреса ячейки стека, к которой было произведено последнее
обращение. При каждом обращении к стеку и занесении в него слова от
содержимого SP отнимается единица, а при извлечении слова – прибавляется
1 (т.н. "перевернутый стек").
РОН B,C,D,E,H,L – 8-разрядные регистры. Они выполняют функции
сверхоперативной памяти. Их можно использовать как отдельные регистры
либо как 16-разрядные указатели адреса, образуемые парами B-C, D-E, H-L.
Они доступны программисту. Вспомогательные регистры W,Z
предназначены для приема и временного хранения 2-го и 3-го байтов команд,
передаваемых в ДК.
Эти регистры программно недоступны.
Регистр адреса РА используется для приема и хранения 16-разрядного
адреса команды или операнда и выдачи его на БРА. И-Д позволяет
увеличивать или уменьшать на 1 содержимое регистров в процессе
межрегистровых пересылок. При этом совмещаются во времени процедура
изменения адреса и выполнение операции в АЛУ. Мультиплексор МПЛ
обеспечивает передачу информации между внутренней ШД о РОН. РК
предназначен для приема первого байта команды, содержащего код
операции, и его хранения во время выполнения команды. ДК
расшифровывает код команды и вырабатывает микрокоманды в соответствии
с микропрограммой ее выполнения. ДК представляет собой
программируемую логическую матрицу.
23
Л 5. Функционирование МП.
Цикл вывода в
Цикл останова
Цикл записи в
Цикл записи в
Цикл ввода из
Цикл чтения
Цикл М1
данных
порта
стека
порт
нове
стек
ния
ния
ЗУ
D0 Подтвер- 0 0 0 0 0 0 0 1 0 1
ждение
прерывания
D1 Запись/
вывод 1 1 0 1 0 1 1 1 1 1
D2 Стек 0 0 0 1 1 0 0 0 0 0
D3 Подтвер- 0 0 0 0 0 0 0 0 1 1
ждение
останова
D4 Вывод в 0 0 0 0 0 0 1 0 0 0
порт
D5 М1 1 0 0 0 0 0 0 0 0 1
D6 Ввод из 0 0 0 0 0 1 0 0 0 0
порта
D7 Чтение 1 1 0 1 0 0 0 0 1 0
24
В зависимости от сочетания сигналов состояния, выдаваемых в
конкретном цикле, машинные циклы можно разделить на 10 типов:
25
Слово внутреннего состояния сохраняется на магистрали данных
только в течении одного такта. Поэтому для его хранения на время цикла в
состав МПС вводится специальный регистр, информация в который
записывается по сигналу «Ф2» и «SYNC»:
26
Сигнал высокого уровня на входе READY обеспечивает автоматическое
выполнение команд программы микропроцессором с частотой тактовых сигна-
лов. Если на выводе RЕАDY установлен сигнал низкого уровня, то микропро-
цессор переходит в режим «Ожидание» и формирует выходной сигнал WAIT
высокого уровня.
Сигнал READY может быть использован для согласования работы мик-
ропроцессора с работой медленно действующих устройств, если длительность
их цикла обращения составляет более одного периода тактовой частоты, а также
для организации пошагового (по циклам) выполнения команды или
покомандного выполнения программы.
При подаче на вход HOLD сигнала высокого уровня микропроцессор пе-
реходит в состояние «захват» и подтверждает переход в это состояние форми-
рованием сигнала высокого уровня на выходе HLDA.
Буферные схемы канала адреса и данных микропроцессора переключа-
ются в высокоомное (высокоимпедансное) состояние, а выходные управляющие
сигналы — в состояние низкого уровня (за исключением сигналов WR и HLDA).
Микропроцессор переходит в состояние «захват» в такте ТЗ, если выполняется
цикл чтения и на входе READY сигнал высокого уровня, и в такте, следующем
за ТЗ, если выполняется цикл записи. Сигналы HOLD и HLDA позволяют
организовать режим прямого доступа к памяти для любого внешнего
устройства, формирующего сигнал HOLD.
При выполнении команды HLT микропроцессор переходит в состояние
«останов» и переводит буферные схемы канала адреса и данных в высокоомное
состояние. Из состояния «останов» микропроцессор выходит при наличии сиг-
нала высокого уровня на одном из его входов:
на входе RESET - микропроцессор начинает работать с такта Т1 цикла
М1;
на входе HOLD - микропроцессор переходит в состояние: «захват», а после
перехода сигнала НОЫ) на низкий уровень возвращается в состояние «останов»;
на входе INT — микропроцессор переходит к выполнению цикла прерывания
при останове с такта Т1, если команде HLT предшествовала команда ЕI
«разрешение прерывания», иначе он остается в состоянии «останов».
Сигнал высокого уровня на выводе INT позволяет прерывать выполнение
текущей программы и переводить микропроцессор на выполнение подпрограммы
обслуживания устройства, выдавшего запрос прерывания (например, часов). При
поступлении сигнала INT микропроцессор (после окончания текущей команды)
переходит с такта Т1 к выполнению машинного цикла «Прерывание» в том случае,
если прерывание было разрешено ранее командой ЕI. При выполнении цикла
«Прерывание» в такте Т1 микропроцессор выдает по шине данных сигнал
состояния «Подтверждение прерывания». По окончании подпрограммы прерывания
происходит возврат к прерванной программе.
Сигнал высокого уровня на входе RESET (длительность которого должна
быть не менее трех периодов тактовой частоты) устанавливает микропроцессор в
исходное состояние: триггеры разрешения прерывания и захвата, регистры команд,
признаков и адреса команды устанавливаются в нулевое состояние. После
27
окончания действия сигнала RESET микропроцессор производит первое обращение
за чтением команды к ячейке памяти по адресу 0000Н.
Сигналы INTE генерируется МП в конце последнего цикла каждой
команды. Получив этот сигнал, контроллер прерываний выставляет сигнал
«запрос прерывания», если есть устройство, требующее обследования по
которому МП переходит в режим обработки прерывания в такте Т1
следующего машинного цикла:
28
Л. 6. ПРЕДСТАВЛЕНИЕ ИНФОРМАЦИИ В
МИКРОПРОЦЕССОРНЫХ СИСТЕМАХ И МАШИННАЯ
АРИФМЕТИКА
29
A(N)=±[ am-1Nm-1+am-2Nm-2+... +a1N1+a0N0+ a-1N-1+... +a-lN-l ], (1)
где т и l — число разрядов соответственно целой и дробной частей
числа, Ni- вес i-го разряда. Следует заметить, что в записи вида (1) основание
N может быть разным для различных разрядов, например, запись угловых
величин в градусах, минутах и секундах или запись величин,
характеризующих время. Такие системы называются неоднородными, в
отличии от однородных систем с равными основаниями для всех разрядов. В
настоящее время в вычислительных машинах используются только
однородные системы счисления.
Основание N позиционной системы счисления определяет и ее
название. Так, например, общепринятая десятичная система счисления имеет
основание N=10. Любое число в этой системе записывается с помощью
различных цифр:
ak=0,1,2,3,4,5,6,7,8,9
В качестве основания можно выбирать любое другое число. Такими
числами, а следовательно и основаниями, могу быть: два, три, четыре, пять и
т.д.
Исторически так сложилось, что именно десятичная система оказалась
общепринятой и широко применяемой при ручном счете и в электромехани-
ческих вычислительных устройствах, Однако с точки зрения простоты конст-
руктивного выполнения отдельных устройств для ЭВМ оказываются
удобными также другие системы счисления с основаниями два -двоичная,
восемь - восьмеричная и шестнадцать — шестнадцатиричная.
31
Пример 2. Преобразование вещественного двоичного числа 101.011 в
десятичное:
33
Изложенная процедура применима к преобразованию целых (или
целой части) десятичных чисел в двоичные. Для дробных чисел (или
дробных частей вещественных чисел) требуется отдельная, хотя и похожая,
процедура. Если преобразовать выполнено отдельно для целой и дробной
частей числа, то результат получают путем записи двоичных эквивалентов
этих частей соответственно слева и справа от двоичной точки.
Процедуру преобразования десятичной дроби в двоичную рассмотрим
на примере преобразования числа 0.375.
1. Преобразование осуществляется умножением дроби на основание
системы счисления, в которой дробь должна быть представлена. В данном
случае умножаем на 2: 2 х 0.375 = 0.75.
2. Если результат умножения меньше 1, то старшему значащему
разряду присваивается значение 0; если больше 1, то присваивается 1.
Поскольку 0.75 < 1, то СЗР = 0.
3. Результат предыдущей операции умножения опять умножается на 2.
Заметим, что если бы результат предыдущей операции умножения был
больше 1, то в данной операции умножения участвовала лишь его дробная
часть. В данном случае 2 х 0.75 = 1.5.
4. Если полученный результат меньше 1, то следующему по
значимости (ближайшему справа) разряду присваивается значение 0; если
равен или больше 1, то присваивается 1. В рассматриваемом примере 1.5 > 1,
поэтому значение разряда 2 равно 1.
5 Шаги описанной процедуры повторяются до тех пор, пока либо
результат умножения не будет точно равен 1, либо не будет достигнута
требуемая точность. В данном случае после выполнения очередного шага
результат равен (2 х 0.5=1.0). Поэтому очередному разряду, являющемуся
младшим значащим разрядом, присваивается значение 1.
Следовательно, получена двоичная дробь 0.011.
Следует отметить, что не всегда путем повторения операций
умножения можно достичь результата умножения, точно равного 1. В таком
случае процесс повторения останавливают по достижении необходимой
точности, а целую часть результата последней операции умножения
используют в качестве значения младшего значащего разряда.
Рассмотрим еще два примера преобразования десятичных дробей в
двоичные.
Пример 1. Преобразование десятичного числа 0.3437510 в двоичное:
Умножение Результат в целочисленной форме
2 х 0.34375 = 0.6875 0 (СЗР)
2x0.6875= 1.375 1
2 х 0.375 = 0.75 0
2 × 0,75 = 1,5 1
2 × 0,5 = 1,0 1
2×0=0 0 (МЗР)
Результат: 0,010112.
34
Пример 2. Преобразование десятичного числа 0,310 в двоичное:
Результат в
Умножение
целочисленной форме
2 × 0,3 = 0,6 0
2 × 0,6 = 1,2 1
2 × 0,2 = 0,4 0
2 × 0,4 = 0,8 0
2 × 0,8 = 1,6 1
2 × 0,6 = 1,2 1
2 × 0,2 = 0,4 0
2 × 0,4 = 0,8 0
2 × 0,8 = 1,6 1
2 × 0,6 = 1,2 1
2 × 0,2 = 0,4 0
0,015625 0,078125
0,125 0,25
1 2,0
8 56,0
64 64,0
512 512,0
634,328125
Результат: 1172.258 = 634.32812510.
Пример. Представить в десятичной системе шестнадцатеричное число
27А.5416:
37
162 161 160 ⋅ 16-1 16-2
2 7 А ⋅ 5 4
0,00390625 0,015625
0,0625 0,3125
1 10,0
16 112,0
256 512,0
634,328125
Результат: 27А.5416 = 634.32812510.
Описанная процедура в действительности весьма проста. Что же
касается дробной части, то на примере двоичных дробей можно было
убедиться, что число может оказаться весьма длинным. Поэтому часто
приходиться прибегать к округлению.
Рассмотрим теперь преобразование десятичных чисел в восьмеричные
и шестнадцатеричные. Можно воспользоваться процедурой, подобной той, с
помощью которой осуществлялось преобразование десятичных чисел в
двоичные, поскольку она в определённом смысле универсальна. Для
преобразования десятичного числа в восьмеричное или шестнадцатеричное
вместо деления (умножения для дробей) исходного числа на 2 необходимо
выполнить деление (умножение) на 8 или 16. Остатки (целые части
произведений) используются для формирования результата.
Ниже приводятся два примера преобразования десятичного числа в
восьмеричное и шестнадцатеричное. Процедуры обработки целой и дробной
частей десятичного числа отличаются друг от друга и выполняются порознь.
Результаты объединятся при формировании восьмеричного или
шестнадцатеричного эквивалентов.
Пример 1. Преобразовать десятичное число 634.32812510 в
восьмеричное:
Преобразование целой части Преобразование дробной части
Шаг Деление Частное Остаток Умножение Произведение
(целая часть)
1 634/8 79 2 (МЗР) 8 × 0,328125 = 2,625 2 (СЭР)
2 79/8 9 7 8 × 0,625 = 5,0 5 (МЗР)
3 9/8 1 1
4 1/8 0 1 (СЭР)
Результат: 63410 = 11728 0,32812510 = 0,258
Общий результат: 634,32812510 = 1172,258
39
двоичному эквиваленту следует приписать слева 0 (бит положительного
знака), а именно 0001 1100. Если же десятичное число отрицательное (-28),
то требуется добавить 1 (бит отрицательного знака): 1001 1100.
Бит знака, равный нулю для положительных чисел и единице для
отрицательных, используется и при записи двоичных чисел в обратном коде
(в виде так называемого дополнения до 1). Обратный код двоичного
отрицательного числа формируется заменой всех нулей числа на единицы, а
всех единиц – на нули. Это же выполняется и для самого старшего разряда
поля представления числа. Поскольку этот разряд «не занят» битами
величины числа, то в исходном состоянии там нуль, а по завершении
формирования обратного кода отрицательного числа - единица,
выполняющая роль кода знака.
Правило формирования обратного кода простое, однако работа с
обратными кодами вызывает ряд затруднений. Так, нулевой результат может
быть представлен комбинацией или двоичных нулей, или двоичных единиц.
Приведём пример записи отрицательного числа в обратном коде:
десятичному числу -28 соответствует двоичная запись 1110 0011. (Сравните с
двоичным числом, являющимся эквивалентом десятичного числа +28.)
В микро-ЭВМ широко используется представление отрицательных
чисел в дополнительном коде (в виде так называемого дополнения до 2). При
таком представлении исчезает двусмысленность представления нулевого
результата, присущая записи в обратном коде. Формирование
дополнительного кода, или сокращенно дополнения, состоит из двух
операций: получения обратного кода и добавления единицы. Как следует из
табл.3, это позволяет, например, посредством 8 бит представить в двоичной
форме десятичные числа от -128 до + 127, включая 0. В таблице показаны два
типичных для микропроцессоров способа использования двоичных кодов:
как двоичных чисел со знаком, так и без знака. Левый столбец содержит
двоичные числа (двоичные коды) от 0000 0000 до 1111 1111, правый столбец
- их десятичные эквиваленты от 0 до 255, полученные в предположении, что
рассматриваются числа без знака.
б) Вычисление разности
Десятичная Двоичная
арифметика арифметика
58 0011 1010 Число 5810
— +
23 1110 1001 Дополнительный код числа 2310
35 1 0010 0011 Разность 3510
Единица переноса, отбрасываемая в случае положительного результата.
Десятичная Двоичная
арифметика арифметика
26 0001 1010 Число 2610
42
— +
34 1101 1110 Дополнительный код числа 3410
Разность в форме дополнения (поскольку в
-08 1111 1000
старшем разряде 1
43
10. Двоично-десятичные числа
С целью удобства преобразования чистые двоичные числа
представляются десятичными либо шестнадцатеричными. Однако двоично-
десятичное преобразование — операция не простая. В калькуляторах,
магистралях и числовых приборах, когда на доступных пользователю
выходах и входах широко распространены десятичные числа, для их
представления используют специальный двоично-десятичный код (ДДК). В
табл. 4 приведено несколько десятичных чисел и соответствующих им
двоично-десятичных эквивалентов (система 8421). Этим определяются веса
позиций каждого из четырех бит ДДК (используют другие ДДК, например
5421 и плюс 3).
Таблица 4. Двоично-десятичный код 8421
Десятичные числа Двоично-десятичные
числа 8421
0 0000
1 0001
2 0010
3 0011
4 0100
5 0101
6 0110
7 0111
8 1000
9 1001
Запишем десятичное число 3691 в ДДК 8421. Каждая десятичная цифра
преобразуется прямо в свой двоично-десятичный эквивалент из 4 бит, и
преобразования дают 369110 = 0011 0110 1001 0001ДДК:
Десятичное число 3 6 9 1
Двоично-десятичное 0011 0110 1001 0001
число
Преобразуем теперь двоично-десятичное число 1000 0000 0111 0010 в
его десятичный эквивалент. Каждая группа из 4 бит прямо преобразуется в ее
десятичный эквивалент, и тогда получаем 1000 0000 0111 0010ддк = 807210:
Двоично-десятичное число 1000 0000 0111 0010
Десятичное число 8 0 7 2
Микропроцессоры складывают чистые двоичные числа, но они
обладают, однако, командами для преобразования результата своих
сложений в двоично-десятичную запись. Полученные двоично-десятичные
числа легко затем представить в десятичной записи, используя выше
описанные простые процедуры.
44
11. Двоичное умножение
Двоичное и десятичное умножение, так же, как и двоичное и
десятичное сложение или вычитание, во многом похожи. Умножение – это
быстрый способ сложения нескольких одинаковых чисел. Например,
умножение 7 на 5 сводится к сложению пяти одинаковых чисел, каждое из
которых равно 7.
При умножении одного числа на другое одно из чисел называется
множимым, другое – множителем. Умножение выполняется поразрядно.
Часто возникает необходимость переноса в следующий по старшинству
разряд. Перемножая десятичные числа, мы обычно «решаем в уме»
возникающие при этом проблемы переноса. По завершении умножения
множимого на значение младшего разряда множителя получается первое
частичное произведение. В результате умножения множимого на значение
следующего по старшинству разряда множителя формируется второе
частичное произведение. Подобная процедура повторяется с целью
получения всех необходимых частичных произведений. Поскольку каждое
очередное частичное произведение – результат перемножения множимого и
разряда множителя, значимость которого в 10 раз больше значимости
разряда, использованного в предыдущей операции умножения, то все цифры
полученного произведения сдвигаются влево на одну десятичную позицию
(разряд). Для получения результирующего произведения смещенные
относительно друг друга частичные произведения складываются.
Возникающие при сложении переносы должны быть учтены при
формировании окончательного результата.
Теперь перейдем к рассмотрению двоичного умножения. Таблица
двоичного умножения чрезвычайно проста: в умножении участвуют цифры,
принимающие только два значения – 0 или 1, в результате умножения
перенос не возникает никогда.
Вычислим произведения 8-разрядных двоичных эквивалентов
десятичных чисел 17 и 12:
45
Прежде всего отметим, что получено восемь частичных произведений,
поскольку множитель состоит из 8 разрядов. Первые два частичных
произведения включают только нули, так как множители - значения первого
и второго разрядов двоичного эквивалента числа 1210-равны 0. Третье
частичное произведение - копия множимого. Разница между ними
заключается лишь в том, что копия сдвинута относительно множимого на два
двоичных разряда влево, поскольку для получения этого частичного
произведения в качестве множителя используется значение третьего разряда.
Четвертое частичное произведение также является копией множимого,
смещенной относительно последнего на три двоичных разряда влево.
Частичное произведение с пятого по восьмое состоит только из нулей, так
как соответствующие множители, участвующие в формировании
произведения, – двоичные нули. Сложение всех частичных произведений в
данном примере не сопровождается переносом, однако возникновение
последнего, вообще говоря, не исключено. Результат занимает 16 позиций.
Значение восьми старших разрядов равно нулю, поэтому запись полученного
произведения можно ограничить восемью младшими значащими разрядами,
которых достаточно для представления числа меньшего по величине, чем
255.
Создан простой способ выполнения двоичного умножения,
получивший название умножения путем сдвига и сложения. Перечислим
основные правила этого способа.
1. Формирование первого частичного произведения. Если значение
младшего значащего разряда множителя равно 0, то и результат равен 0, если
значение этого разряда равно 1, то результат является копией множимого.
2. Правило сдвига. При использовании очередного разряда множителя
для формирования частичного произведения производится сдвиг множимого
на один разряд (позицию) влево.
46
3. Правило сложения. Каждый раз, когда значение разряда множителя
равно 1, к результату необходимо прибавить множимое, расположенное в
позиции, определенной правилом сдвига.
4. Определение результирующего произведения. Искомое
произведение есть результат выполнения всех операций сдвига и сложения.
Рассмотренный выше пример подтверждает сформулированные
правила умножения путем сдвига и сложения. При использовании первого
(младшего значащего) разряда множителя множимое не смещается, а
поскольку значение этого разряда равно 0, то первое частичное произведение
равно 0. Следовательно, равно 0 и текущее значение результата. При
использовании второго разряда со значением, равным 0, множимое
сдвигается на один разряд влево, но сложение, как и в предыдущем случае,
не выполняется. Значение третьего разряда множителя равно 1, поэтому
множимое сначала сдвигается еще на один разряд влево, а затем добавляется
в качестве слагаемого к текущему значению результата. При использовании
четвертого разряда, значение которого равно 1, осуществляется сдвиг
множимого на один разряд влево по сравнению с его позицией после
операции с третьим разрядом. Затем множимое добавляется к текущему
значению результата. Поскольку остальные разряды множителя (с пятого по
восьмой) содержат нули, никаких добавлений к текущему значению
результата больше не происходит.
Применительно к рассмотренному примеру умножения 1710 на 1210
правила сдвига и сложения можно продемонстрировать в более компактной
форме, а именно:
47
Процедура деления несколько сложнее процедуры умножения.
Рассмотрим, например, деление числа 20410 на число 1210, пользуясь
правилами десятичной и двоичной арифметик:
48
Теперь можно приступить к собственно делению. Как и в случае выше
рассмотренного так называемого длинного двоичного деления, необходимо
определить, сколько раз делитель укладывается в числе, образованном
соответствующим количеством старших значащих битов делимого.
Конечно, микропроцессор не может строить догадок относительно
того, сколько раз делитель укладывается в указанном числе. В
действительности микропроцессор начинает вычитать делитель из этого
числа. Если делитель не будет укладываться в упомянутой части делимого,
всегда .можно вернуть вычтенные биты обратно делимому. О том, что
делитель не укладывается, свидетельствует появление отрицательного
результата вычитания (бит знака разности равен 1).
Предпримем попытку выполнить вычитание первый раз:
49
Результат этого вычитания содержит 1 в позиции знака, т. е. получено
отрицательное число. Следовательно, делитель не укладывается в
соответствующем числе. Поэтому прежде всего во вторую (по старшинству)
позицию поля представления частного следует записать 0. Кроме того,
поскольку вычитание не состоялось, необходимо вернуть биты делителя
обратно первому результату:
50
После исправления допущенной «ошибки» необходимо выполнить
очередной сдвиг:
53
12' Еще двоичное деление (скомпоновать с предыдущим)
35 : 5
32 16 8 4 2 1
1 0 0 0 1 1 - 352
1 0 1 - 52
Х Х Х Х - результат
↓бит переноса
(0) 1 0 0 0 1 1 число 35
+
1 0 1 1 0 0 0 -5
1 1 1 1 0 1 1 результат первого вычитания <0 =>
+ частное 0ХХХ
0 1 0 1 0 0 0 возвращаем 5
отбр.
(1) 0 1 0 0 0 1 1 восстановленное делимое
<
1 0 0 0 1 1 0 1 сдвиг
+
1 0 1 1 0 0 0 -5
отбр. (1) 0 0 1 1 1 1 результат второго вычитания >0 =>
< частное 01ХХ
0 1 1 1 1 2 сдвиг
+
1 0 1 1 -5
отбр. (1) 0 0 1 0 1 результат третьего вычитания >0 =>
< частное 011Х
0 1 0 1 3 сдвиг
+
1 0 1 1 -5
отбр. (1) 0 0 0 0 результат четвертого вычитания >0 =>
< частное: 0111 - 710
54
Пример выполнения двоичного «длинного» деления:
1 1 0 0 1 1 0 0 1 1 0 0
−
1 1 0 0 1 0 0 0 1
0 1 1 0 0
−
1 1 0 0
0
55
Результа
Двоичная
Комментарии т
арифметика
(частное)
01001010 37н ????
+
10110000 (-5)н – пробуем выполнить первое вычитание
результат <0, следовательно, первая цифра 0???
11111010
частного – 0
+
01010000 +5н – восстанавливаем делимое, поскольку 1е
вычитание неудачно
01001010 восстановленное делимое
10010100 сдвиг делимого влево
+
10110000 (-5)н – пробуем выполнить вычитание
результат >0, следовательно, 2-я цифра частного 01??
01000100
–1
10001000 сдвиг влево
+
10110000 (-5)н – третье вычитание
результат >0, следовательно, 3-я цифра частного 011?
00111000
–1
01110000 сдвиг остатка влево
+
10110000 (-5)н – четвертое вычитание
результат >0, следовательно, 4-я цифра частного 0111
00100000
–1
56
Схема алгоритма деления положительных чисел a и b.
60
Л.7 Составление блок-схем алгоритмов
61
Рис. 2. БСА функционирования системы.
63
Л.8.1. INTERFACE Организация интерфейса в МПС.
Рис.1
Таблица 1.
Вывод Обозначение Тип выв Функц. назначение
1 STB вх Стробирующий сигнал состояния
2 HLDA вх Подтверждение захвата
3 TR вх Выдача информации
4 RC вх Прием информации
5,7,9,11,13,16,18,20 DB[4,7,3,2,0,1,5,6] вх/вых Канал даннах системы
6,8,10,12,15,17,19,21 D[4,7,3,2,0,1,5,6] вх/вых Канал данных МП
14 GND - Общий
22 BUSEN вх Управление передачей данных и
выдачей сигналов
23 INT A вых Подтвержд-е запроса прерывания
24 RD вых Чтение из памяти
25 RD I/O вых Чтение из УВ/В
26 WR вых Запись в память
27 WR I/O вых Запись в УВ/В
28 Ucc - Напряжение питания +5В
67
11 Ф1 Сигнал высокого уровня длительностью 2 периода колебаний
задающего генератора для управления МОП-входами
10 Ф2 Вторая фаза – выходной сигнал высокого уровня длительностью в 5
периода колебаний задающего ген-ра для управления МОП-входами
5 SYNC Синхронизация – вход тактовой последовательности
4 RDY Выход готовности – выходной сигнал, формируемый микросхемой для
управления МПС
1 RES Выход сброса
7 STB Выходной импульс строба состояния низкого уровня длительностью 1
период колебаний задающего генератора
6 CLC То же, что Ф2, но ТТЛ-уровня
12 OSC Выход генератора гармонических сигналов (задающего)
13 TANK Вход для подключения внешней времязадающей цепи
14,15 X1,X2 Вход для подключения кварцевого резонатора
3 RDN Вход готовности – входной сигнал, инициирующий формирование
сигнала готовности системы
2 RESN Вход сброса – сигнал, инициирующий формирование сигнала «сброса»
68
Л. 9.1. Интерфейс микропроцессора с подсистемами
памяти.
69
+Uип Uа
PЛ
R1 R2
0
Up
VT1 VT2 зп 0
Uоп Uоп зп 1
Up
(1,5 В) 2 2
хр. сч. сч. сч. хр.
1 1
iсч
АЛ Uа
70
Л.9.1. стр 3-10
На таких ячейках собраны все микросхемы 155 серии ( К 155 РУ…)
Триггеры могут выполняться на n - МОП или р – МОП транзисторах
(например, 537 серия), в этом случае ток потребления в режиме хранения
может быть снижен (0,001 ÷ 5 мА).
Динамические ОЗУ.
На рисунке 2 приведена схема динамической ЯП на n - МОП
транзисторах. В ней используется недостаток полевого транзистора –
емкость между истоком и затвором.
71
Типы ПЗУ.
1. Масочные ПЗУ.
Информация в масочные ПЗУ записывается при изготовлении ПЗУ на
заводе в соответствии с фотошаблоном коммутации. Этот фотошаблон
выполняется в соответствии с пожеланиями заказчика по картам заказа. В
накопителях масочного ПЗУ используются, как правило, диоды или
транзисторы, подключенные соответствующим образом к строкам и
столбцам накопителя (см. рис.)
72
Особенностью таких м/схем является то, что испарившийся металл
оседает туда же, где он был испарен, поэтому имеют место случаи
восстановления перемычек. Для фиксирования этого предусмотрена
электротермотрепировка, которая проводится в течение 168 часов при
повышенной температуре в определенном режиме (обычно – чтении всех
ячеек). После этого осуществляется контроль записанной информации. Если
в процессе контроля обнаружены восстановившиеся перемычки, допускается
повторное программирование. Если ошибка обнаруживается повторно –
бракуется. Типичный представитель – КР 556 РТ…
73
Конструкция транзистора предусматривает возможность подачи на его
затвор высокого напряжения. Если такое напряжение подано, транзистор
сохраняет низкое сопротивление. Транзистор может быть выведен из этого
состояния путем воздействия на него интенсивного УФ излучения порядка
1000 Ангестемм. Время хранения информации составляет сотни тысяч часов
(К 537 РФ).
74
Структура микросхемы статической памяти.
75
Микросхемы памяти статического ОЗУ содержит:
1. Накопитель НК запомин. элементов;
2. Дешифратор строки ДШх;
3. Дешифратор столбца ДШу;
4. устройство управления УУ;
5. Усилителями записи и считывания.
УУ задает режим работу ЗУ в соответствии с комбинацией сигналов СS
и R/WR.
CS=1 соответствует не выбранному устройству. При этом блокируется
прием информации со входа DI, а выход D0 переводится в состояние с
высоким сопротивлением. Подача сигнала СS = 0 определяет выбор
микросхемы для записи или считывания.
Информация со входа DI записывается в адресованную ячейку при
сигнале R/W = 0, считывается и направляется на выходе DO по сигналу R/W
= 1.
Сигнал СS играет роль синхросигнала, определяющего начало записи
или считывания информации. К моменту разрешающего значения этого
сигнала должны быть сформированы требуемые значения остальных
сигналов (А, DI, DO, R/W).
Динамические ОЗУ.
При построении микросхем ОЗУ с большой емкостью используют
динамические запоминающие элементы. Из-за ограничения по числу
выводов применяется передача адресной информации по частям: сначала -
адрес строки, потом – адрес столбца ЭЗ. Адреса строк и столбцов подаются
по одним и тем же выводам микросхемы в два приема.
76
Режимы работы микросхемы задаются комбинацией сигналов RAS,
CAS, R/WR. Поступление по ША кода строки фиксируется в регистре адреса
РгА по разрешающему значению сигнала RAS = 0 (Row Adress Strobe). При
этом дешифратором строки ДШ стр. обеспечивается выбор строки
накопителя. При отсутствии сигнала САS (Column Adress Strobe)
производится регенерация информации всей строки. Она представляет
передачу информации из всех ЭЗ строк в блок усилителей и последующую
запись её обратно в строку. Для обращения к определенному ЗЭ нужно на
адресной шине сформировать адрес столбца. Этот код по сигналу САS = 0
обеспечит выбор одного из усилителей.
Режим записи или считывания будет определяться сигналом R/WR,
который присутствует к моменту формирования сигнала САS = 0. Если
R/WR = 1, будет считываться информация из адресного ЗЭ на выход DO. При
R/WR = 0 будет произведена запись информации в ЗЭ.
Для регенерации системы динамической памяти используется один из
двух способов:
1. Асинхронный. Память имеет собственную аппаратную часть
(контроллер), которая поочередно адресуется к строкам памяти. Контролер
регенерации предназначен для разрешения конфликтов регенерации и
обращения к памяти.
77
2. Синхронный. Для регенерации выбраны те циклы, в которых
процессор не обращается к памяти. Контролер содержит комбинационную
схему планировщика регенерации, анализирующего состояние счетчика
регенерации и слова состояния МП.
78
Л9.2 стр 11 -15
Группирование микросхем памяти.
79
Для увеличения объема памяти свыше объема непосредственно
адресуемой, можно использовать принцип страничной организации памяти.
В этом случае прямо адресуемая память рассматривается как одна страница.
80
Пример построения модуля памяти.
Для построения модуля памяти с объемом ПЗУ и ОЗУ по 2 килобайта
применим ве микросхемы:
К573РФ5 – ПЗУ 2к x 8
К537РУ10 – ОЗУ 2к x 8
Причем младшие адреса закрепим за ПЗУ, а старшие – за ОЗУ. Это
объясняется тем, что после включения питания или системного сброса
процессор общается за командой к ячейке памяти с нулевым адресом.
Поэтому эта память должна быть энергонезависимимой.
Чтение из памяти
1) МП помещает на адресные линии информацию о требуемом адресе.
2) МП вырабатывает сигнал MEMR( чтении памяти)
3) Содержимое адресованное ячейки памяти поступает на внешнее
выводы кристалла памяти.
4) МП в очередном такте принимает эти данные и приступает к их
обработке.
Запись в память
1) МП помещает на адресные линии информацию о требуемом адресе, а
на линии данных – информацию, передаваемую на хранение.
2) МП вырабатывает сигнал MEMW( запись в память)
3) Данные записывается в адресованную ячейку памяти.
82
Л.8.3 Интерфейс микропроцессора с внешними
устройствами.
Интерфейс Centronixs
Основные характеристики:
Скорость передачи данных: 1000 симв/сек
Синхронизация: внешним импульсов строба
Ответ: сигналом BUSY (занято) или ACK (подтверждение)
Логические уровни: ТТЛ-совместимые.
Протокол обмена весьма просто. Передатчик (РС) выставляет данные и
выдает стробирущий сигнал, по которому выставленные данные
захлопываются буфером приемника (принтера). Одновременно приемник
выставляет сигнал BUSY (занят). По окончании обработки выдается
короткий сигнал подтверждения ACK и сбрасывается сигнал BUSY.
83
Назначение выводов на разъеме РС
Направление
контакт
Сигнал (по отн. к Описание
(25-pin)
РС)
1 DSTB выход Сигнал строба данных
2…9 D0…D7 выход Данные
10 ACK вход Подтверждение (отклик на DSTB)
11 BUSY вход Занят
12 PE вход Отсутствие бумаги
13 SLCT вход Select – выбор устройства (сообщение о
готовности “Select” mode)
14 AUTOLF выход Автоматический перевод строки и
возврат каретки
15 ERROR вход Сообщение об ошибке принтера
16 INIT выход Инициализация принтера
17 SLCT-IN выход Переводит принтер в выбранное
состояние (Select mode)
18…25 GND − Общий
Интерфейс IEEE-488
§2 Последовательный интерфейс
В отличие от параллельного, последовательный интерфейс для
передачи данных в одну сторону использует только одну сигнальную линию,
по которой информационные биты передаются друг за другом
последовательно.
При асинхронной передаче каждому байту предшествует “старт-бит”,
сигнализирующий приемнику о начале очередной посылки, за которым
следует биты данных и, возможно, бит наритета (контроля четкости).
Завершает посылку “Стоп-бит”, гарантирующий определенную выдержку
между соседними посылками. Старт-бит следующего посланного байта
может посылаться в любой момент после окончания стоп-бита, т.е. между
передачами возможны паузы произвольной длительности. Старт-бит,
имеющий всегда строго определенное значение (лог. 0) обеспечивает
простой механизм синхронизации приемника по сигналу от передатчика.
Внутренний генератор синхронизации приемника использует счетчик-
делитель опорной частоты, обнуляемый в момент приема старт-бита. Этот
счетчик генерирует внутренние стробы, по которым приемник фиксирует
последующие принимаемый биты.
85
Для асинхронного режима принят ряд стандартных скоростей
обмена: 50, 75, 110, 150, 300, 600, 1200, 2400, 4800, 9600, 19200, 38400, 57600
и 115200 бит с .
Количество бит данных в посылке может составлять 5. 6, 7 или 8
(5 и 6 – редко). Количество стоп-битов может быть 1, 1.5, 2 (1.5 бита
подразумевает только длительность стопового интервала).
Асинхронный режим в PC реализуется с помощью COM-порта с
использованием протокола RS-232C.
Синхронный режим передачи предполагает постоянную
активность канала связи. Посылка начинается с синхробайта, за которым
вплотную следует поток информационных бит. Если у передатчика нет
данных для передачи, он заполняет паузу непрерывной посылкой байтов
синхронизации. Очевидно, что при передаче больших массивов данных
накладные расходы на синхронизацию в данном режиме обмена будут ниже,
чем в асинхронном. Однако в синхронном режиме необходима внешняя
синхронизация приемника с передатчиком, поскольку даже малое
отклонение частот приведет к быстро накапливающейся ошибке и
искажению принимаемых данных. Внешняя синхронизация возможна либо с
помощью отдельной линии для передачи сигнала синхронизации, либо с
использованием самосинхронизирующего кодирования данных (например,
манчестерский код или NRZ), при котором на приемной стороне из приня-
того сигнала могут быть выделены и импульсы синхронизации. В любом
случае синхронный режим требует либо дорогих линий связи, либо дорогого
оконечного оборудования (а может, и того и другого).
Последовательный интерфейс на физическом уровне может иметь
различные реализации, различающиеся способами передачи электрических
сигналов. Существует ряд родственных международных стандартов: RS-
232C, RS-423A, RS-422A и RS-485. На рис. 9.11 приведены схемы
соединения приемников и передатчиков и показаны их ограничения на длину
линии (L) и максимальную скорость передачи данных (V).
86
Рис. 9.11. Стандарты последовательного интерфейса
Интерфейс RS-232C.
Используемые сокращения:
Русский вариант Английский вариант
аббр. Расшифровка аббр. Расшифровка
Оконечное оборудование
ООД данных(аппаратура, Data Terminal Equipment
принимающая данные) (компьютер, принтер,
DTE
Аппаратура передачи данных плоттер, вольтметр,
АПД (Аппаратура, передающая котроллер )
данные)
87
Data Communication
АКД Аппаратура канала данных DCE
Equipment (модем)
Электрический интерфейс
90
Полный нуль – модемный кабель Минимальный Z-модем
92
Рис. 9.19. Кабель подключения принтера с протоколом RTS-CTS
94
Л.8.4. Учёт особенностей линий передачи. Интерфейс
«Токовая петля».
По мере того, как растёт длина линии, соединяющий передатчик и
приёмник, а также с ростом частоты передачи, кабель линии связи можно
рассматривать только как длинную линию и представить моделью
показанной на рисунке 1/
95
Различия в напряжениях уровня земли на передающих и приёмных
концах может вызвать ошибки при детектировании логического уровня
сигнала на приемном конце.
Эта проблема решается путём заземления возвратного провода в
одной точки гальванической развязкой приёмника и передатчика.
97
Л. 10.1. Элементы МПС.
98
CS DIR Режим
0 1 передача в направлении А→В
0 0 передача в направлении В→А
1 x третье(высокоимпедансное состояние)
x – безразличное состояние
99
Подключение периферийного оборудования осуществляется через
три 8-битных порта А,В и С; интерфейс с МПС осуществляется с помощью
14 линий:
D0…D7 –шина данных;
А0…А1 – адреса выбора порта;
CS - выборка кристалла (корпуса);
RD - вход считывания информации из р