Intel 8085 – Repertorio de instrucciones

Tipo de Reg. designado Indicadores Byte

Instrucción Operación realizada
instrucción por r o rp afectados s
Lectura / escritura IN puerto (puerto) → A 2
NINGUNO
de periférico OUT puerto A → puerto 2
LDA dir M(dir) → A 3
LHLD dir M(dir) → L NINGUNO 3
M(dir + 1) → H salvo
Lectura
LDAX rp M(rp) → A BC, DE para 1
de memoria
MOV r, M M(HL) → r A, B, C, D, E, F, H, L POP PSW 1
POP rp M(SP) → rpL , M(SP+1) → rpH PSW, BC, DE, HL 1
SP+2 → SP
STA dir A → M(dir) 3
SHLD dir L → M(dir) 3
H → M(dir + 1)
Escritura STAX rp A → M(rp) BC, DE 1
NINGUNO
de memoria MOV M, r r → M(HL) A, B, C, D, E, H, L 1
MVI M, dato8 dato → M(HL) 2
PUSH rp rpH → M(SP-1) , rpL → M(SP-2) PSW, BC, DE, HL 1
SP-2 → SP
MOV r1, r2 r2 → r1 A, B, C, D, E, H, L 1
MVI r, dato8 dato → r A, B, C, D, E, H, L 2
LXI rp, dato16 dato → rp BC, DE, HL, SP 3
Transferencia PCHL HL → PC 1
NINGUNO
de datos SPHL HL → SP 1
XCHG HL ↔ DE 1
XTHL L ↔ M(SP) 1
H ↔ M(SP+1)
ADD M A + M(HL) → A 1
ADD r A + r → A A, B, C, D, E, H, L 1
ADC M A + CY + M(HL) → A 1
ADC r A + CY + r → A A, B, C, D, E, H, L 2
ADI dato8 A + dato → A 2
ACI dato8 A + CY + dato → A 1
Operaciones DAA ABCD → A TODOS 1
aritméticas SUB M A - M(HL) → A 1
SUB r A - r → A A, B, C, D, E, H, L 1
SBB M A - CY - M(HL) → A 1
SBB r A - CY - r → A A, B, C, D, E, H, L 2
SUI dato8 A - dato → A 2
SBI dato8 A - CY - dato → A 1
DAD rp HL + rp → HL BC, DE, HL ,SP CY 1
INR M M(HL) + 1 → M(HL) Z, S, P, AC 1
INR r r +1 → r A, B, C, D, E, H, L Z, S, P, AC 1
Incremento
DCR M M(HL) - 1 → M(HL) Z, S, P, AC 1
y
DCR r r - 1 → r A, B, C, D, E, H, L Z, S, P, AC 1
decremento
INX rp rp + 1 → rp BC, DE, HL, SP ninguno 1
DCX rp rp - 1 → rp BC, DE, HL, SP ninguno 1
JMP/Jxx dir dir → PC 3
CALL/Cxx dir PCH → M(SP-1) , PCL → M(SP-2) 3
SP-2 → SP , dir → PC
Salto RET/Rxx M(SP) → PCL , M(SP+1) → PCH NINGUNO 1
SP+2 → SP
RST vector PCH → M(SP-1) , PCL → M(SP-2) 1
SP-2 → SP , vector*8 → PC
ANA M A · M(HL) → A 1
ANA r A · r → A A, B, C, D, E, H, L Indicadores 1
ORA M A + M(HL) → A puestos a cero: 1
ORA r A + r → A A, B, C, D, E, H, L 1
XRA M A ⊕ M(HL) → A CY 1
XRA r A ⊕ r → A A, B, C, D, E, H, L CY, AC 1
ANI dato8 A · dato → A TODOS CY, AC 2
Funciones
ORI dato8 A + dato → A CY, AC 2
lógicas
XRI dato8 A ⊕ dato → A CY, AC 2
CMP M A - M(HL) 1
CMP r A - r A, B, C, D, E, H, L 1
CPI dato8 A - dato 2
CMA A → A Ninguno 1
CMC (CY) → CY 1
STC 1 → CY CY 1
RLC Rot. IZQUIERDA sin CY (en el bucle) 1
Instrucciones de RAL Rot. IZQUIERDA con CY (en el bucle) 1
CY
rotación RRC Rot. DERECHA sin CY (en el bucle) 1
RAR Rot. DERECHA con CY (en el bucle) 1
EI Habilitación de interrupciones 1
DI Inhabilitación de interrupciones 1
Instrucciones RIM Lectura de la máscara de interrup. 1
NINGUNO
especiales SIM Escritura de la máscara de interrup. 1
NOP No operar 1
HLT Parada del microprocesador 1
 SOFTWARE del 8080A ó del 8085A de INTEL

INST. HEX INST. HEX INST. HEX INST. HEX INST. HEX INST. HEX INST. HEX
ACI CE CMP E BB INR E 1C MOV B,D 42 MOV H,M 66 POP B C1 SBB L 9D
ADC A 8F CMP H BC INR H 24 MOV B,E 43 MOV L,A 6F POP D D1 SBB M 9E
ADC B 88 CMP L BD INR L 2C MOV B,H 44 MOV L,B 68 POP H E1 SBI DE
ADC C 89 CMP M BE INR M 34 MOV B,L 45 MOV L,C 69 POP PSW F1 SHLD 22
ADC D 8A CNC D4 INX B 03 MOV B,M 46 MOV L,D 6A PUSH B C5 SIM 30
ADC E 8B CNZ C4 INX D 13 MOV C,A 4F MOV L,E 6B PUSH D D5 SPHL F9
ADC H 8C CP F4 INX H 23 MOV C,B 48 MOV L,H 6C PUSH H E5 STA 32
ADC L 8D CPE EC INX SP 33 MOV C,C 49 MOV L,L 6D PUSH PSW F5 STAX B 02
ADC M 8E CPI FE JC DA MOV C,D 4A MOV L,M 6E RAL 17 STAX D 12
ADD A 87 CPO E4 JM FA MOV C,E 4B MOV M,A 77 RAR 1F STC 37
ADD B 80 CZ CC JMP C3 MOV C,H 4C MOV M,B 70 RC D8 SUB A 97
ADD C 81 DAA 27 JNC D2 MOV C,L 4D MOV M,C 71 RET C9 SUB B 90
ADD D 82 DAD B 09 JNZ C2 MOV C,M 4E MOV M,D 72 RIM 20 SUB C 91
ADD E 83 DAD D 19 JP F2 MOV D,A 57 MOV M,E 73 RLC 07 SUB D 92
ADD H 84 DAD H 29 JPE EA MOV D,B 50 MOV M,H 74 RM F8 SUB E 93
ADD L 85 DAD SP 39 JPO E2 MOV D,C 51 MOV M,L 75 RNC D0 SUB H 94
ADD M 86 DCR A 3D JZ CA MOV D,D 52 MVI A 3E RNZ C0 SUB L 95
ADI C6 DCR B 05 LDA 3A MOV D,E 53 MVI B 06 RP F0 SUB M 96
ANA A A7 DCR C 0D LDAX B 0A MOV D,H 54 MVI C 0E RPE E8 SUI D6
ANA B A0 DCR D 15 LDAX D 1A MOV D,L 55 MVI D 16 RPO E0 XCHG EB
ANA C A1 DCR E 1D LHLD 2A MOV D,M 56 MVI E 1E RRC 0F XRA A AF
ANA D A2 DCR H 25 LXI B 01 MOV E,A 5F MVI H 26 RST 0 C7 XRA B A8
ANA E A3 DCR L 2D LXI D 11 MOV E,B 58 MVI L 2E RST 1 CF XRA C A9
ANA H A4 DCR M 35 LXI H 21 MOV E,C 59 MVI M 36 RST 2 D7 XRA D AA
ANA L A5 DCX B 0B LXI SP 31 MOV E,D 5A NOP 00 RST 3 DF XRA E AB
ANA M A6 DCX D 1B MOV A,A 7F MOV E,E 5B ORA A B7 RST 4 E7 XRA H AC
ANI E6 DCX H 2B MOV A,B 78 MOV E,H 5C ORA B B0 RST 5 EF XRA L AD
CALL CD DCX SP 3B MOV A,C 79 MOV E,L 5D ORA C B1 RST 6 F7 XRA M AE
CC DC DI F3 MOV A,D 7A MOV E,M 5E ORA D B2 RST 7 FF XRI EE
CM FC EI FB MOV A,E 7B MOV H,A 67 ORA E B3 RZ C8 XTHL E3
CMA 2F HLT 76 MOV A,H 7C MOV H,B 60 ORA H B4 SBB A 9F
CMC 3F IN DB MOV A,L 7D MOV H,C 61 ORA L B5 SBB B 98
CMP A BF INR A 3C MOV A,M 7E MOV H,D 62 ORA M B6 SBB C 99
CMP B B8 INR B 04 MOV B,A 47 MOV H,E 63 ORI F6 SBB D 9A
CMP C B9 INR C 0C MOV B,B 40 MOV H,H 64 OUT D3 SBB E 9B
CMP D BA INR D 14 MOV B,C 41 MOV H,L 65 PCHL E9 SBB H 9C

Parámetros para especificar Parámetros para especificar Parámetros que identifican las
registros y posiciones de parejas de registros y SP condiciones de bifurcación
memoria con direccionamiento (todos de 16 bits)
indirecto con registros HL

r, rs, rd DDD ó SSS rp RP Condición ( X X ) CCC

A 111 B–C 00 NZ no cero ( Z = 0 ) 000
B 000 D–E 01 Z cero ( Z = 1 ) 001
C 001 H–L 10 NC no acarreo ( CY = 0 ) 010
D 010 SP 11 C acarreo ( CY = 1 ) 011
E 011 PO paridad impar ( P = 0 ) 100
H 100 PE paridad par ( P = 1 ) 101
L 101 Nota: El código 11 en P positivo ( S = 0 ) 110
M(HL) 110 las instrucciones PUSH M negativo ( S = 1 ) 111
y POP
representa a PSW
Interrupciones
Dir. De RSI
Nombre Prior. Tipo Activación
asociada
No enmascarable Prefijada Flanco de subida y
TRAP 1 mantener alto hasta
(siempre se atiende) (24H) muestreo
Prefijada

mediante EI, DI (actúan sobre el flip flop INTE)

RST7.5 Flanco de subida (dentro
2 Enmascarable (3CH)

Se puede habilitar o inhabilitar en grupo

lleva un flip flop)

Con SIM
Prefijada
RST6.5
3 Enmascarable (34H) Nivel alto hasta muestreo

Prefijada
RST5.5
4 Enmascarable (2CH) Nivel alto hasta muestreo

Vectorizada (la
CPU busca en el
INTR 5 Enmascarable bus de datos el Nivel alto hasta muestreo
código de RST n o
CALL dir)

SIM / RIM
SIM
SOD SOE R 7.5 MSE M 7.5 M 6.5 M 5.5
Salida serie
0→Desenmascarada
1→Habilita la salida serie 1→Enmascarada
1→Resetea el biestable de RST 7.5
Mask Set Enable
1→ Habilita las máscaras

RIM
SID I 7.5 I 6.5 I 5.5 IE M 7.5 M 6.5 M 5.5
Entrada serie
1 → Interrupción pendiente Estado de las máscaras
0→Desenmascarada
1→Enmascarada
Estado de INTE

ALECOP
Conector del bus de expansión
PATA SIGNIFICADO PATA SIGNIFICADO
1 D7 26 A4
2 D6 27 A3
3 D5 28 A2
4 D4 29 A1
5 D3 30 A0
6 D2 31 WR
7 D1 32 RD
8 D0 33 GND
9 GND 34 GND
10 GND 35 NO CONECT.
11 NO CONECT. 36 NO CONECT.
12 NO CONECT. 37 NO CONECT.
13 GND 38 NO CONECT.
14 GND 39 GND
15 A15 40 GND
16 A14 41 CLOCK
17 A13 42 RST OUT
18 A12 43 ALE
19 A11 44 IO/M
20 A10 45 S1
21 A9 46 S0
22 A8 47 INTR
23 A7 48 INTA
24 A6 49 RST 6.5
25 A5 50 READY