Вы находитесь на странице: 1из 9

62 компоненты ПЛИС

Особенности архитектуры
нового поколения ПЛИС FPGA
фирмы Xilinx серии Spartan-6

В предыдущем номере журнала была представлена новая серия ПЛИС


с архитектурой FPGA фирмы Xilinx — Virtex-6 [1], элементы которой се-
годня обладают максимальной производительностью, а также наиболее
широким спектром функциональных возможностей, отличаясь при этом
низкой потребляемой мощностью. Одновременно с выпуском кристаллов
Валерий Зотов семейств Virtex-6 LXT и Virtex-6 SXT начато производство еще одной пер-
walerry@km.ru спективной серии ПЛИС — Spartan-6.

К
ак и ПЛИС предыдущего поколе- нее, использованием логических и специа- вейерной организации обработки данных
ния, представленного семействами лизированных ресурсов, как реализованных в проектируемых устройствах, и тем самым
Spartan-3, Spartan-3E, Spartan-3A, в элементах предыдущего поколения Virtex, добиться повышения производительности
Spartan-3AN и Spartan-3A DSP [2–8], крис- так и применяемых только в кристаллах но- разрабатываемых систем.
таллы с архитектурой FPGA серии Spartan-6 вых семейств серии Virtex-6 [1]. Таким об- • Новая инфраструктура распределения так-
предназначены, прежде всего, для всесторон- разом, в ПЛИС серии Spartan-6 эффективно товых сигналов, обеспечивающая миними-
него использования в составе серийно выпус- сочетаются специализированные аппаратные  зацию задержек и расхождения фронтов
каемой аппаратуры различного назначения. модули и архитектурные решения, исполь- тактовых сигналов, возникающих при рас-
В частности, ПЛИС данной серии целесооб- зуемые в кристаллах семейств Virtex-5 LX, пространении этих сигналов внутри крис-
разно использовать для реализации контрол- Virtex-5 LXT, Virtex-5 SXT, Virtex-5 FXT, таллов.
леров высокоскоростных интерфейсов, вы- Virtex-5 TXT и Virtex-6 LXT, Virtex-6 SXT. • Внедрение блоков управления синхрониза-
сокопроизводительных устройств цифровой Кристаллы новой серии Spartan-6 характе- цией Clock Management Tile (CMT), сочета-
обработки сигналов (ЦОС), встраиваемых ризуются следующими особенностями: ющих в себе преимущества цифровых мо-
микропроцессорных систем, выполняемых • Практически двукратное снижение уровня дулей Digital Clock Manager (DCM) и ана-
на базе конфигурируемых 32-разрядных общей потребляемой мощности по сравне- логовых модулей фазовой автоподстройки
ядер семейства MicroBlaze [9–12], устройств нию с кристаллами предыдущего поколе- частоты Phase-Locked-Loop (PLL).
автомобильной электроники, систем видео- ния серии Spartan за счет внедрения новых • Более чем четырехкратное увеличение ко-
наблюдения. Оптимальное соотношение сто- технологических решений, включающих личества модулей двухпортовой блочной
имости и функциональных возможностей в себя, в частности, использование новых памяти Block RAM емкостью 18 кбит, кото-
кристаллов данной серии позволяет приме- транзисторов различных типов, сокраще- рые могут конфигурироваться в виде двух
нять их в качестве эффективной замены спе- ние их размеров, применение диэлектрика независимых блоков емкостью 9 кбит.
циализированных интегральных схем ASIC с низким значением диэлектрической по- • Применение новой модификации аппарат-
(application-specific IC). стоянной (Low-K), снижение напряжения ных секций цифровой обработки сигналов
Настоящая статья знакомит читателей питания ядра кристаллов до 1,2 В, а также DSP48A1, отличающейся возможностью
с особенностями архитектуры и основными поддержки энергосберегающих режимов работы на частотах до 250 МГц, низким
характеристиками ПЛИС, входящими в со- работы. энергопотреблением и расширенными
став серии Spartan-6. Кроме того, в данной • Наличие вариантов ПЛИС (семейства функциональными возможностями, ко-
публикации приводится краткий обзор ап- Spartan-6 LX с классом быстродействия — торые позволяют добиться дальнейшего
паратных средств, которые предназначены 1L) с пониженным энергопотреблением, повышения производительности разраба-
для отладки проектов, разрабатываемых в которых значение напряжения питания тываемых устройств ЦОС.
на основе кристаллов этой серии. ядра кристаллов составляет 1 В.  • Использование последовательных вы-
• Использование в составе архитектуры сокоскоростных приемопередатчиков
Общая характеристика кристаллов конфигурируемых логических RocketIO типа GTP, поддерживающих
и особенности кристаллов блоков (Configurable Logic Block, CLB) но- скорости приема и передачи данных
с архитектурой FPGA вого поколения, выполненных на основе до 3,125 Гбит/с при минимальной потреб-
серии Spartan-6 реальных 6-входовых таблиц преобразо- ляемой мощности (только в кристаллах
вания Look-Up Table (LUT) с применением семейства Spartan-6 LXT).
Кристаллы серии Spartan-6 производят- дополнительных триггеров, позволяющих • Применение модернизированной техноло-
ся по КМОП-технологии 45 нм с девятью реализовать функции большого числа пе- гии SelectI/O, обеспечивающей поддержку
слоями металлизации. Архитектура ПЛИС ременных без применения дополнитель- широкого спектра однополюсных и диф-
этой серии отличается от структуры крис- ных логических ресурсов и существенно ференциальных цифровых сигнальных
таллов семейств Spartan, выпускаемых ра- расширить возможности реализации кон- стандартов с уровнями сигналов в диапа-

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 9 '2009


ПЛИС компоненты 63

зоне от 1,2 до 3,3 В, с функцией выбора на-


грузочной способности выходных каскадов Таблица 1. Основные параметры ПЛИС семейства Spartan-6 LX
боков ввода/вывода, а также возможность Тип кристалла
достижения скорости приема и передачи Тип ресурсов ПЛИС
XC6SLX4 XC6SLX9 XC6SLX16 XC6SLX25 XC6SLX45 XC6SLX75 XC6SLX100 XC6SLX150
данных по каждой дифференциальной
Количество секций Slices 600 1430 2278 3750 6822 11 662 15 822 23 038
паре выводов до 1050 Мбит/с.

Логические
ресурсы
Общее число триггеров CLB 4800 11 440 18 224 30 064 54 576 93 296 126 576 184 304
• Наличие интегрированных аппаратных Число логических ячеек 3840 9152 14 579 24 051 43 661 74 637 101 261 147 443
модулей PCI Express соответствующих спе- Logic Cells
Объем распределенной памяти
цификации PCI Express Base Specification (1К = 1024 бит) 75 K 90 K 136 K 229 K 401 K 692 K 976 K 1355 K

Revision 1.1 (только в ПЛИС семейства

Ресурсы
Количество модулей

памяти
блочной памяти Block RAM 12 32 32 52 116 172 268 268
Spartan-6 LXT). емкостью 18 кбит
• Присутствие аппаратных контроллеров Объем блочной памяти
(1К = 1024 бит) Block RAM 216 K 576 K 576 K 936 K 2088 K 3096 K 4824 K 4824 K
высокоскоростных интерфейсов памяти Количество блоков
управления синхронизацией 2 2 2 2 4 6 6 6
различного типа, включая DDR, DDR2, Clock Management Tiles (CMT)

синхронизации
DDR3 и LPDDR, поддерживающих скоро- Модули Число цифровых модулей
управления синхронизацией 4 4 4 4 8 12 12 12
сти передачи данных до 800 Мбит/с. Digital Clock Manager (DCM)
• Усовершенствованная система управле- Число аналоговых модулей
фазовой автоподстройки 2 2 2 2 4 6 6 6
ния режимами конфигурирования крис- частоты Phase-Locked-Loop
(PLL)
таллов. Число аппаратных секций
специализирован-

8 16 32 38 58 132 180 180


ные аппаратные

DSP48A1
• Поддержка мультизагрузочного варианта
Встроенные

модули

Число аппаратных
конфигурирования ПЛИС, предоставля- контроллеров
интерфейса памяти 0 2 2 2 2 4 4 4
ющего возможность выбора одного из не- Memory Controller Blocks
(MCB)
скольких вариантов конфигурационных
Количество банков 4 4 4 4 4 6 6 6
данных. ввода/вывода
ввода/вывода

• Возможность применения в качестве кон-


Ресурсы

Максимальное число 120 200 232 266 358 400 480 570
пользовательских выводов
фигурационной памяти микросхем Flash Максимальное число
дифференциальных пар 60 100 116 133 179 200 240 285
ППЗУ с последовательным и параллель- выводов
ным интерфейсом различных производи- Варианты быстродействия
быстродействия

для коммерческого –2, –3 –2, –3 –2, –3 –2, –3 –2, –3 –2, –3 –2, –3 –2, –3
Варианты

телей. исполнения
ПЛИС

• Существенно расширенный ряд корпусно- Варианты быстродействия


для промышленного –L1, –2 –L1, –2 –L1, –2 –L1, –2 –L1, –2 –L1, –2 –L1, –2 –L1, –2
го исполнения, включающий как стандарт- исполнения
Конфигу-
ные варианты корпусов, так и варианты рационная Объем конфигурационной 2,7 2,7 3,7 6,4 11,8 19,6 26,5 33,7
памяти, Мбит
без применения свинца. память

• Усовершенствованная технология защи-


ты разрабатываемых проектов устройств Таблица 2. Типы корпусного исполнения ПЛИС семейства Spartan-6 LX
от несанкционированного копирования,
основанная на применении уникального FT256, FG484, FG676, FG900,
Тип корпуса ПЛИС CPG196 TQG144 CSG225 CSG324 CSG484
FTG256 FGG484 FGG676 FGG900
идентификационного номера кристалла Габариты, мм 8×8 20×20 13×13 17×17 15×15 23×23 19×19 27×27 31×31
DNA и шифровании конфигурационной Высота, мм 0,5 0,5 0,8 1 0,8 1 0,8 1 1
последовательности в соответствии с ал- Тип кристалла XC6SLX4 XC6SLX9 XC6SLX16 XC6SLX25 XC6VLX45 XC6VLX75 XC6VLX100 XC6VLX150
100 100 100 – – – – –
горитмом AES.
100 102 – – – – – –
• Полная поддержка последней версии кон- 120 160 160 – – – – –
фигурируемых 32-разрядных микропро- Число – 186 186 186 – – – –
пользовательских – 200 232 226 218 – – –
цессорных ядер семейства MicroBlaze. выводов – – – 266 316 274 326 338
Процесс разработки устройств, предназна- – – – – 310 310 320 330
ченных для последующей реализации на ос- – – – – 358 400 480 498
нове ПЛИС серии Spartan-6, может осущест- – – – – – – – 570

вляться только при использовании последней


версии системы проектирования Xilinx ISE и Spartan-6 LXT. ПЛИС семейства Spartan-6 LX  и размерах применяемых корпусов содер-
(Integrated Software Environment/Integrated предназначены, прежде всего, для реализации жатся в таблице 2. Здесь же указано количест-
Synthesis Environment) Design Suite 11. проектов устройств, выполняемых на базе во пользовательских выводов для каждого
Более детально новые специализированные стандартных логических ресурсов (конфигу- кристалла и соответствующего типа корпу-
аппаратные модули, применяемые в кристал- рируемых логических блоков CLB, блочной са. При изучении таблицы 2 следует обра-
лах серии Spartan-6, и элементы архитектуры, памяти Block RAM). В состав этого семейс- тить внимание на то, что ПЛИС XC6SLX4,
в которых произошли наиболее заметные из- тва входят восемь типов кристаллов, содер- XC6SLX9 и XC6SLX16, выпускаемые в кор-
менения, будут рассмотрены в последующих жащих от 3840 до 147 443 логических ячеек пусах типов CPG196 и TQG144, не содержат
разделах, после ознакомления с составом и ос- Logic Cells. Информация об основных функ- в своем составе аппаратных контроллеров
новными функциональными возможностями циональных возможностях ПЛИС семейства интерфейса памяти Memory Controller Block
ПЛИС данной серии. Spartan-6 LX представлена в таблице 1, кото- (MCB). Кроме того, кристаллы XC6SLX75,
рая содержит данные об объеме доступных XC6SLX100 и XC6SLX150, производимые
Состав и основные характеристики ресурсов различного типа. в корпусах FG484, FGG484 и CSG484, поддер-
ПЛИС серии Spartan-6 Кристаллы данного семейства произво- живают только два контроллера интерфейса
дятся в корпусах девяти различных типов. памяти MCB из четырех, доступных в других
К моменту подготовки данной публика- Четыре из этих типов корпусов доступны вариантах корпусного исполнения.
ции рассматриваемая серия ПЛИС включала как в стандартном варианте, так и без содер- Все кристаллы семейства Spartan-6 LX об-
в себя два семейства кристаллов: Spartan-6 LX жания свинца. Подробные сведения о типах ладают полной совместимостью по выводам

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 9 '2009 www.kite.ru


64 компоненты ПЛИС

Таблица 3. Основные параметры ПЛИС семейства Spartan-6 LXT

Тип кристалла

XC6SLX100T

XC6SLX150T
XC6SLX25T

XC6SLX45T

XC6SLX75T
Тип ресурсов ПЛИС

Количество секций Slices 3750 6822 11 662 15 822 23 038


Логические
ресурсы

Общее число триггеров CLB 30 064 54 576 93 296 126 576 184 304
Число логических ячеек Logic Cells 24 051 43 661 74 637 101 261 147 443
Объем распределенной памяти 229 K 401 K 692 K 976 K 1355 K
(1К = 1024 бит)
Ресурсы
памяти

Количество модулей блочной памяти 52 116 172 268 268


Block RAM емкостью 18 кбит
Объем блочной памяти 936 K 2088 K 3096 K 4824 K 4824 K
(1К = 1024 бит) Block RAM
Количество блоков управления 2 4 6 6 6
синхронизацией Clock Management Tiles (CMT)
синхронизации

Число цифровых модулей управления


Модули

4 8 12 12 12
синхронизацией Digital Clock Manager (DCM)
Число аналоговых модулей фазовой
автоподстройки частоты 2 4 6 6 6
Phase-Locked-Loop (PLL)
Количество аппаратных секций DSP48A1 38 58 132 180 180
специализированные
аппаратные модули

Число аппаратных контроллеров


Встроенные

интерфейса памяти 2 2 4 4 4
Memory Controller Blocks (MCB)
Количество аппаратных модулей PCI Express 1 1 1 1 1
Число высокоскоростных последовательных 2 4 8 8 8
приемопередатчиков RocketIO GTP
Количество банков ввода/вывода 4 4 6 6 6
ввода/вывода
Ресурсы

Максимальное число 250 296 320 490 530


пользовательских выводов
Максимальное число 125 148 160 245 265
дифференциальных пар выводов
быстродействия

Варианты быстродействия –2, –3 –2, –3 –2, –3 –2, –3 –2, –3


для коммерческого исполнения
Варианты

ПЛИС

Варианты быстродействия –2 –2 –2 –2 –2
для промышленного исполнения
Конфигура-
ционная
память

Объем конфигурационной памяти, Мбит 6,4 11,8 19,6 26,5 33,7


Рис. 1. Функциональная схема секции SLICEX

в случае использования одинаковых корпу- ющих высокоскоростные интерфейсы пере- включает в себя пять типов кристаллов, со-
сов, что существенно облегчает переход от од- дачи данных. Архитектура кристаллов этого держащих от 24 051 до 147 443 логических
ного типа ПЛИС к другому в рамках данного семейства отличается от архитектуры ПЛИС ячеек Logic Cells. Детальная информация
семейства. Более подробную информацию семейства Spartan-6 LX наличием высокоско- о количестве доступных логических и специ-
о корпусах, применяемых для кристаллов се- ростных приемопередатчиков RocketIO типа ализированных аппаратных ресурсов каждо-
рии Spartan-6, включающую описание функ- GTP и аппаратных блоков интерфейса PCI го типа в кристаллах семейства Spartan-6 LXT
ционального назначения выводов и темпера- Express. Присутствие в кристаллах семейства представлена в таблице 3.
турных характеристик, можно найти в [13]. Spartan-6 LXT достаточно большого коли- Для производства кристаллов семейства
ПЛИС семейства Spartan-6 LXT ориен- чества аппаратных секций цифровой обра- Spartan-6 LXT используется пять различных
тированы, в первую очередь, на разработку ботки сигналов DSP48A1 позволяет также типов корпусов, три из которых представле-
телекоммутационных устройств и встраива- эффективно применять их для реализации ны как в стандартном исполнении, так и вари-
емых микропроцессорных систем, использу- устройств ЦОС. Сейчас данное семейство антами без содержания свинца. Информация
о корпусном исполнении каждого типа ПЛИС
Таблица 4. Типы корпусного исполнения ПЛИС семейства Spartan-6 LXT этого семейства с указанием размеров корпу-
сов, количества доступных высокоскорост-
Тип корпуса ПЛИС CSG324 FG484, FGG484 CSG484 FG676, FGG676 FG900, FGG900 ных последовательных приемопередатчиков
Габариты, мм 15×15 23×23 19×19 27×27 31×31 RocketIO типа GTP и пользовательских вхо-
Высота, мм 0,8 1 0,8 1 1
дов/выходов приведена в таблице 4.
приемопередатчиков

приемопередатчиков

приемопередатчиков

приемопередатчиков

приемопередатчиков

При выборе ПЛИС семейства Spartan-6 LXT


высокоскоростных

высокоскоростных

высокоскоростных

высокоскоростных

высокоскоростных
пользовательских

пользовательских

пользовательских

пользовательских

пользовательских
RocketIO GTP

RocketIO GTP

RocketIO GTP

RocketIO GTP

RocketIO GTP
Количество

Количество

Количество

Количество

Количество

для реализации проектируемого устрой-


выводов

выводов

выводов

выводов

выводов
Число

Число

Число

Число

Число

Тип
кристалла ства следует учитывать, что в кристаллах
XC6SLX75T, XC6SLX100T и XC6SLX150T,
выпускаемых в корпусах FG484, FGG484
XC6SLX25T 2 190 2 250 – – – – – –
XC6SLX45T 4 190 4 296 4 290 – – – –
и CSG484, доступны только два аппаратных
XC6SLX75T – – 4 262 4 290 8 320 – – контроллера интерфейса памяти MCB из че-
XC6SLX100T – – 4 296 4 290 8 376 8 490 тырех, представленных в других вариантах
XC6SLX150T – – 4 296 4 290 8 396 8 530 корпусного исполнения. Кристаллы семейства

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 9 '2009


ПЛИС компоненты 65

Spartan-6 LXT, выполненные в одинаковых


корпусах, полностью совместимы по выво-
дам. Но при этом необходимо обратить вни-
мание на то, что ПЛИС семейств Spartan-6 LX
и Spartan-6 LXT не обладают совместимостью
по выводам в случае однотипного корпусного
исполнения.
Полную информацию о технических харак-
теристиках, архитектуре, специализирован-
ных аппаратных блоках и особенностях ис-
пользованиякристалловсемействSpartan-6LX 
и Spartan-6 LXT можно найти в [14–22].
Описание временных параметров и харак-
теристик по постоянному и переменному
току представлено в [23].

Основные отличия логических


ресурсов кристаллов серии
Spartan-6 от ПЛИС семейств
Spartan-3, Spartan-3E, Spartan-3A,
Spartan-3AN и Spartan-3A DSP

Архитектура конфигурируемых логи-


ческих блоков CLB, применяемых в составе
ПЛИС семейств Spartan-6 LX и Spartan-6 LXT, 
принципиально отличается от структуры
логических ресурсов, используемых в крис-
таллах семейств предыдущего поколения
Spartan-3, Spartan-3E, Spartan-3A, Spartan-3AN 
и Spartan-3A DSP [2, 3, 5–7]. Архитектуру
конфигурируемых логических блоков
ПЛИС серии Spartan-6 образуют две секции
Slices. В кристаллах семейств Spartan-6 LX 
и Spartan-6 LXT применяются секции
трех типов: SLICEX, SLICEL и SLICEM.
Исключением является кристалл XC6SLX4,
в котором отсутствуют секции типа SLICEL.
В ПЛИС предшествующего поколения се- Рис. 2. Функциональная схема секции SLICEL
рии Spartan использовались секции, постро-
енные на базе 4-входовых таблиц преобразо-
вания, каждая из которых сопряжена с одним логических блоков CLB. Эти мультиплексо- Из восьми триггеров, входящих в состав
триггером. В кристаллах семейств Spartan-6 LX ры применяются для увеличения числа бу- секций всех типов, четыре элемента могут
и Spartan-6 LXT основу секций всех типов левых переменных в выполняемых функциях. конфигурироваться как триггеры с динами-
образуют четыре реальные 6-входовые таб- Детализированная функциональная схема сек- ческим управлением (D-триггеры, flip-flop)
лицы преобразования LUT и восемь триг- ции SLICEL, применяемой в составе конфигу- или потенциальным управлением (триггеры-
геров, подключенных попарно к выходам рируемых логических блоков CLB кристаллов защелки, latch). Условные графические образы
таблиц преобразования. Таким образом, ар- семейств Spartan-6 LX и Spartan-6 LXT, изобра- этих триггеров на рис. 1–3 имеют обозначения 
хитектура секций, образующих конфигури- жена на рис. 2. FF/LAT. Остальные четыре триггера, обозна-
руемые логические блоки кристаллов серии В секциях типа SLICEM, кроме логики ченные как FF, могут применяться в реализу-
Spartan-6, в значительной степени подобна ускоренного переноса и мультиплексоров емых устройствах только как триггеры с ди-
структуре секций, применяемых в ПЛИС но- расширения количества аргументов выпол- намическим управлением. Более подробное
вых семейств Virtex-6 LXT и Virtex-6 SXT [1]. няемых функций, применяются таблицы описание архитектуры и особенностей исполь-
Как и в кристаллах этих семейств, 6-входо- преобразования, которые могут конфигу- зования конфигурируемых логических блоков
вые таблицы преобразования LUT в ПЛИС рироваться как элементы 64-разрядной рас- ПЛИС серии Spartan-6 приведено в [19].
Spartan-6 LX и Spartan-6 LXT могут конфигу- пределенной памяти или как сдвиговые ре-
рироваться в виде двойных 5-входовых функ-  гистры различной разрядности (до 32 разря- Система формирования
циональных генераторов с общими входами дов). Полная функциональная схема секций и распределения тактовых
и раздельными выходами. данного типа представлена на рис. 3. сигналов ПЛИС семейств
Подробная функциональная схема секции В состав конфигурируемых логичес- Spartan-6 LX и Spartan-6 LXT
SLICEX конфигурируемых логических блоков ких блоков CLB ПЛИС серии Spartan-6
CLB ПЛИС серии Spartan-6 показана на рис. 1. входят попарно секции типов SLICEX В кристаллах серии Spartan-6 применяется
В отличие от секций типа SLICEX, в состав и SLICEL или SLICEX и SLICEM. Таким об- новая система формирования и распределе-
секций SLICEL дополнительно входит логи- разом, в кристаллах семейств Spartan-6 LX  ния тактовых сигналов, которая имеет зна-
ка ускоренного переноса и мультиплексоры, и Spartan-6 LXT 50% логических ресурсов чительные преимущества по сравнению с со-
предназначенные для расширения функцио- составляют секции типа SLICEX и по 25% — ответствующими ресурсами ПЛИС семейств
нальных возможностей конфигурируемых секции типов SLICEL и SLICEM. Spartan-3, Spartan-3E, Spartan-3A, Spartan-3AN

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 9 '2009 www.kite.ru


66 компоненты ПЛИС

и Spartan-3A DSP, обеспечивая более высо-


кую производительность разрабатываемых
устройств. Основу этой системы составля-
ют блоки управления синхронизацией CMT
и широко разветвленная инфраструктура рас-
пределения тактовых сигналов внутри крис-
таллов. Структурная схема, наглядно демонс-
трирующая взаимосвязи блоков управления
синхронизацией CMT и линий распределения
тактовых сигналов различного типа в ПЛИС
семейств Spartan-6 LX и Spartan-6 LXT, изоб-
ражена на рис. 4.
Структура блоков управления синхрониза-
цией CMT кристаллов серии Spartan-6 включа-
ет в себя те же компоненты, что и в ПЛИС се-
мейств Virtex-5 LX, Virtex-5 LXT, Virtex-5 SXT,
Virtex-5 FXT и Virtex-5 TXT [24]. Каждый
блок управления синхронизацией кристал-
лов семейств Spartan-6 LX и Spartan-6 LXT
включает в себя два цифровых модуля Digital
Clock Manager (DCM) и аналоговый модуль
фазовой автоподстройки частоты Phase-
Locked-Loop (PLL). Количество блоков уп-
равления синхронизацией CMT в кристал-
лах рассматриваемой серии зависит от ти-
па ПЛИС и варьируется в пределах от двух
до шести. Функциональная схема блоков
управления синхронизацией CMT, входя-
щих в состав архитектуры кристаллов серии
Spartan-6, показана на рис. 5.
Цифровые модули DCM выполняют сле-
дующие функции:
• Формирование сигналов синхронизации
с частотой входного тактового сигнала с раз-
личными значениями фазового сдвига.
• Деление частоты входного сигнала син-
хронизации на фиксированное значение,
Рис. 3. Функциональная схема секции SLICEM находящееся в пределах от 1,5 до 16.
• Формирование сигналов синхронизации
с удвоенным значением частоты входного
тактового сигнала.
• Устранение расхождения фронтов такто-
вых сигналов, возникающих при распро-
странении этих сигналов внутри кристал-
лов или на печатных платах.
• Цифровой синтез сигналов с частотой, оп-
ределяемой путем умножения и деления
частоты входного сигнала синхронизации
в пределах допустимого диапазона, с воз-
можностью динамического управления.
• Автономная генерация сигналов синхро-
низации.
Модули фазовой автоподстройки частоты
PLL могут осуществлять функции как син-
теза выходных сигналов с различными зна-
чениями частоты, так и повышения стабиль-
ности входных и выходных сигналов блоков
управления синхронизацией CMT. Данные
модули поддерживают широкий диапазон
частот входных сигналов: от 19 до 500 МГц.
При этом генератор, управляемый напря-
жением (Voltage-Controlled Oscillator, VCO),
который является основным элементом
Рис. 4. Структурная схема взаимосвязей блоков управления синхронизацией CMT
модулей фазовой автоподстройки частоты,
и линий распределения тактовых сигналов позволяет формировать выходные сигналы
со значениями частот, достигающих 1 ГГц.

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 9 '2009


ПЛИС компоненты 67

значенные для подключения сигналов син-


хронизации, совокупность глобальных цепей
синхронизации, сеть региональных цепей
синхронизации, глобальные мультиплексо-
ры и буферные элементы. В каждом крис-
талле серии Spartan-6 предусмотрено 32 вы-
вода GCLK и 16 глобальных линий тактовых
сигналов, которые могут использоваться
для синхронизации любых логических и спе-
циализированных блоков ПЛИС (рис. 4).
Понятие региона в ПЛИС серии Spartan-6
отличается от аналогичного термина, приме-
няемого в кристаллах семейств Virtex-6 LXT
и Virtex-6 SXT [1]. В ПЛИС семейств Spartan-6 LX
и Spartan-6 LXT регионом можно считать
совокупность ресурсов ввода/вывода, отно-
сящихся к одному банку. Структура этих ре-
сурсов будет рассмотрена в следующем раз-
деле. Соответственно сеть цепей региональ-
ных тактовых сигналов в кристаллах серии
Рис. 5. Функциональная схема блоков управления синхронизацией CMT,
Spartan-6 предназначена для синхронизации
применяемых в кристаллах семейств Spartan-6 LX и Spartan-6 LXT работы модулей, входящих в состав ресурсов
ввода/вывода. Структура этой сети приведе-
на на рис. 7.
Модули DCM и PLL могут использоваться Конфигурация сети цепей региональных
для формирования необходимой совокуп- тактовых сигналов позволяет использовать
ности тактовых сигналов как независимо для тактирования модулей, которые отно-
друг от друга, так и в виде каскадных соеди- сятся к ресурсам ввода/вывода, как входные
нений DCM – PLL или PLL – DCM. На рис. 6 сигналы синхронизации, поступающие с со-
представлено три наиболее часто применя- ответствующих выводов ПЛИС, так и сиг-
емых варианта коммутации модулей DCM налы, формируемые блоками управления син-
и PLL в составе блоков управления синхро- хронизацией CMT. Подробные рекомендации
низацией CMT. Вариант 1 соответствует не- по практическому использованию компонентов
зависимому использованию цифровых мо- системы формирования и распределения так-
дулей DCM и аналогового модуля фазовой товых сигналов ПЛИС семейств Spartan-6 LX
автоподстройки частоты для формирования и Spartan-6 LXT приведены в [17].
сигналов синхронизации. Второй вариант
обеспечивает высокую стабильность такто- Структура ресурсов ввода/вывода
вого сигнала, подаваемого на вход цифрово- ПЛИС семейств Spartan-6 LX
го модуля DCM. Третий вариант применя- и Spartan-6 LXT
ется для повышения стабильности сигналов
синхронизации, формируемых на выходах Структура ресурсов ввода/вывода ПЛИС
цифрового модуля DCM. семейств Spartan-6 LX и Spartan-6 LXT в зна-
Инфраструктура распределения такто- чительной степени похожа на структуру
Рис. 6. Варианты коммутации модулей DCM и PLL
в составе блоков управления синхронизацией CMT вых сигналов внутри кристаллов семейств аналогичных ресурсов, представленных в со-
в кристаллах семейств Spartan-6 LX и Spartan-6 LXT Spartan-6 LX и Spartan-6 LXT включает в себя ставе архитектуры кристаллов серии Virtex 5.
специальные выводы ПЛИС GCLK, предна- Основными элементами этой структуры
являются блоки ввода/вывода (Input/Output
block, IOB) и логические ячейки ввода/выво-
да (Input/Output LOGIC, IOLOGIC). Блоки
ввода/вывода включают в себя входные и вы-
ходные буферные элементы, сопряженные
с выводами ПЛИС. Функциональная схема
логических ячеек ввода/вывода, представ-
ленных в кристаллах семейств Spartan-6 LX 
и Spartan-6 LXT, приведена на рис. 8.
В их состав входит входная/выходная ло-
гика IOLOGIC (входные и выходные триг-
геры и элементы задержки), присутствую-
щая в ПЛИС семейств Spartan-3, Spartan-3E,
Spartan-3A, Spartan-3AN и Spartan-3A DSP.
Кроме того, в кристаллах серии Spartan-6,
применяются программируемые последова-
тельно-параллельные и параллельно-после-
Рис. 7. Структура сети региональных тактовых сигналов в кристаллах семейств Spartan-6 LX и Spartan-6 LXT довательные преобразователи входных и вы-
ходных данных соответственно. Разрядность

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 9 '2009 www.kite.ru


68 компоненты ПЛИС

тельского интерфейса в соответствующую


последовательность инструкций выбранного
стандартного интерфейса памяти. Канал пе-
редачи данных осуществляет коммутацию
потоков данных между пользовательской
логикой и элементами памяти. Модуль ре-
ализации физического уровня интерфейса
преобразует инструкции стандартного ин-
терфейса памяти в соответствующие после-
довательности сигналов.
Для разработки устройств с использовани-
ем аппаратных блоков MCB можно эффек-
тивно применять «мастер» Memory Interface
Generator (MIG), входящий в состав средств
CORE Generator [25]. Блок контроллера высо-
коскоростных интерфейсов памяти поддер-
живается также средствами проектирования
встраиваемых микропроцессорных систем
Xilinx Embedded Development Kit [9, 26].
Структура модифицированных аппаратных
секций цифровой обработки сигналов (ЦОС)
DSP48A1, применяемых в ПЛИС семейств
Spartan-6 LX и Spartan-6 LXT, включает в себя, 
в основном, те же главные элементы, что и ба-
зовый вариант DSP48A, входящий в состав
Рис. 8. Функциональная схема логической ячейки ввода/вывода в кристаллах семейств Spartan-6 LX и Spartan-6 LXT архитектуры кристаллов предыдущего поко-
ления семейства Spartan-3A DSP [8]. В то же
время новая модификация имеет несколь-
параллельного кода в этих преобразователях ного блока контроллера высокоскоростных ко дополнительных функциональных воз-
можно выбирать в диапазоне от 2 до 4 бит. интерфейсов памяти MCB, применяемого можностей по сравнению с базовой версией.
Каждая логическая ячейка ввода/вывода со- в составе архитектуры ПЛИС серии Spartan-6, Архитектура и топология усовершенство-
держит две части с одинаковой структурой: изображена на рис. 9. ванных секций ЦОС предоставляет возмож-
основную (Master) и подчиненную (Slave). Каждый блок MCB содержит шесть 32- ность их каскадного соединения практически
Такая организация необходима для реализа- разрядных пользовательских портов дан- без использования основных трассировоч-
ции дифференциальных интерфейсов вво- ных и команд, модуль арбитража, контрол- ных ресурсов кристалла. Тем самым создают-
да/вывода с использованием параллельно- лер, канал передачи данных и модуль реа- ся предпосылки для повышения производи-
последовательных и последовательно-парал- лизации физического уровня интерфейса. тельности разрабатываемых многозвенных
лельных преобразователей данных. Пользовательские порты включают в себя устройств ЦОС.
На функциональной схеме, приведенной буферные элементы FIFO, функциониру- Подробная структурная схема модифици-
на рис. 8, показана структура логических яче- ющие по принципу «первым вошел – пер- рованной аппаратной секции ЦОС DSP48А1,
ек ввода/вывода, представленных в кристал- вым вышел». Модуль арбитража определяет применяемой в кристаллах семейств 
лах семейств Spartan-6 LX и Spartan-6 LXT. для каждого пользовательского порта теку- Spartan-6 LX и Spartan-6 LXT, представлена
щий приоритет доступа к элементам памяти. на рис. 10. Основными элементами структу-
Основные различия Контроллер преобразует команды пользова- ры этой секции являются: предварительный
специализированных аппаратных
модулей кристаллов серии
Spartan-6 и ПЛИС семейств
Spartan-3, Spartan-3E, Spartan-3A,
Spartan-3AN и Spartan-3A DSP

Новым видом специализированных аппа-


ратных блоков, появившимся только в ар-
хитектуре кристаллов семейств Spartan-6 LX
и Spartan-6 LXT, является ядро контролле-
ра высокоскоростных интерфейсов памя-
ти Memory Controller Block. В зависимости
от типа ПЛИС в них может содержаться
до четырех аппаратных блоков интерфей-
сов памяти MCB (табл. 1, 3). На основе этого
аппаратного блока могут быть реализованы
контроллеры интерфейсов памяти DDR2
SDRAM и DDR3 SDRAM со скоростями пе-
редачи данных до 800 Мбит/с (на частоте
400 МГц), а также DDR SDRAM и LP DDR
со скоростями до 400 Мбит/с (на частоте Рис. 9. Функциональная схема аппаратного блока контроллера высокоскоростных интерфейсов памяти MCB
200 МГц). Функциональная схема аппарат-

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 9 '2009


ПЛИС компоненты 69

18-разрядный сумматор, умножитель двух


18-разрядных значений, итоговый 48-разряд-
ный сумматор/аккумулятор и совокупность
буферных регистров, предназначенных
для организации конвейерной обработки
данных. В новом варианте аппаратной сек-
ции ЦОС предусмотрена дополнительная
выходная шина данных MFOUT, на кото-
рую поступает результат выполнения опе-
рации умножения. Эта шина предназначена
для подключения к стандартным логическим
ресурсам ПЛИС. Кроме того, в данном вари-
анте модуля ЦОС усовершенствована логика
формирования сигнала выходного переноса.
В секции DSP48A1 присутствует еще один
выход сигнала переноса CFOUT, который ис-
пользуется для подключения к стандартной
логике кристаллов серии Spartan-6. Новые
элементы архитектуры аппаратной секции
ЦОС выделены на представленной схеме Рис. 10. Структурная схема модифицированной аппаратной секции ЦОС DSP48А1
(рис. 10), чтобы наглядно продемонстриро-
вать отличия модуля DSP48A1 от базового
варианта DSP48A.
Структура аппаратных блоков интерфейса
PCI Express, которые включены в состав ар-
хитектуры ПЛИС семейства Spartan-6 LXT,
приведена на рис. 11. В каждом кристалле
данного семейства представлен один блок
интерфейса PCI Express Base Specification
Revision 1.1, который может конфигуриро-
ваться как конечное устройство (Endpoint).
При использовании аппаратных блоков ин-
терфейса PCI Express совместно с последова-
тельными высокоскоростными приемопе-
редатчиками RocketIO GTP поддерживается
скорость передачи данных в каждом направ- Рис. 11. Структурная схема аппаратных блоков интерфейса PCI Express, используемых в ПЛИС семейства Spartan-6 LXT
лении до 2,5 Гбит/с.

Аппаратные средства для отладки для ПЛИС кварцевый генератор с частотой ных субмодулей (карт расширения), позво-
проектов, разрабатываемых 200 МГц, расположенный на плате, дополни- ляет адаптировать рассматриваемый инс-
на основе ПЛИС серии Spartan-6 тельный генератор, устанавливаемый в соот- трументальный комплект для решения задач
ветствующую панель, и внешние тактовые отладки разрабатываемых устройств и сис-
Кроме, собственно, ПЛИС новых семейств сигналы (в том числе дифференциальные), тем различной специализации. Кроме того,
Spartan-6 LX и Spartan-6 LXT фирма Xilinx поступающие через высокочастотные разъ- восемь пользовательских выводов ПЛИС
традиционно предоставляет разработчикам емы типа SMA. Для хранения конфигураци- XC6SLX16-CS324-2CES подключены к разъ-
несколько разновидностей инструменталь- онной информации в составе отладочного ему, который соответствует спецификации
ных комплектов, предназначенных, в пер- модуля предусмотрены микросхемы Flash- плат расширения, выпускаемых компанией
вую очередь, для осуществления аппарат- памяти с последовательным интерфейсом Digilent Incorporated. Наличие светодиод-
ной отладки устройств и систем, проекти- (Serial Peripheral Interface, SPI) и параллель- ных индикаторов и элементов управления
руемых на основе кристаллов этой серии. ным интерфейсом (Byte Peripheral Interface, (кнопок и DIP-переключателей) повышает
Инструментальные модули, новые версии BPI). Наличие оперативной памяти DDR2 наглядность и эффективность процесса от-
средств проектирования и типовые проекты SDRAM в составе инструментального мо- ладки разрабатываемых устройств и систем.
(Reference Designs), входящие в состав этих дуля Spartan-6 SP601 Base Board емкостью В состав инструментального комплекта
комплектов, позволяют быстро освоить 128 Мбайт создает предпосылки для эффек- Spartan-6 FPGA SP601 Evaluation Kit включена
на практике использование аппаратных ре- тивной реализации на его основе встраива- последняя версия свободно распространя-
сурсов и преимуществ архитектуры ПЛИС емых микропроцессорных систем, проекти- емых средств разработки устройств и про-
нового поколения серии Spartan. Уже в бли- руемых на базе конфигурируемых 32-раз- граммирования кристаллов ISE WEBPACK
жайшее время разработчикам будет доступен рядных микропроцессорных ядер семейства Design Suite, а также несколько типовых про-
инструментальный комплект Spartan-6 FPGA MicroBlaze. Этому способствуют также ком- ектов, в том числе базовый проект, проект,
SP601 Evaluation Kit. поненты, реализующие физический уровень демонстрирующий применение аппаратных
Основным компонентом этого комплекта интерфейса 10/100/1000 Tri-Speed Ethernet контроллеров интерфейсов памяти MCB,
является инструментальный модуль Spartan-6 PHY и мост UART-USB. и проект с поддержкой мультизагрузочного
SP601 Base Board, выполненный на базе крис- Присутствие на плате разъема, соответ- режима конфигурирования ПЛИС семейства
талла XC6SLX16-CS324-2CES. Архитектура ствующего промышленному стандарту FPGA Spartan-6 LX.
данного модуля позволяет использовать в ка- Mezzanine Connector (FMC-LPC), предназна- Кроме рассмотренного инструментально-
честве источников сигналов синхронизации ченного для подключения специализирован- го комплекта, фирмой Xilinx запланирован

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 9 '2009 www.kite.ru


70 компоненты ПЛИС

к концу текущего года выпуск следующих • Spartan-6 LX150T FPGA Evaluation Kit; 12. Зотов В. Организация памяти микропроцес-
аппаратных отладочных наборов с более ши- • Spartan-6 FPGA DSP Kit; сорного ядра MicroBlaze // Компоненты и тех-
рокими функциональными возможностями: • Spartan-6 FPGA Industrial Ethernet Kit. нологии. 2004. № 5.
• Spartan-6 FPGA SP605 Evaluation Kit; Более подробная информация об этих 13. Spartan-6 FPGA Packaging and Pinouts Advance
• Spartan-6 FPGA Embedded Kit; отладочных комплектах будет представле- Product Specification. Xilinx, 2009.
• Spartan-6 FPGA Connectivity Kit; на после их выпуска в последующих пуб- 14. Spartan-6 Family Overview. Xilinx, 2009.
• Spartan-6 FPGA SP623 Transceiver ликациях. n 15. Spartan-6 FPGA Configuration User Guide. Xilinx,
Characterization Kit. 2009.
В состав первых трех из перечисленных Литература 16. Spartan-6 FPGA SelectIO Resources User Guide.
комплектов входит инструментальный мо- Xilinx, 2009.
дуль SP605 Base Board, выполненный на базе 1. Зотов В. Особенности архитектуры нового по- 17. Spartan-6 FPGA Clocking Resources User Guide.
кристалла XC6SLX45T. Инструментальный коления высокопроизводительных ПЛИС FPGA Xilinx, 2009.
комплект Spartan-6 FPGA SP605 Evaluation фирмы Xilinx серии Virtex-6 // Компоненты 18. Spartan-6 FPGA Block RAM User Guide. Xilinx,
Kit имеет широкое целевое назначение. и технологии. 2009. № 8. 2009.
Программно-аппаратный комплект Spartan-6  2. Кузелин М. О., Кнышев Д. А., Зотов В. Ю. 19. Spartan-6 FPGA Configurable Logic Block User
FPGA Embedded Kit предназначен, прежде Современные семейства ПЛИС фирмы Xilinx / Guide. Xilinx, 2009.
всего, для отладки встраиваемых микро- Справочное пособие. М.: Горячая линия – 20. Spartan-6 FPGA GTP Transceivers User Guide.
процессорных систем. Комплект аппарат- Телеком, 2004. Xilinx, 2009.
ных и программных средств Spartan-6 FPGA 3. Spartan-3 Generation FPGA User Guide. Xilinx, 21. Spartan-6 FPGA Memory Controller User Guide.
Connectivity Kit ориентирован, в первую оче- 2008. Xilinx, 2009.
редь, на отладку разрабатываемых устройств 4. Spartan-3 Generation Configuration User Guide. 22. Spartan-6 FPGA DSP48A1 User Guide. Xilinx,
и систем с различными интерфейсами (PCI Xilinx, 2008. 2009.
Express, Ethernet, DDR3). Инструментальный 5. Spartan-3A FPGA Family: Data Sheet. Xilinx, 2008. 23. Spartan-6 FPGA Data Sheet: DC and Switching
модуль комплекта Spartan-6 FPGA SP623 6. Spartan-3AN FPGA Family: Data Sheet. Xilinx, Characteristics. Xilinx, 2009.
Transceiver Characterization Kit, выполненный 2008. 24. Зотов В. Инструментальный модуль компа-
на основе ПЛИС XC6SLX150T, предназначен 7. Spartan-3A DSP FPGA Family: Data Sheet. Xilinx, нии Avnet для отладки проектов встраиваемых
для отладки устройств, использующих в сво- 2008. систем, разрабатываемых на базе нового семей-
ем составе высокоскоростные последова- 8. XtremeDSP DSP48A for Spartan-3A DSP FPGAs. ства ПЛИС FPGA фирмы Xilinx Virtex-5 FXT //
тельные приемопередатчики RocketIO GTP. User Guide. Xilinx, 2008. Компоненты и технологии. 2008. № 9.
Каждый из этих инструментальных наборов 9. Зотов В. Проектирование встраиваемых микро- 25. Зотов В. Проектирование цифровых уст-
комплектуется соответствующей редакцией процессорных систем на основе ПЛИС фирмы ройств, реализуемых на базе ПЛИС FPGA
САПР Xilinx ISE Design Suite 11. Xilinx. М.: Горячая линия – Телеком, 2006. фирмы Xilinx, с использованием средств CORE
Компания Avnet также планирует предо- 10. Зотов В. MicroBlaze — семейство 32-разряд- Generator // Компоненты и технологии. 2006.
ставить разработчикам в конце текущего года ных микропроцессорных ядер, реализуемых № 12. 2007. № 1.
следующие инструментальные комплекты, на основе ПЛИС фирмы Xilinx // Компоненты 26. Зотов В. Embedded Development Kit — система
которые включают в себя аппаратные отла- и технологии. 2003. № 9. проектирования встраиваемых микропроцес-
дочные модули, выполненные на базе ПЛИС 11. Зотов В. Система команд микропроцессорного сорных систем на основе ПЛИС серий FPGA
семейств Spartan-6 LX и Spartan-6 LXT: ядра MicroBlaze // Компоненты и технологии. фирмы Xilinx // Компоненты и технологии.
• Spartan-6 LX16 FPGA Evaluation Kit; 2004. № 1–3. 2004. № 4.

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 9 '2009