CPU

Процессор является
основным
вычислительным блоком
компьютера, в
наибольшей степенью
определяющим его
производительность.
Архитектуры процессоров

● Архитектура фон Неймана

● Гарвардская архитектура
● Параллельная архитектура
Архитектура фон Неймана
Большинство современных процессоров для
персональных компьютеров в общем основано на той
или иной версии циклического процесса
последовательной обработки данных

Отличительной особенностью архитектуры фон

Неймана является то, что инструкции и данные хранятся
в одной и той же памяти.
Гарвардская архитектура

Гарвардская архитектура отличается от архитектуры

фон Неймана тем, что программный код и данные
хранятся в разной памяти. В такой архитектуре
невозможны многие методы программирования, зато
гарвардская архитектура позволяет более эффективно
выполнять работу в случае ограниченных ресурсов,
поэтому она часто применяется во встраиваемых
системах.
Параллельная архитектура

Архитектура фон Неймана обладает тем недостатком,

что она последовательная. Какой бы огромный массив
данных ни требовалось обработать, каждый его байт
должен будет пройти через центральный процессор,
даже если над всеми байтами требуется провести одну и
ту же операцию. Этот эффект называется узким
горлышком фон Неймана.
Параллельная архитектура
Для преодоления этого недостатка предлагались и предлагаются
архитектуры процессоров, которые называются параллельными.
Параллельные процессоры используются в суперкомпьютерах.
Возможными вариантами параллельной архитектуры могут
служить (по классификации Флинна):
● SISD — один поток команд, один поток данных;
● SIMD — один поток команд, много потоков данных;
● MISD — много потоков команд, один поток данных;
● MIMD — много потоков команд, много потоков данных.
Архитектура фон Неймана
RISC - Reduced instruction set computer — вычисления с
упрощённым набором команд.
CISC - Complex instruction set computer — вычисления со
сложным набором команд.
MISC - Minimum instruction set computer — вычисления с
минимальным набором команд.
VLIW Very long instruction word — сверхдлинное командное
слово. Архитектура процессоров с явно выраженным
параллелизмом вычислений, заложенным в систему команд
процессора.
Большинство современных процессоров для
персональных компьютеров в общем
основано на той или иной версии
циклического процесса последовательной
обработки данных, изобретённого Джоном
фон Нейманом.
RISC - Reduced instruction set computer

Эти процессоры обычно имеют набор однородных регистров

(внутренних ячеек памяти процессора, в которых хранятся
обрабатываемые в данный момент данные) универсального
назначения, причем их число может быть большим. Система
команд отличается простой, коды инструкций имеют четкую
струк- туру, как правило, с фиксированной длиной. В результате
аппаратной реализации такой внутренней архитектуре,
позволяющей с небольшими затратами декодировать и
выполнять эти инструкции за минимальное (в пределе 1) число
тактов.
CISC - Complex instruction set computer

Процессоры с полным набором инструкций, к которым

относятся и семейство х86. Состав и назначение их
регистров суще- ственно неоднородны, широкий набор
команд усложняет декодирование инструкций, на что
расходуются аппарат- ные ресурсы. Возрастает число
тактов, необходимых для выполнения инструкций.
MISC - Minimum instruction set computer

Дальнейшее развитие идей команды Чака Мура, который

полагает, что принцип простоты, изначальный для RISC-
процессоров, слишком быстро отошёл на задний план. В пылу
борьбы за максимальное быстродействие, RISC догнал и обогнал
многие CISC-процессоры по сложности. Архитектура MISC
строится на стековой вычислительной модели с ограниченным
числом команд (примерно 20—30 команд).
VLIW Very long instruction word

Архитектура процессоров с явно выраженным параллелизмом вычислений,

заложенным в систему команд процессора. Являются основой для
архитектуры EPIC. Ключевым отличием от суперскалярных CISC-
процессоров является то, что для них загрузкой исполнительных устройств
занимается часть процессора (планировщик), на что отводится достаточно
малое время, в то время как загрузкой вычислительных устройств для
VLIW-процессора занимается компилятор, на что отводится существенно
больше времени (качество загрузки и, соответственно, производительность
теоретически должны быть выше).
Режимы работы процессоров CISC

Реальный режим
Защищенный режим IA-32
Виртуальный реальный режим IA-32
64 разрядный расширенный режим IA-32e
Реальный режим

Обращение к оперативной памяти происходит по

реальным (действительным) адресам, трансляция
адресов не используется. Набор доступных операций не
ограничен, защита памяти не используется.

Это означает, что при выполнении нескольких программ

вполне могут быть испорчены данные или код одной из
программ, что может привести к остановке системы.
Защищенный режим - IA-32

Обращение к памяти происходит по виртуальным адресам с

использованием механизмов защиты памяти. Набор доступных
операций определяется уровнем привилегий.

Первым 32-разрядным процессором, предназначенным для PC, был

386-ой. Этот чип мог выполнять абсолютно новую 32-разрядную
систему команд. Для того чтобы по- лностью использовать
преимущество этой новой системы команд, были необходимы 32-
разрядная операционная система и 32-разрядные приложения. Этот
новый режим называли защищенным, так как выполняющиеся в
нем программы защищены от перезаписи используемых ими
областей памяти другими программами.
Виртуальный реальный режим - IA-32

Виртуальный реальный, по существу, является режи- мом

выполнения 16-разрядной среды (реальный режим), который
реализован внутри 32-разрядного защищенного режима. Поскольку
защищенный режим является подлинно многозадачным,
фактически можно выполнять несколько сеансов реального
режима, причем в каждом сеансе собственное программное
обеспечение выпол- няется на собственном виртуальном
компьютере. И все эти приложения могут выполняться
одновременно, даже во время выполнения других 32-разрядных
программ.
64 разрядный расширенный режим IA-32e
Режим IA-32e позволяет работать в 64-х разрядном режиме или в
режиме совместимости, что подразумева- ет возможность
одновременного выполнения 64 и 32-х разрядных приложений.

64-х разрядный режим. Позволяет 64-х разрядной операционной

системе выполнять 64-х разрядные при- ложения.

Режим совместимости. Позволяет 64-х разрядной операционной

системе выполнять 32-х разрядные приложения.Режим
совместимости IE-32e позволяет запускать 32-х и 16-и разрядные
приложения под управлением 64-х разрядной операционной
системы.
Характеристика CPU

● Тактовая частота процессора

● Многоядерность процессора
● Частота системной шины
● Сокет процессора
● Кэш-память
● Техпроцесс процессора
● Набор инструкций
● Энергопотребление
● Фирменные технологии
Тактовая частота процессора
Самый известный параметр оценки производительности
процессора – это количество производимых
операций/вычислений в единицу времени

Процессоры Intel и AMD имеют разные частоты, однако в

целом «камни» (процессоры) нередко показывают
одинаковую производительность.

Тактовая частота - важный параметр производительности,

однако далеко не единственный, поэтому не стоит гнаться
только за ним.
Многоядерность процессора

Эта характеристика, последние несколько лет, является

одной из наиболее важных в сфере центральных
процессоров, но не решающей

«Ядреность» процессоров призвана в первую очередь

повысить производительность при работе со специально
оптимизированным софтом, играми и приложениями.
Частота системной шины
Front Side Bus (FSB, системная шина) — шина, обеспечивающая соединение
между x86/x86-64-совместимым центральным процессором и внутренними
устройствами.

Intel QuickPath Interconnect последовательная кэш-когерентная шина типа

точка-точка разработанная фирмой Intel для соединения процессоров в
многопроцессорных системах и для передачи данных между процессором и
чипсетом. QPI создавалась в ответ на разработанную ранее консорциумом
во главе с фирмой AMD шину HyperTransport

HyperTransport двунаправленная последовательно-параллельная

компьютерная шина с высокой пропускной способностью и малыми
задержками.
● Сокет процессора

Процессор устанавливается в
специальный раздел на материнской
плате – гнездо или, как его называют,
Socket (сокет)
LGA от PGA???
● Объём кэш-памяти

Кэш-память – это область процессорного кристалла, в

которой обрабатываются и хранятся промежуточные
данные между процессорными ядрами, оперативной
памятью и другими шинами. Другими словами – это
сверхбыстрый энергозависимый буфер, позволяющий
быстро получить доступ к часто используемым данным.
● Фирменные технологии
За столь долгое время существования процессоров, их производители
обзавелись своими «примочками» - дополнительными функциями,
ускоряющими и расширяющими вычислительные мощности CPU.

От Intel:

● Hyper Threading (гиперпоточность) – создание для каждого

физического ядра по два виртуальных (логических), вычислительных;
● Intel Turbo Boost – повышение частоты ЦП в зависимости от
загруженности ядер;
● Intel Virtualization Technology – запуск нескольких ОС
одновременно без потери производительности.
● Фирменные технологии

От AMD:
● 3DNow!, SSE (инструкции) – ускорение работы в
мультимедиавычислениях;
● AMD64 – работа с 64-битными инструкциями, а
также с 32-битными архитектурами;
● AMD Turbo Core – аналог Intel Turbo Boost;
● Cool’n'Quiet – снижение энергопотребления за счет
уменьшения множителя и напряжения на ядре.
● Энергопотребление

Для оценки же тепловыделения была введена величина

TDP, которая показывает, на отвод какого количества
тепла должна быть рассчитана система охлаждения, при
использовании ее с определенной моделью CPU. В
настоящий момент, эпоху развития портативных
устройств (планшетов, нетбуков и т.п.) параметр
энергопотребления, за счет тех.процесса и тп, удалось
существенно снизить.
 Техпроцесс процессора

Очень часто про этот параметр просто забывают, однако

от него, бывает, зависит производительность. Для того,
чтобы изготовить микросхемы и кристаллы CPU
используется метод фотолитографии – нанесение на
кремниевую подложку специальным оборудованием
проводников, изоляторов и т.п., которые и формируют
само ядро процессора.
Существует единица измерения этого
параметра — MIPS — million integer per
second, миллионы целочисленных операций
в секунду, и MFLOPS — million floating per
second, миллионы вещественных операций в
секунду. Этими величинами измеряется
производитель- ность разных блоков
процессора — ALU и FPU.
ALU
ALU традиционно отвечают за два типа операций:
арифметические действия (сложение, вычитание, умно-
жение, деление) с целыми числами, логические
операции с опять-таки целыми числами (логическое
«и», логиче- ское «или», «исключающее или», и тому
подобные). Что, собственно, и следует из их названия.
Блоков ALU в со- временных процессорах, как правило,
несколько.
FPU

FPU занимается выполнением команд,

работающих с числами с плавающей
запятой. Как и в случае с ALU, отдельных
блоков в FPU может быть несколько, и они
способны работать параллельно.
Конвейерное исполнение
Современные процессоры
обрабатывают данные
конвейерным способом, т.е.
одновременно в процессоре на
различных стадиях происходит
выполнение нескольких команд -
одна команда практически близка
к исполнению, другая - в середине
процесса исполнения, третья
только входит на конвейер и т.д.
При этом если стадий мало, то недостаточно полно используются все части
процессора одновременно (страдает производительность), и невозможно
использовать большие тактовые частоты. А если стадий много, то
появляется возможность использовать более высокие частоты процессора,
но при этом увеличиваются задержки в процессе исполнения команд (тоже
страдает производительность). Таким образом, производители процессоров
выбирают некоторое оптимальное количество стадий конвейера, при
котором процессор показывает наивысшую производительность.
Количество стадий в конвейерах современных процессоров от 15 до 30, при
этом производители столкнулись с ещё одной проблемой – хоть частоты
процессоров одних производителей благодаря длинным конвейерам (30
стадий) выросли более 3-х гигагерц, но их производительность сравнима с
процессорами конкурентов, у которых конвейер 15 стадий, и частоты
намного меньше.
Динамическое исполнение
Также, при работе конвейера возникает проблема, связанная с
исполнением команд ветвления (условных переходов): если в
процессор поступила команда ветвления, то ответ на вопрос о том,
какие следующие команды должны быть исполнены будет известен
ТОЛЬКО после того, как исполниться команда ветвления, но пока
она не исполнена, на конвейер могли бы поступить другие команды,
которые бы постепенно исполнялись! Получается, что пока не будет
выполнена команда ветвления, конвейер должен простаивать! И
чем длиннее конвейер, тем дольше он простаивает. Решением этой
проблемы стало динамическое исполнение команд.
Динамическое исполнение
Динамическое исполнение - совокупность трех
методов обработки информации в процессоре, таких
как: Предсказание ветвлений, анализ потока
команд, упреждающее выполнение. Динамическое
выполнение - важнейшее архитектурное
преимущество современных процессоров, оказывает
серьезное влияние на производительность.
Динамическое исполнение

● Предсказание ветвлений (branch

prediction)
● Анализ потока команд (out-of-order
execution)
● Упреждающее выполнение (data
forwarding)
Предсказание ветвлений (branch prediction)
С помощью этого метода можно выяснить, каким будет поток
управления программы через несколько команд ветвления.
При использовании специального механизма процессор
может предсказать переходы или ветвления в потоке команд.
В процессорах прежних поколений инструкция перехода
приостанавливала конвейер (выборку инструкций) до
исполнения собственно перехода, на чем, естественно,
терялась производительность.
Предсказание ветвлений (branch prediction)
Динамическое предсказание опирается на предысторию
вычислительного процесса — для каждого конкретного случая
перехода накапливается статистика поведения, и переход
предсказывается, основываясь именно на ней. Этот метод позволяет
существенно ускорить выполнение программы, но при этом
возникает проблема – в случае, если предсказание окажется
неверным, всё содержимое конвейера тоже окажется неверным, и
его придется очищать. А чем длиннее конвейер, тем больше будет
потеря времени в результате его очистки, поэтому производители
процессоров постоянно совершенствуют механизм предсказания
ветвлений.
Анализ потока команд (out-of-order execution)

Это средство анализирует и планирует выполнение

команд в оптимальной последовательности, независимо
от их первоначального порядка в программе.
Свойственный RISC-архитектуре, данный метод теперь
реализуется и для процессоров х86. При этом
изменяется порядок внутренних манипуляций данными,
а внешние (шинные) операции ввода-вывода и записи в
память выполняются, конечно же, в порядке,
предписанном программным кодом.
Анализ потока команд (out-of-order execution)

Процессор рассматривает команды, из которых состоит

выполняемая программа, и определяет, доступны ли
они для обработки или же зависят от других команд,
которые следует выполнить предварительно. Затем
процессор определяет оптимальную последовательность
обработки и выполняет команды наиболее
эффективным способом.
Упреждающее выполнение (data forwarding)

Подразумевает начало исполнения инструкции до

готовности всех операндов. При этом выполняются все
возможные действия, и декодированная инструкция с
одним операндом помещается в исполнительное
устройство, где дожидается готовности второго
операнда, выходящего с другого конвейера.
Упреждающее выполнение (data forwarding)

С помощью этого метода процессор просматривает

стоящие на очереди команды и выполняет те из них, к
которым вероятно потребуется обратиться позже. Таким
образом ряд команд процессор может выполнить
заранее, а затем пользоваться результатами
произведенных вычислений позже.
Cуперскалярная архитектура

Суперскалярная архитектура — Способность

выполнения нескольких машинных
инструкций за один такт процессора.
Появление этой технологии привело к суще-
ственному увеличению производительности.
Простая суперскалярность
Основная черта всех современных процессоров состоит в том,
что они способны запускать на исполнение не только ту команду,
которую (согласно коду программы) следует исполнить в
данный момент времени, но и другие, следующие после неё.
Рассмотрим простой пример. Пусть нам следует исполнить
следующую последовательность команд:

(1) A = B + C

(2) Z = X + Y

(3) K = A + Z
Замещающая суперскалярность
Самый простой пример: блок, относящийся к ALU, физически
неспособен исполнить инструкцию, предназначенную для FPU.
На самом деле всё ещё несколько сложнее. Пусть у нас имеется
следующая последовательность:

(1) A = B + C

(2) K = A + M

(3) Z = X + Y
NetBurst
Архитектура NetBurst разрабатывалась, в первую очередь, с
целью достижения высоких тактовых частот процессоров.
Характерными особенностями архитектуры NetBurst являются
гиперконвейеризация и применение кэша последовательностей
микроопераций вместо традиционного кэша инструкций. АЛУ
процессоров архитектуры NetBurst также имеет существенные
отличия от АЛУ процессоров других архитектур. Также
возможно применение технологии Hyper-threading
NetBurst

Гиперконвейеризация

Кэш последовательностей микроопераций

АЛУ и механизм ускоренного исполнения

целочисленных операций

Система повторного исполнения микроопераций

NetBurst
Основным достоинством процессоров архитектуры NetBurst является
возможность работы на высоких тактовых частотах. Это позволяет достичь
высокой производительности в оптимизированных задачах и
компенсировать низкую удельную производительность. Кроме того,
высокая тактовая частота даёт маркетинговые преимущества: потребители
склонны выбирать процессоры с большей тактовой частотой

Поддержка технологии HyperThreading некоторыми процессорами

архитектуры NetBurst позволяла поднять производительность в задачах,
поддерживающих многопроцессорность, однако существуют некоторые
задачи, при выполнении которых производительность может снижаться
Гиперконвейеризация

Процессоры Pentium 4 на ядрах Willamette и Northwood

имеют конвейер глубиной 20 стадий, а процессоры на
ядрах Prescott и Cedar Mill — 31 стадию.

Это позволяет процессорам Pentium 4 достигать более

высоких тактовых частот по сравнению с процессорами,
имеющими более короткий конвейер при одинаковой
технологии производства.
Кэш последовательностей микроопераций
Процессоры архитектуры NetBurst, как и большинство
современных x86-совместимых процессоров, являются CISC-
процессорами с RISC-ядром: В связи с этим, при разработке
архитектуры NetBurst было принято решение отказаться от
традиционной кэш-памяти инструкций первого уровня,
хранящей команды x86, в пользу кэша последовательностей
микроопераций, хранящего последовательности
микроопераций в соответствии с предполагаемым порядком
их исполнения. Ёмкость trace cache составляла около 12 тыс.
микроопераций.
АЛУ и механизм ускоренного исполнения
целочисленных операций

Так как основной целью разработки архитектуры

NetBurst было повышение производительности за счёт
достижения высоких тактовых частот, возникла
необходимость увеличения темпа выполнения основных
целочисленных операций.
Система повторного исполнения микроопераций

Основной задачей планировщиков

микроопераций является определение
готовности микроопераций к исполнению и
передача их на конвейер.
Nehalem
Nehalem — микроархитектура процессоров
компании Intel, представленная в 4 квартале
2008 года, для ядра Bloomfield в исполнении LGA
1366 и для ядра Lynnfield в исполнении LGA 1156
соответственно. Микропроцессоры продаются
под торговой маркой Core i7 и Core i5.
Sandy Bridge

Sandy Bridge — микроархитектура

центральных процессоров, разработанная
фирмой Intel. Основана на 32-нм
технологическом процессе, содержит
встроенный видеоускоритель.
Ivy Bridge

Ivy Bridge — кодовое название 22-нм версии

микроархитектуры Sandy Bridge третьего поколения
процессоров Intel Core; этап «тик» миниатюризации
технологического процесса согласно стратегии
разработки микропроцессоров «Тик-так» компании Intel
Haswell

Haswell (произносится как Ха́суэлл) — кодовое

название микроархитектуры четвёртого поколения
процессоров Intel Core[1], которая является третьим
значительным изменением микроархитектуры Core
согласно стратегии разработки микропроцессоров «Тик-
так» компании Intel вслед за «тиком» Ivy Bridge без
изменения техпроцесса 22 нм, использующего
транзисторы с трёхмерной структурой затвора.
Broadwell

Broadwell (ранее также называлась Rockwell) — кодовое

название процессорной микроархитектуры,
разрабатываемой Intel. Микроархитектура Broadwell
представляет собой перенос микроархитектуры Haswell
на техпроцесс с названием «14 нм» («тик» в
соответствии с маркетинговыми обозначениями).
Skylake
Skylake — кодовое название шестого поколения
микроархитектуры центральных процессоров Intel Core,
которая является четвёртым значительным изменением
микроархитектуры Core согласно стратегии разработки
микропроцессоров «Тик-так» компании Intel вслед за
«тиком» Broadwell без изменения технологического
процесса 14 нм
Kaby Lake

Kaby Lake (произносится как Кэби лэйк) —

кодовое название семейства процессоров
Intel Core 7-го поколения, которая является
усовершенствованным «таком» Skylake с
незначительным изменением техпроцесса
14-нм до 14-нм+. Появление процессоров в
рознице состоялось в начале 2017 года..
Coffee Lake
Coffee Lake — кодовое название семейства процессоров восьмого
поколения Intel Core. Согласно стратегии разработки
микропроцессоров «Тик-так» компании Intel, вслед за «тиком»
Broadwell последовал «так» в виде Skylake, Kaby Lake и Coffee
Lake с незначительным изменением техпроцесса с 14-нм до 14-
нм+. Основным отличием семейства процессоров является
увеличение до шести количества ядер в настольных (Coffee
Lake-S) и мобильных (Coffee Lake-H) вариантах процессора.
Тепловой пакет (TDP) для настольных процессоров составляет 95
Вт, мобильных — до 45 Вт, а «ультрабучной» категории Coffee
Lake-U — 28 Вт
Cannon Lake
Cannon Lake — кодовое имя микроархитектуры 8-го
поколения процессоров фирмы Intel. Чипы на этой
микроархитектуре изготавливаются на технологическом
процессе 10 нанометров. Микроархитектура Cannon Lake
— преемница микроархитектуры Coffee Lake-Refresh,
чипы которой изготавливались по норме 14 нанометров.
Согласно этапам разработки процессоров Intel — это так
называемый этап «тик», на котором техпроцесс не
оптимизируется, а полностью меняется: с 14 нм на 10нм.
Ice Lake
Ice Lake — кодовое имя семейства процессоров фирмы
Intel 10-го поколения, на микроархитектуре Sunny Cove.
Чипы изготавливаются на технологическом процессе 10
нанометров. Семейство Ice Lake — последователь
малочисленной мобильной линейки Cannon Lake, чипы
которой также изготавливались по норме 10
нанометров, но не имели рабочего встроенного
графического ядра.
По планам Intel, продукция на Ice Lake появится к концу 2019
года (в мобильном сегменте; настольные и серверные версии
процессоров выйдут в 2020 году).
Tiger Lake

Tiger Lake — кодовое имя микроархитектуры 11-го поколения процессоров

фирмы Intel. Чипы на этой микроархитектуре изготавливаются на
технологическом процессе 10 нанометров. Микроархитектура Tiger Lake —
преемница микроархитектуры Ice Lake, чипы которой также
изготавливаются по норме 10 нанометров. Согласно этапам разработки
процессоров Intel — это так называемый этап «так», на котором
производственный техпроцесс не меняется, а оптимизируется. Выход
ожидается в 2020 году или позже.
Athlon 64

Athlon 64 — первый 64-битный процессор для домашних пользователей и

мобильного применения компании AMD, который был представлен 23
сентября 2003 года. Процессор построен на архитектуре AMD64 и
относится к восьмому поколению (K8).
K10

K10 — поколение архитектуры микропроцессоров x86 компании AMD.

Процессоры этой архитектуры появились в продаже в конце 2007 года.

Процессоры, основанные на улучшенной архитектуре AMD K8, должны

были стать первыми четырёхъядерными процессорами AMD, а также
первыми процессорами на рынке, в котором все 4 ядра расположены на
одном кристалле
Bulldozer
Bulldozer — кодовое название процессорной архитектуры
процессоров AMD64 (в рамках системы команд x86) от
компании AMD, семейства 15h, изготавливаемых по 32-нм
технологии и предназначенных для серверов и
высокопроизводительных ПК. Во втором квартале 2010 года
AMD получила первые образцы 32 нм процессоров с
архитектурой Bulldozer. Серийный выпуск процессоров
архитектуры Bulldozer начался в сентябре 2011 года

В августе 2011 года процессор AMD FX-8150 удалось разогнать до

8,429 ГГц, данный результат был занесён в Книгу рекордов
Гиннесса
Ryzen

Ryzen — торговая марка x64 и x86 микропроцессоров разрабатываемых и

продаваемых компанией AMD для настольных, мобильных и встроенных
систем, основанных на микроархитектурах Zen, Zen+ и Zen 2.
Zen
Кодовое название микроархитектуры вычислительных ядер
процессоров компании AMD, выполненных по технической норме
14 нанометров. Чипы на этой микроархитектуре делятся на три
группы: две группы торговой марки Ryzen — Summit Ridge
(настольные процессоры без графических ядер) и Raven Ridge
(настольные и мобильные процессоры со встроенными
графическими ядрами) и одну группу торговой марки EPYC —
Naples (серверные процессоры).

Выпуск состоялся 2 марта 2017 года. Разработка велась практически

«с нуля». Так кластерная многопоточность сменилась
одновременной (simultaneous multithreading).
Zen+
Zen+ — кодовое имя для микроархитектуры процессоров
AMD, которая пришла на смену Zen[1]. В рамках
поколения Zen+ продукты были переведены на 12-нм
12LP техпроцесс (GlobalFoundries).
Zen+

Микропроцессоры Zen+ имеют немного более высокие тактовые частоты

и более низкое энергопотребление. При этом изменений в
микроархитектурных подсистемах декодирования и исполнения
инструкций не производилось

Изменения в микроархитектуре включают:

улучшенную регулировку тактовой частоты в зависимости от нагрузки

улучшения скорости кэша и памяти.

На рынке микропроцессоры этой микроархитектуры появились 19 апреля

2018 года
 Zen 2

Zen 2 — кодовое имя микроархитектуры вычислительных

ядер процессоров фирмы AMD. Микроархитектура является
продолжением Zen и Zen+, но выполнена по
технологической норме 7 нанометров. Продвижение
процессоров началось в конце 2018 года, а продажи должны
начаться в середине 2019 года, с выходом третьего
поколения процессоров Ryzen, известных как Ryzen 3000
для основных настольных систем и Threadripper 3000 для
высокопроизводительных систем
 Zen 2

третье поколение процессоров Ryzen —

процессор состоит из одного или двух 7-нм
«чиплета» (chiplet, изготовленного в TSMC),
содержащего 4, 6 или 8 ядер, соединенных с 14-
нм кристаллом ввода/вывода (изготовленным в
GlobalFoundries)
 Zen 2

27 мая 2019 года на выставке Computex 2019 было

представлено третье поколение чипов Ryzen с
микроархитектурой Zen 2. Как и предполагалось, рост
показателя IPC (производительность на такт) по сравнению
с Zen+ составил 15 %. Также среди преимуществ Zen 2
отмечается значительное увеличение объёма кэш-памяти
третьего уровня и двукратное улучшение
производительности блока операций с вещественными
числами (FPU)