Академический Документы
Профессиональный Документы
Культура Документы
Circuitos que envían por un solo canal de salida alguna de las informaciones presentes en
varias lineas de salida
Para ver el gráfico seleccione la opción "Descargar" del menú superior
Circuito Multiplexor En Cascada
Ejemplo: Hacer un multiplexor de 8 entradas con multiplexores de 4 entradas
Para ver el gráfico seleccione la opción "Descargar" del menú superior
Estudio del multiplexor 74151 con 8 entradas
Simbolo Lógico
Diagrama de conexiones
Entradas de datos Selección de datos
Para ver el gráfico seleccione la opción "Descargar" del menú superior
Tabla de verdad
C B A strobe d0 d1 d2 d3 d4 d5 d6 d7 y w
x x x 1 x x x x x x x x 0 1
0 0 0 0 0 x x x x x x x 0 1
0 0 0 0 1 x x x x x x x 1 0
0 0 1 0 x 0 x x x x x x 0 1
0 0 1 0 x 1 x x x x x x 1 0
0 1 0 0 x x 0 x x x x x 0 1
0 1 0 0 x x 1 x x x x x 1 0
0 1 1 0 x x x 0 x x x x 0 1
0 1 1 0 x x x 1 x x x x 1 0
1 0 0 0 x x x x 0 x x x 0 1
1 0 0 0 x x x x 1 x x x 1 0
1 0 1 0 x x x x x 0 x x 0 1
1 0 1 0 x x x x x 1 x x 1 0
1 1 0 0 x x x x x x 0 x 0 1
1 1 0 0 x x x x x x 1 x 1 0
1 1 1 0 x x x x x x x 0 0 1
1 1 1 0 x x x x x x x 1 1 0
Conclusiones
Como se puede ver en la tabla de la verdad la entrada Strobe está a 0 siempre por lo tanto lo
vamos a colocar en 0v del entrenador para ahorrar un interruptor.
La W es la negada de la Y, la casa que construye este circuito es la única que da 2 salidas,
todas las otras dan una unia salida de datos, esta opción te permite ahorrar el tener que
poner otro circuito integrado inversor.
CIRCUITOS DEMULTIPLEXORES
Para ver el gráfico seleccione la opción "Descargar" del menú superior
Utilizan la función inversa de los demultiplexores. La información de la entrada se
transmite a la línea de salida seleccionada mediante las entradas de control.
Para ver el gráfico seleccione la opción "Descargar" del menú superior
a b S0 S1 S2 S3
0 0 x 0 0 0
0 1 0 x 0 0
1 0 0 0 x 0
1 1 0 0 0 x
E1 E2 E3 A0 A1 A2 D0 D1 D2 D3 D4 D5 D6 D7
1 x x x x x 1 1 1 1 1 1 1 1
x 1 x x x x 1 1 1 1 1 1 1 1
x x 0 x x x 1 1 1 1 1 1 1 1
0 0 1 0 0 0 0 1 1 1 1 1 1 1
0 0 1 1 0 0 1 0 1 1 1 1 1 1
0 0 1 0 1 0 1 1 0 1 1 1 1 1
0 0 1 1 1 0 1 1 1 0 1 1 1 1
0 0 1 0 0 1 1 1 0 1 0 1 1 1
0 0 1 1 0 1 1 1 0 1 1 0 1 1
0 0 1 0 1 1 1 1 1 1 1 1 0 1
0 0 1 1 1 1 1 1 1 1 1 1 1 0
Conclusiones
Este circuito hace la función inversa del multiplexor. Dos de sus entradas de datos són
negadas, por lo tanto las conectaremos a la massa de 5v del entrenador para poder
conseguir 1.
7447 – DECODIFICADOR BCD A 7 SEGMENTS
Circuitos Comparadores
Compara 2 combinaciones binarias y nos dice si son iguales o no.
a b A=B A B A B
0 0 1 0 0
0 1 0 0 1
1 0 0 1 0
1 1 1 0 0
A1 A0 B1 B0
0 0 1 0 A0,1= B1,0
0 1 0 1 A0,1 B1,0
1 0 0 0 A0,1 B1,0
1 1 0 1 A0,1 B1,0
Diagrama de conexiones
Entradas de datos
Para ver el gráfico seleccione la opción "Descargar" del menú superior
Entrada Cascada de Salidas
de datos entradas
Tabla de la verdad
A3 B3 x x x x x x 1 0 0
A3 B3 x x x x x x 0 1 0
A3=B3 A2 B2 x x x x x 1 0 0
A3=B3 A2 B2 x x x x x 0 1 0
A3=B3 A2=B2 A1 B1 x x x x 1 0 0
A3=B3 A2=B2 A1 B1 x x x x 0 1 0
Conclusiones
Las 3 salidas de datos se utilizarán más adelante para hacer el circuito en cascada, donde se
conectaran a las entradas del otro circuito.
Si nosotros ponemos el A3 más grande que el B3, en la salida se encenderà la salida de A3
B3. I asi en cada uno de los casos que se puedan encontrar en funcion de la tabla de la
verdad.
Estudio del 7485 en casacada.
Para ver el gráfico seleccione la opción "Descargar" del menú superior
Circuitos Aritmeticos
Son circuitos combinacionales que realizan operaciones matemáticas.
Suma
A B s cy
0 0 0 0
0 1 1 0
1 0 0 0
1 1 0 1
Resta
A B r borrow
0 0 0 0
0 1 1 1
1 0 1 0
1 1 0 0
Estudio del circuito 7483, sumador completo binario de 4 bits con arrastre rapido.
Simbolo Lógico
Diagrama de conexiones
Para ver el gráfico seleccione la opción "Descargar" del menú superior
Tabla de la verdad
Entradas Salidas
A1/A3 B1/B3 A2/A4 B2/B4 S1/S3 S2/S4 C2/C4 S1/S3 S2/S3 C2/C4
0 0 0 0 0 0 0 1 0 0
1 0 0 0 1 0 0 0 1 0
0 1 0 0 1 0 0 0 1 0
1 1 0 0 0 1 0 1 1 0
0 0 1 0 0 1 0 1 1 0
1 0 1 0 1 1 0 0 0 1
0 1 1 0 1 1 0 0 0 1
1 1 1 0 0 0 1 1 0 1
0 0 0 1 0 1 0 1 1 0
1 0 0 1 1 1 0 0 0 1
0 1 0 1 1 1 0 0 0 1
1 1 0 1 0 0 1 1 0 1
0 0 1 1 0 0 1 1 0 1
1 0 1 1 1 0 1 0 1 1
0 1 1 1 1 0 1 0 1 1
1 1 1 1 0 1 1 1 1 1
Sumador Total
E W Ci
0 0 0 A
1 0 0 A+B
1 1 0 A+B
1 1 1 A-B
dentro fuera EO
HXXXXXXX HHH L
LHXXXXXX HHL L
LLHXXXXX HLH L
LLLHXXXX HLL L
LLLLHXXX LHH L
LLLLLHXX LHL L
LLLLLLHX LLH L
LLLLLLLH LLL L
LLLLLLLL LLL H
Entrada Salida
g1 g2
(2 a 0) (7 a 0)
X H XXX HHHHHHHH
L L XXX HHHHHHHH
H L LLL LHHHHHHH
H L LLH HLHHHHHH
H L LHL HHLHHHHH
H L LHH HHHLHHHH
H L HLL HHHHLHHH
H L HLH HHHHHLHH
H L HHL HHHHHHLH
H L HHH HHHHHHHL
Entrada Salida
(BCD) (LED)
LLLL HHHHHHL
LLLH HHLLLLL
LLHL HLHHLHH
LLHH HHHLLHH
LHLL HHLLHLH
LHLH LHHLHHH
LHHL LHHHHHH
LHHH HHLLLHL
HLLL HHHHHHH
HLLH HHHLHHH
LLLL LLLLLLL
CODIFICADORES :
Es un circuito combinacional formado por 2 a la n entradas y n salidas cuya funciòn es tal que cuando una
sola entrada adopta un determinado valor lògico( 0 o 1 , segùn las propiedades del circuito) las salidas
representan en binario el número de orden de la entrada que adopte el valor activo.
Los codificadores comerciales construidos con tecnología MSI son prioritarios, esto quiere decir que la
combinaciòn presente a la salida serà la correspondiente a la entrada activa de mayor valor decimal.
CODIFICADOR 74LS148:
Este circuito està construido con tecnologìa TTL es un codificador que tiene 8 lineas de entrada y tres de
salida. La principal aplicaciòn es la obtenciòn de un còdigo binario a partir de las lineas procedentes de un
teclado.
Ademàs de las lineas de entrada y salida de datos, dispone de una entrada de inhiviciòn.Tiene tambièn
dos salidas:EO y GS. La primera indica que todas las entradas estan a nivel alto; y la segunda nos indica
que alguna de las entradas han sido activada.
MULTIPLEXADORES:
La funciòn de multiplexar consiste en enviar por un solo canal de salida ulguna de las
informacionespresentes en varias lineas de entrada.
Los circuitos que realizan esta funciòn se llaman Multiplexadores y estàn formados por N lineas de
entrada de informacòn, una salida y n entradas de control.La relaccion entre las entradas de informaciòn y
las de control es la siguiente:
N=2n
MULTIPLEXADOR 74 LS 151:
La entrada d inhiviciòn S a nivel alto fuerza las salidas Y y W a nivel bajo y alto respectivamente, sea cual
sea el valor de las entradas de inhiviciòn y de selecciòn.
DECODIFICADORES:
Los codificadores realizan la funciòn inversa a los codificadores. Un decodificador selecciona una de las
salidas dependiendo de la combinaciòn binaria presente a la entrada.
DECODIFICADOR 74 LS 48:
Es un circuito construido con tecnologìa TTL.Tiene 4 lineas de entrada y 10 de salida.Aplicando una
combinaciòn BCD a su entrada, activa la correspondiente linea de salida.
Un circuito combinacional es aquel que está formado por funciones lógicas elementales
( AND, OR, NAND, NOR, etc. ), que tiene un determinado número de entradas y salidas,
dependiendo los valores que toman las salidas exclusivamente de los que toman las entradas
en ese instante. Ejemplo de este tipo de circuitos son : los codificadores, decodificadores,
multiplexores, demultiplexores, comparadores, generadores-detectores de paridad, etc.
A continuación se intentan exponer las fases que se siguen en el proceso de síntesis y diseño
de circuitos combinacionales :
La implementación con puertas AND, OR y NOT se realiza en el último paso del apartado
anterior, sustituyendo las operaciones básicas que aparecen en la expresión lógica de mi
circuito digital, de suma lógica, producto lógico y complementación. Estas operaciones se
sustituyen por su representación simbólica obteniendo la realización del circuito mediante
puertas lógicas.
Ahora solamente queda interconexionar los términos anteriores con la entrada B, mediante
sumas ( OR ).Luego el circuito completo queda :
Para implementar circuitos digitales solamente con puertas NAND o NOR debo conocer como
implemento las operaciones básicas AND, OR y NOT, mediante el uso exclusivo de NAND o
NOR.
La puerta NOT se puede obtener o es equivalente mediante NAND o NOR ( se justifica con
las tablas de verdad ), conectando ambas entradas :
4. CODIFICADORES
Su cometido es la generación de un número binario sobre sus n salidas que identifique cuál
de las entradas está activadas ( ver siguiente figura 7).
figura 7. codificador
Como no hay nada que impida el que se activen simultáneamente varias líneas de entrada
de un codificador, los circuitos codificadores se diseñan normalmente para que respondan a
una sola señal de entrada activa, dando lugar a los codificadores con prioridad.
1 0 0 0 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0 0 0 1
0 0 1 0 0 0 0 0 0 1 0
0 0 0 1 0 0 0 0 0 1 1
0 0 0 0 1 0 0 0 1 0 0
0 0 0 0 0 1 0 0 1 0 1
0 0 0 0 0 0 1 0 1 1 0
0 0 0 0 0 0 0 1 1 1 1
Las funciones lógicas para las salidas, a partir de la tabla de verdad anterior y entrada
ENABLE ( E ) para activar la entrada cuando vale 1 o inhibirla cuando vale 0, quedan:
A2 = ( B4 +B5 + B6 + B7 ) E
A1 = ( B2 +B3 + B6 + B7 ) E
A0 = ( B1 +B3 + B5 + B7 ) E
Para obtener codificadores que respondan a una sola señal de entrada activa, se le asigna
valores fijos de prioridad a las líneas de entrada, de forma que en cada instante sólo se
genera el código de salida de la entrada activa que tenga la máxima prioridad.
Por tanto, en la salida del codificador aparecerá el mayor número i, tal que Bi esté activada (
si hemos impuesto en el diseño el criterio de prioridad a la entrada más alta ).
La EI (negada) es la señal ENABLE, las Ii (negadas) entradas, Ai (negadas) salidas, EO
(negada) señal de salida especial que se activa cuando todas las señales de entrada son
nulas y GS (negada) señal de grupo que se activa cuando EI (negada ) = L y hay petición de
servicio.
El codificador 74148 se trata de un codificador con prioridad cuyas entradas y salidas son
activas a nivel bajo. Esto significa que las entradas se activan con ceros lógicos y las salidas
aparecen complementadas. Una entrada o salida activa a nivel bajo se simboliza en los
diagramas lógicos ( figura 8 ), en lógica positiva, insertando un pequeño circulo . También se
suele indicar que la línea es activa a nivel bajo poniendo la correspondiente negada ( ver
siguiente figura 11 ).
5. DECODIFICADORES
Si identificamos cada segmento cuando debe estar activo o no podemos obtener la tabla de
verdad :
figura 15 .tabla de verdad del Excitador BCD-7 segmentos
Nota : para interpretar la tabla anterior no tener en cuenta las entradas LE, BI y LT
(negadas) cuya función es otra y no aporta nada a lo que estamos viendo ahora.
Un decodificador genera en sus salidas, todos los minterms de un número de variables igual
al número de líneas de entrada. Por tanto, con un decodificador de n entradas-2n salidas y
puertas OR, se pueden implementar funciones lógicas de n variables ( también podría tomar
los ceros de la función y utilizaría puertas NOR ). Veamos un ejemplo :
6. MULTIPLEXORES Y DEMULTIPLEXORES
6.1. Multiplexores
6.2. Demultiplexores
El funcionamiento es el contrario al del multiplexor, encauzando los datos desde una fuente
común de entrada hacia uno de 2n destinos de salida.
Viendo un ejemplo, podremos ver como se realiza la síntesis, como voy a utilizar un MUX 4:1
tengo 2 entradas de selección. Por tanto, elijo de la función lógica a implementar 2 de las
variables como señales de selección y determino cual debe ser las entradas del multiplexor
con la que me queda.
Si tuviera más de 3 variables lógicas para este caso de MUX 4:1 necesitaría usar más de un
multiplexor. Es importante decir que la elección de las variables que van a actuar de señales
de selección es indiferente y muchas se toman unas u otras simplemente por motivo de
diseño.