Тема 10. Полупроводниковые запоминающие устройства (ЗУ). Статические ЗУ.

Запоминающее устройство (ЗУ) предназначено для приема, хранения и выдачи информации –

кодов команд и данных. Информация в ЗУ (памяти) хранится в ячейках в виде двоичных кодов.
Единицей измерения количества информации является бит, который численно может принимать
значения логического 0 или логической 1. Обычно информация, равная одному биту, хранится в
элементарной ячейке, называемой запоминающим элементом (ЗЭ). Каждая ячейка ЗУ имеет свой
адрес. Минимальной адресуемой единицей хранения информации в ЗУ обычно является байт,
состоящий из 8-ми информационных бит.
Основными параметрами ЗУ являются: ёмкость и быстродействие памяти, а также удельная
стоимость хранения единицы данных (цена накопителя с носителями, отнесённая к единице
хранения, т. е. байту или мегабайту).
В составе современных ЭВМ используются различные типы ЗУ, которые классифицируются
по назначению, способу доступа, принципу действия и хранения информации и т. д.
По способу организации доступа (выборки) запоминающие устройства делятся на ЗУ с
произвольным (непосредственным), прямым и последовательным доступами. ЗУ с произвольным
доступом или произвольной выборкой (ЗУПВ) представляет собой матричный набор ячеек
памяти.
ЗУ по выполняемым функциям подразделяются на оперативные и постоянные. Оперативное
запоминающее устройство (ОЗУ) служит для записи, хранения и считывания информации, которая
может изменяться процессором в любой момент времени. Постоянное ЗУ (ПЗУ) выполняет только
хранение и выдачу постоянно записанной информации, которую процессор может только
считывать.
По принципу работы запоминающих элементов и хранения информации в ЗЭ оперативные ЗУ
подразделяются на динамические и статические. В динамических ОЗУ для восстановления и
сохранения записанной информации требуется периодически проводить процесс регенерации. В
статических ОЗУ, в отличие от динамических, информация в режиме хранения, т. е. при
отсутствии обращения (но при включённом питании), сохраняется сколь угодно долго (без
регенерации).
Статические запоминающие устройства.
Статическая память – SRAM (Static Random Access Memory), в отличие от динамической
(DRAM), способна при отсутствии обращений к ней (в статическом режиме) хранить информацию
сколь угодно долго, но при включенном источнике питания. В качестве запоминающих элементов
(ЗЭ) статической памяти с произвольной выборкой используются простейшие статические
триггеры – элементы с двумя устойчивыми состояниями. Эти элементы, по сравнению с ЗЭ
динамических ЗУПВ, более сложные и занимают больше места на кристалле, однако они проще в
управлении и не требуют регенерации.
Запоминающие элементы, выполненные на биполярных ТТЛ-, ЭСЛ- и И 2Л-схемах имеют
самое высокое быстродействие, однако они дорогостоящие. Наиболее экономичными являются ЗЭ
на nМОП- и КМОП-схемах, которые обеспечивают длительное хранение информации при
питании от маломощной батареи. Относительно высокое энергопотребление при низкой
плотности упаковки и высокая удельная стоимость хранения информации не позволяют
использовать статические ЗУПВ в качестве основной памяти персональных компьютеров. В IBM
PC-совместимых компьютерах с процессорами 80 486 и Pentium микросхемы статических ЗУПВ
применяются главным образом для построения вторичного кэша основной памяти, в котором
используется архитектура прямого отображения, или наборно-ассоциативная архитектура.
Применение вторичного кэша позволяет существенно повысить производительность компьютера в
целом. Рассмотрим подробнее схемотехнические решения ЗЭ на биполярных и МОП-
транзисторах.
На рис. 10.1 приведена принципиальная электрическая схема ЗЭ, который использует ТТЛ-
технологию и предназначен для применения в статическом ЗУПВ с матричной организацией типа
3 D. ЗЭ представляет собой статический триггер, построенный на двух многоэмиттерных
транзисторах Т1 и Т2. Каждый многоэмиттерный транзистор вместе со своим нагрузочным
резистором в коллекторной цепи выполняет функцию трехвходового логического элемента (ЛЭ) И
 НЕ при положительной логике. Эти ЛЭ охвачены положительными обратными связями (ПОС).
Каждый транзистор имеет по три эмиттера, что позволяет осуществить как выборку ЗЭ, так и
хранение в нем информации.
 Рис. 10.1. Схема запоминающего элемента статической памяти
на основе биполярных транзисторов (ТТЛ-технологии)

Эмиттеры 11 и 21 транзисторов Т1 и Т2 являются информационными входами и служат для

записи в ЗЭ “1” или “0”. Эти же эмиттеры, присоединенные к разрядным линиям данных РЛ0 и
РЛ1, используются как выходы ЗЭ при считывании информации. Таким образом, одни и те же
выводы ЗЭ (или разрядные линии данных) используются как для записи, так и для считывания
информации. Попарно объединенные эмиттеры 12, 22, и 13, 23 транзисторов Т 1 и Т2, условно
называемые адресными, образуют два конъюнктивно связанных вывода ЗЭ, присоединенных к
выходным линиям выборки строки ЛВxi и столбца ЛByj адресных дешифраторов.
В составе статического ЗУПВ ЗЭ работает в режимах хранения, считывания и записи. В
режиме хранения (ЗЭ не выбран) на одной или обеих линиях выборки устанавливается сигнал
логического 0 (напряжение низкого уровня ≤ 0,4 В). При этом ЗЭ, т. е. триггер, образованный
логическими элементами И  НЕ, находится в одном из двух устойчивых состояний.
Предположим, что состоянию “0” ЗЭ соответствует следующее: транзистор Т 1 открыт, а
транзистор Т2 закрыт. Следует отметить, что многоэмиттерный транзистор считается открытым, т.
е. проводит ток, если открыт (смещён в прямом направлении) хотя бы один из его переходов база
 эмиттер. В режиме хранения ток открытого транзистора Т 1 замыкается на общую шину через
адресные эмиттеры 12 и 13, и линии выборки ЛВ xi и ЛByj, находящиеся под напряжением низкого
уровня. При этом информационные эмиттеры 11 и 21 должны быть закрыты, для чего на
разрядных линиях РЛ0 и РЛ1 устанав-ливается напряжение, равное 11,5 В. ЗЭ электрически
изолируется (отклю-чается) от разрядных линий данных и находится в состоянии хранения
информации.
В режиме считывания информации на линиях выборки строки ЛВ xi и столбца ЛByj с помощью
адресных дешифраторов устанавливается сигнал логической 1 (напряжение высокого уровня, ≥ 2,4
В). При этом переходы база  эмиттер, связанные с линиями выборки ЛВ xi и ЛВyj, закрываются.
Если ЗЭ находится в состоянии логического 0, то ток открытого транзистора Т 1 течет через его
информационный эмиттер 11 и далее поступает в разрядную линию данных РЛ0. Ток в разрядной
линии РЛ1 отсутствует, т. к. транзистор Т 2 закрыт. Таким образом, считываемая информация,
соответствующая состоянию ЗЭ, распознается по наличию тока в той или иной разрядной линии
данных. Следует отметить, что считывание информации из ЗЭ происходит без ее разрушения.
В режиме записи информации вначале так же, как и при считывании, производится выборка
ЗЭ, т. е. на линиях выборки строки ЛВ xi и столбца ЛВyj устанавливается сигнал логической 1.
После этого, для записи в ЗЭ “1” или “0” с соответствующей разрядной линии данных на
подключенный к ней информационный эмиттер подается напряжение высокого уровня (> 2, 4 В).
На другой информационный эмиттер по-прежнему, как в режиме хранения, поступает с линии
выборки напряжение, равное 1–1,5 В. Например, если производится запись “1” в ЗЭ, который
находился перед этим в состоянии “1” (Т 1 – закрыт, Т2 – открыт), то подача напряжения высокого
уровня на эмиттер 11 транзистора Т1 не меняет его до того закрытое состояние. Если
первоначально ЗЭ находился в состоянии “0” (Т 1 – открыт, Т2 – закрыт), то при записи “1”
транзистор Т1 закрывается, Т2 – открывается и ЗЭ устанавливается в состояние “1”.
В настоящее время статические ЗУПВ на биполярных ЗЭ все еще довольно дороги, поэтому
применяются в основном в качестве вторичного кэша. Для уменьшения стоимости и потребляемой
мощности, а также для получения более высокой степени упаковки элементов в статических
ЗУПВ со структурами 2 D и 2 DM широко применяют ЗЭ на nМОП-транзисторах.
На рис. 10.2 приведена наиболее распространенная схема ЗЭ статического ЗУПВ типа 2 D с
однокоординатной выборкой. ЗЭ представляет собой статический триггер, состоящий из двух
инверторов, охваченных положительными обратными связями (ПОС) и выполненных на nМОП-
транзисторах с изолированными затворами и индуцированными каналами. Затворы транзисторов Т3 и
Т4 подключены к источнику стоко-вого питания Ес. Поэтому они постоянно открыты и играют роль
нагру-зочных резисторов в цепях стоков транзисторов Т1 и Т2, работающих в ключевом режиме.
Выходы ЗЭ (прямой Q и инверсный Q ) через нормально закрытые транзисторы Т5 и Т6 соединены с
разрядными линиями данных РЛ0 и РЛ1. Транзисторы Т 5 и Т6 выполняют функции двухсторонних
ключей, т. е. проводят ток и передают информацию в обоих направ-лениях. Для этого подложки
транзисторов Т5 и Т6 присоединены к общей шине (“земля”), а не к истоку. Когда на затвор подается
высокий уровень положительного напряжения (логическая 1), канал между истоком и стоком
становится проводящим. Транзистор в этом случае проводит ток в обоих направлениях, т. к.
симметричная структура транзистора позволяет истоку и стоку при необходимости меняться ролями.
Затворы транзисто-ров Т5 и Т6 соединены с линией выборки строки ЛВxi, которая является одним из
выходов адресного дешифратора.

Рис.10.2. Схема ЗЭ статической памяти на nМОП-транзисторах

В режиме хранения информации на линии выборки строки ЛВxi устанавливается низкий уровень
напряжения (логический 0). Поэтому транзисторы Т5 и Т6 закрыты и ЗЭ отключается от разрядной
линии данных. Состояния ЗЭ в режиме хранения, благодаря ПОС, устойчивы и он может хранить
находящуюся в нем информацию (“0” или “1”) сколь угодно долго.
В режиме считывания для выборки ЗЭ на линию ЛВxi подается напряжение логической 1, что
приводит к отпиранию транзисторов Т5 и Т6. При этом информация, хранимая в ЗЭ, появляется на
разрядных линиях РЛ0 и РЛ1. Если состояние ЗЭ соответствует “0” (Т1 – открыт, Т2 – закрыт), то при
считывании информации на линии РЛ0 появляется напряжение логической 1, а на РЛ1 – логического
0. Таким образом, считываемая из ЗЭ информация появляется на разрядных линиях в парафазном
коде, далее поступает на входы усилителей считывания и через них на выходные шины данных БИС
ЗУПВ.
В режиме записи информации (при условии выборки ЗЭ) на разрядных линиях РЛ0 и РЛ1 с
соответствующих усилителей записи устанавливаются парафазные уровни напряжения (усилители
записи и считывания на рис. 10.2 не указаны). При записи “1” на РЛ1 устанавли-вается напряжение
высокого уровня, а на РЛ0 – напряжение низкого уровня. Предположим, что прежнее состояние ЗЭ
соответствует “0”. После возбуждения линии выборки (ЛВxi = 1) транзисторы Т5 и Т6 откры-ваются, и
затворы и стоки ключевых транзисторов Т1 и Т2 подключаются к разрядным линиям. При этом
напряжение низкого уровня на РЛ0 шунтирует транзистор Т2 и снимает с затвора транзистора Т1
напряжение (за счет разряда паразитной емкости затвора Т1), поддерживающее его в открытом
состоянии, в результате Т1 закрывается. Напряжение на его стоке увеличивается до некоторого
положительного уровня, при котором происходит отпирание транзистора Т2. Далее процесс
переключения триггера (записи новой информации в ЗЭ) ускоряется благодаря ПОС. При записи “0” в
ЗЭ происходит обратное переключение триггера, для чего на разрядной линии РЛ0 устанавливается
напряжение высокого уровня, а на линии РЛ1 – напряжение низкого уровня. Записанная в ЗЭ новая
информация сохраняется в нем до момента очередной перезаписи.
Для существенного снижения потребляемой мощности в режиме хранения широко применяется
схема ЗЭ на комплементарных МОП (КМОП)-структурах.

Основная литература 1[127:142], 2[172:186, 213:225]

Дополнительная литература 3[697:706].
Контрольные вопросы
1. На какие типы подразделяются оперативные ЗУ по принципу работы
запоминающих элементов и хранение информации в нем?
 2. Чем отличаются запоминающие устройства со структурами 2D и 3D
друг от друга?
3. Построить схему запоминающего элемента памяти статического типа в
базисе ТТЛ и описать особенности его работы.
4. Построить схему запоминающего элемента памяти статического типа на
nМДП-транзисторах и описать особенности его работы.
5. Какие режимы работы характерны для запоминающего элемента памяти
статического типа?
6. В чем заключается принципиальное отличие статической памяти от
динамической?