Тема 3. Комбинационные цифровые устройства.

Шифраторы, дешифраторы, мультиплексоры и демультиплексоры.

Комбинационными называются логические устройства, выходные сигналы которых в любой дискретный
момент времени однозначно определяются логическими сигналами, имеющимися на их входах в тот же момент
времени. Cреди комбинационных устройств на практике наиболее широко используются типовые
функциональные узлы: шифраторы, дешифраторы, мультиплексоры, демультиплексоры, компараторы,
преобразователи кодов, схемы контроля, сумматоры и т. д.
Шифратор предназначен для преобразования кода “1 из N” в двоичный. При подаче активного
логического сигнала на один из входов шифратора на его выходе формируется двоичный код,
соответствующий номеру возбужденного входа (т. е. десятичному числу). Шифратор, имеющий 2 n входов и n
выходов, называется полным. Если число входов шифратора меньше 2n, он называется неполным.
Рассмотрим пример построения шифратора для преобразования десятичных чисел от 0 до 9
(десятиразрядного единичного кода) в двоично-десятичный код. Работа такого шифратора описывается
следующими логическими уравнениями:
y 0 =x 1 + x 3 + x 5 + x 7 + x 9 ; y 1 =x2 + x3 + x 6 + x 7 ;
y 2 =x 4 + x 5 + x6 + x 7 ; y 3 =x 8 +x 9 , (3.1)
которые составляются на основании таблицы истинности[1,2].
Условное графическое обозначение шифратора, соответствующее логическим уравнениям (4.1) приведено
на рис. 4.1.. Шифратор иногда называют «кодером» (от англ. coder) и он используется, например, для перевода
десятичных чисел, набранных на клавиатуре кнопочного пульта управления, в двоичные числа. При
этом на его выходах формируется двоичный код числа, соответствующего
наибольшему номеру возбужденных входов. Очевидно, при наличии только одного
возбужденного входа шифратор с приоритетом работает так же, как и двоичный.
Приоритетные шифраторы применяются для выполнения более сложной операции,
например, для выбора источника запроса на право первоочередного обслуживания
(пользования каким-либо ресурсом).
Рис. 3.1. Условное графическое обозначение шифратора
Дешифратор или декодер предназначен для преобразования n-разрядного двоичного кода на входе
в комбинацию сигналов на выходе в виде кода “1 из m”, где n и m – соответственно число входов и
выходов дешифратора. Каждая выходная функция дешифратора однозначно соответствует одной из m
возможных комбинаций входных сигналов. Другими словами, для каждой конкретной комбинации
входных сигналов соответствующая ей выходная функция принимает определенное значение, равное,
например логической 1, в то время как на других – значения функций ровно логическому 0. Если число
входов дешифратора n связано с числом его выходов m соотношением m = 2n , то дешифратор называется
полным. Если m < 2n , то такой дешифратор называется неполным. Например, неполным называется
дешифратор, имеющий 4 входа и 10 выходов, который используется для преобразования двоичного кода в
двоично-десятичный. Работа дешифратора описывается таблицей истинности[1-3].
Схемотехнически дешифраторы реализуются на логических элементах (ЛЭ) И или И - НЕ. В
последнем случае дешифратор называют дешифратором с инверсными выходами. В самой простой схеме
дешифратора, называемой линейной, для реализации каждой выходной функции используется отдельный
n-входовой логический элемент И или И - НЕ. На входы ЛЭ И (или И - НЕ) подается соответствующая
комбинация значений входных сигналов. Условное графическое обозначение дешифратора на ЛЭ И - НЕ
приведена на рис. 3.2. На выходе каждого из ЛЭ И - НЕ реализуется инверсия одной из m выходных
функций. В основном поле условного обозначения проставляются буквы DC (от английского слова
Decoder). Входы дешифратора обозначаются их двоичными весами. Микросхемы дешифраторов
обычно имеют входы стробирования, активные логические сигналы на которых
разрешают их работу. Наличие входа стробирования позволяет на основе нескольких
микросхем дешифраторов при необходимости увеличения разрядности входного кода
построить структуры дешифраторного дерева, т. е. из малоразрядных дешифраторов
получить схему наращивания разрядности дешифратора. Линейная схема дешифратора,
нашедшая широкое распространение и содержит минимальное число ЛЭ и имеет наибольшее
Рис. 3.2. Условное графическое обозначение дешифратора.

быстродействие по сравнению с каскадными (пирамидальными и прямоугольными) дешифраторами.

Быстродействие линейного дешифратора практически определяется задержкой переключения одного
логического элемента. Однако при увеличении разрядности n входного кода проявляются преимущества
каскадных дешифраторов, схемы которых оказываются проще одноступенчатых дешифраторов по числу
необходимых элементарных (двухвходовых) ЛЭ.. Дешифраторы применяются для построения
мультиплексоров, демультиплексоров, преобразователей кодов и т. д. В запоминающих устройствах с
помощью дешифраторов выбираются ячейки для считывания или записи информации. В системах
ввода/вывода дешифраторы применяются для выбора одного из многих портов, посылающих или
принимающих данные. Наряду с дешифраторами типа “1 из 2 n” существуют и дешифраторы специального
назначения, преобразующие коды или числа в те или иные нужные в частных случаях формы. Например, с
помощью специального дешифратора можно осуществить преобразования кода 8421 BCD в
семисегментный код. Такой дешифратор-преобразователь позволяет выбрать определенный набор
сегментов светового индикатора так, чтобы получить на нем изображение десятичной цифры,
представленной в коде 8421 BCD (в четырехбитовом двоично-десятичном коде) на входах дешифратора.
Мультиплексоры предназначены для передачи информации, поступающей по нескольким входным
каналам на один выход. Кроме информационных входов в мультиплексоре имеются адресные
(управляющие) и стробирующие входы, разрешающие работу мультиплексора. Сигналы на адресных
входах определяют, какой из информационных входов в данный момент подключен к выходу. Обычно
между числом информационных входов m и числом адресных входов n действует соотношение m = 2n.
Работа мультиплексора, имеющего 1 стробирующий, 2 адресных и 4 информационных входа,
описывается следующим логическим уравнением:
(3.2)
F=x 0⋅a1⋅a0⋅E +x 1⋅a 1⋅a 0⋅E+x 2⋅a1⋅a0⋅E+x 3⋅a1⋅a0⋅E ,
где Е – сигнал на входе стробирования, активный уровень которого разрешает работу мультиплексора.
Если на стробирующий вход разрешения работы Е подан сигнал логической 1 (Е = 1), то выходной
сигнал мультиплексора становится равным нулю, независимо от значений информационных х i и адресных
a j сигналов (i = 0, 1, 2, 3 и j = 0, 1). Схема мультиплексора, соответствующая логическому уравнению
(3.2) и его условное графическое обозначение, приведены на рис. 4.3. В схеме на рис. 3.3 элементы И - НЕ
управляются выходными сигналами дешифратора, на входы которого подаются адресные сигналы. Таким
образом, с помощью дешифратора выбирается один из четырех элементов И-НЕ, и через него и ЛЭ
И - НЕ с 4-мя входами во второй ступени информация с входной линии передается на выход.
Мультиплексоры обозначают через MUX (от англ. multiplexor) или MS (multiplexor selector). Вход
разрешения работы Е используется также для расширения функциональных возможностей
мультиплексора, например, для увеличения числа информационных входов (наращивания разрядности
входного слова) мультиплексора и синхронизации его работы с работой других устройств.
Мультиплексоры применяются в качестве коммутаторов-селекторов сигналов для преобразования
параллельного кода в последовательный. Мультиплексоры также применяются для реализации так
называемого комбинационного устройства сдвига, обеспечивающего сдвиг двоичного числа по разрядам.

а) б)
Рис. 3.3. Схема мультиплексора (а) и его условное графическое обозначение (б)

Демультиплексоры предназначены для управляемой передачи данных с одного информационного входа в

один из нескольких выходов, в зависимости от сигналов на его адресных входах. Таким образом,
демультиплексор выполняет функцию, обратную функции мультиплексора и в общем случае имеет один
информационный вход, n адресных входов и m информационных выходов. Обычно так же, как и у
мультиплексоров, m = 2n. В таком случае демультиплексор называется полным, а при m < 2n демультиплексор
называется неполным. Работа демультиплексора, имеющего 2 адресных входа, 4 информационных выхода,
1 информационный вход и вход стробирования описывается следующими логическими уравнениями:
 (3.3)
Схема демультиплексора, построенная на ЛЭ И - НЕ согласно уравнениям (4.3), и его условное
графическое обозначение приведены на рис. 4.4.

а) б)
Рис. 3.4. Схема демультиплексора (а) и его условное графическое обозначение (б)

Демультиплексоры обозначают через DMS или DMX. Следует отметить, что в схеме демульти-
плексора на рис. 3.4, а для управления логическими элементами И - НЕ можно использовать дешифратор
на 2 входа. Для наращивания числа выходов демультиплексора применяется тот же прием, что и при
увеличении числа входов мультиплексора. Демультиплексоры широко используются для преобразования
последовательного кода в параллельный. Демультиплексор можно использовать в режиме дешифратора,
если на его информационный вход подать стробирующий сигнал

Основная литература: 1[42:52], 2[46:60]

Дополнительная литература: 3[540:549].

Контрольные вопросы
1. Объясните принципы работы двоичного и приоритетного шифраторов.
2. Составьте таблицу истинности, поясняющую работу полного дешифратора для случая трех
входных переменных, и объясните принцип его работы.
3. Приведите схему мультиплексорного (демультиплексорного) дерева и для чего такая схема
применяется?
4. Напишите логическое уравнение, описывающее работу мультиплексора, имеющего 1
стробирующий, 2 адресных и 4 информационных входов.
5. Для чего предназначены мультиплексор и демультиплексор?