Состав типового персональный компьютер

Обычно под набором комплектующих, объединенных понятием “типовой

персональный компьютер”, понимают следующий их состав:
1. Корпус с блоком питания;
2. Системная (материнская) плата (motherboard);
3. Процессор (CPU – Control Processor Unit);
4. Оперативная память (RAM – Random Access Memory);
5. Видеокарта;
6. Жесткий диск (HDD – Hard Disk Drive , SSD-Solid State Drive)
7. Клавиатура (Keyboard);
8. Мышь (Mouse);
9. Дисковод CD-ROM (CD-RW, DVD);
10. Дисковод гибких дисков (FDD – Floppy Disk Drive);
11. Звуковая карта (Soundcard);
12. Модем;
13. Сетевая карта;
Другие устройства, как то: Монитор,принтеры, сканеры, дигитайзеры,
видео- и фотокамеры, джойстики, источник бесперебойного питания
(UPS).
и прочие, по отношению к компьютерной системе являются внешними.
 Внимание!
• Все современные ЭВМ имеют структуру
МПС
В настоящее время при покупке ПК нам
небходимо выбрать связку:
• Процессор
• Материнская плата
• Видеокарта
• Память
• SSD-HDD
 Структурные схемы ПЭВМ

• Одношинная структура ПК
• Мостовая архитектура
• Хабовая архитектура
• А) два хаба
• Б)один хаб
 Одношинная структура ПК
(схема ПЭВМ c магистральной архитектурой и non-name-системной шиной)
 Что же это такое?
Чипсет (англ. chipset) — набор
микросхем, спроектированных для
совместной работы с целью
выполнения набора каких-либо
функций. Так, в компьютерах чипсет,
размещаемый на материнской плате,
выполняет роль связующего
компонента, обеспечивающего
совместное функционирование
подсистем памяти, центрального
процессора (ЦП), ввода-вывода и
других. Чипсеты встречаются и в
других устройствах, например, в
радиоблоках сотовых телефонов.
 Одношинная структура ПК
(схема ПЭВМ c магистральной архитектурой и brend-name-системной шиной)
Структура ПЭВМ с хабовой архитектурой чипсета
Микропро
цессор

Графический Graphics
DDR
интерфейс and
SDRAM
Memory
Controller
Hub(GMCH)

2 канала IDE
Аудиоканалы
ATA
AC’97 (HDA с 2004 г.)
I/O
(Serial ATA) Controller
Hub
LPC (ICH) PCI (133 Мб/с)

LPC I/O Bus

Controller

L C C P P Fireware
P O O S S Hub
T M M / / Controller
1 2 2 2 (FWH)
Порты USB
Чипсет с хабовой архитектурой состоит из 2-х
основных микросхем:

◊ MCH (Memory Control Hab)— контроллер-

концентратор памяти — Северный мост
(Northbridge )

◊ ICH (Input-Output Control Hub)— контроллер-

концентратор ввода-вывода — Южный мост
(Southbridge )
 MCH (Memory Controller Hab)— контроллер-
концентратор памяти — Северный мост (Northbridge )

Определяет:
□ частоту системной шины;
□ возможный тип оперативной памяти, её
максимальный объем и скорость обмена
информацией с процессором ;
□ наличие шины видеоадаптера, её тип и
быстродействие;
□ возможно встроенное графическое ядро.
 ICH (I/O Controller Hub)— контроллер-концентратор
ввода-вывода — Южный мост (Southbridge )
).
Микросхема, которая реализует «медленные» взаимодействия на материнской
плате между чипсетом материнской платы и её компонентами.
Функционально южный мост включает в себя:

• шину PCI;
• DMA контроллер;
• контроллер прерываний;
• SATA или PATA контроллеры;
• шину LPC Bridge;
• часы реального времени (Real Time Clock);
• управление питанием (Power management (APM и ACPI);
• энергонезависимую память BIOS (CMOS);
• звуковой контроллер AC’97 (опционально) ;
• SMBus (SM шина) или интерфейс I2C.
Platform Controller Hub — это семейство микросхем, представленных Intel в 2008 году
вместе с Nehalem. Так как функции северного моста переместились в процессор, то PCH
выполняет роль южного моста.
До этого использовалась Intel Hub Architecture (MCH (GMCH) + ICH), начиная с i810 и
заканчивая P45/X48.
PCH контролирует определенные каналы передачи данных и вспомогательные функции,
используемые в сочетании с процессорами Intel. К их числу относятся синхронизация
(системные часы), Flexible Display Interface (FDI) and Direct Media Interface (DMI), хотя FDI
используется только с CPU, имеющим интегрированный графический процессор.
В новой архитектуре функции перераспределены между центральным концентратором и
центральным процессором: некоторые функции северного моста, контролер памяти и
линии PCI-E были интегрированы в CPU, в то время как PCH взял на себя остальные
функции северного и южного мостов.
 Чипсеты для x86-процессоров
В создании чипсетов, обеспечивающих поддержку
новых процессоров, в первую очередь
заинтересованы фирмы-производители процессоров.

Список основных производителей чипсетов для

архитектуры x86:
• Intel
• NVidia
• ATI/AMD
• Via
• SiS
С появлением шины PCI отдельные микросхемы чипсета стали называть мостами. Так появились
устоявшиеся термины северный мост (North Bridge) и южный мост (South Bridge) чипсета (см. рис. ).
Северный мост соединяется непосредственно с процессором, а южный мост — с северным.
В некоторых случаях производители объединяют северный и южный мосты в одну микросхему. Если чипсет
— это всего одна микросхема, то такое решение называют одночиповым, а если две — двухмостовой схемой.
Северный мост чипсета раньше содержал контроллер памяти. Теперь ч контроллер памяти включается
непосредственно в кристалл процессора. Контроллер графической шины PCI Express х16 взаимодействия с
северным мостом или с процессором.
В некоторых случаях северный мост чипсета может содержать дополнительные линии PCI Express xl для
организации взаимодействия с картами расширения, имеющими соответствующий интерфейс.
На южный мост чипсета возлагается функция организации взаимодействия с устройствами ввода-вывода.
Южный мост содержит контроллеры жестких дисков (SATA и/или РАТА), USB-контроллер, сетевой
контроллер (только МАС-уровень), контроллер шин PCI и PCI Express, контроллер прерывания и DMA-
контроллер. Кроме того, в южный мост обычно встраивается звуковой контроллер (в этом случае еще
необходима внешняя к чипсету микросхема кодека). Также южный мост соединяется еще с двумя важными
микросхемами на материнской плате: микросхемой ROM-памяти BIOS и микросхемой Super I/O, отвечающей
за последовательные и параллельные порты и дисковод.
Для соединения северного и южного мостов друг с другом используется специальная выделенная шина,
причем разные производители используют для этого разные шины (с различной пропускной способностью):
•Intel: DMI (Direct Media Interface);
•AMD (унаследовала от ATI): HyperTransport, PCI Express;
•NVIDIA: HyperTransport;
•SiS (Silicon Integrated Systems): MuTIOL;
•VIA:V-Link.
ПРИМЕЧАНИЕ
Как правило, название чипсета совпадает с названием северного моста, хотя правильнее указывать именно
совокупность северного и южного мостов. Дело в том, что во многих случаях один и тот же северный мост чипсета
может сочетаться с различными вариантами южных мостов.
Чипсет является основой любой материнской платы. Фактически функциональность материнской платы и ее
производительность на 90 % определяются именно чипсетом. От него зависят поддерживаемый тип
процессора, тип памяти, а также функциональные возможности по подключению периферийных устройств.
 Слабые места
архитектуры:
X86 архитектура • Северный
мост – “узкое
горлышко
системы”
• Задержки в
обращении к
памяти и
устройствам
ввода-вывода
• Сложно
поддерживать
мультипроцесс
орную систему
Если посмотреть внимательно на блок-схему на рис. 4.2. , то можно заметить, что поток информации от
процессора к оперативной памяти и обратно проходит через электронику чипсета. Даже если в чипсете
есть только буферные цепи, то они вносят небольшую задержку времени, пусть аже в идеале и в один
такт системной шины. Для современных компьютерных систем подобная задержка— это уже много,
поэтому сначала корпорация AMD. а потом и Intel перенесли контроллер памяти на кристалл
процессора (рис. 4.2. б). При таком принципе построения процессор работает с памятью
непосредственно, и ликвидируются лишние звенья, что повышает общую производительность системы.
Кроме вариантов построения системной платы, приведенных на рис. 4.2. существуют и другие, которые
зависят от архитектуры процессора . Например, в последнее время становится популярным перенос
интерфейса видеокарты (для PCI-E) с чипсета на цепи, расположенные нв кристалле процессора, что
ускорист работу графической подсистемы. В частности, допустимо все контролеры внешних устройств
смонтировать на кристалле процессора, заметим, что подобная схема применяется еще со времен
процессоров Intel 80186. но в настольных компьютерах не прижилась.
 Front Side Bus (FSB)
• Front Side Bus (FSB) — шина, обеспечивающая соединение между x86-
совместимым центральным процессором и внутренними устройствами.
• Как правило, современный персональный компьютер на базе x86-
совместимого микропроцессора устроен следующим образом:
микропроцессор через FSB подключается к системному контроллеру,
который обычно называют «северным мостом», (англ. Northbridge).
Системный контроллер имеет в своём составе контроллер ОЗУ (в
некоторых современных персональных компьютерах контроллер ОЗУ
встроен в микропроцессор), а также контроллеры шин, к которым
подключаются периферийные устройства. Получил распространение
подход, при котором к северному мосту подключаются наиболее
производительные периферийные устройства, например, видеокарты с
шиной PCI Express 16x, а менее производительные устройства
(микросхема BIOS'а, устройства с шиной PCI) подключаются к т. н.
«южному мосту» (англ. Southbridge), который соединяется с северным
мостом специальной шиной. Набор из «южного» и «северного» мостов
называют набором системной логики, но чаще применяется калька с
английского языка «чипсет» (англ. chipset).
• Таким образом, FSB работает в качестве магистрального канала между
процессором и чипсетом.
• Некоторые компьютеры имеют внешнюю кэш-память, подключенную
через «заднюю» шину (англ. back side bus), которая быстрее, чем FSB, но
работает только со специфичными устройствами.
• Каждая из вторичных шин работает на своей частоте (которая может быть
как выше, так и ниже частоты FSB). Иногда частота вторичной шины
является производной от частоты FSB, иногда задаётся независимо.

•Частота системной шины FSB постепенно возрастала
с 50 МГц, для процессоров класса Intel Pentium и AMD
K5 в начале 1990-х годов, до 400 МГц, для процессоров
класса Xeon и Core 2 в конце 2000-х. При этом
пропускная способность возрастала с 400 Мбит/с до
12800 Мбит/с. Шина FSB использовалась в
процессорах типа Атом, Celeron, Pentium, Core 2, и
Xeon вплоть до 2008 года. На данный момент эта шина
вытеснена системными шинами DMI, QPI и Hyper
Transport.
Front Side Bus (FSB) — шина,
обеспечивающая соединение между
x86-совместимым центральным
процессором и внутренними
устройствами или еще можно сказать,
что это системная шина, используемая
для связи центрального процессора с
северным мостом в 1990-х и 2000-х
годах. FSB разработана компанией Intel
и впервые использовалась в
компьютерах на базе процессоров
Pentium. Изначально, FSB была
параллельной шиной, при помощи
которой все компоненты подключались к
материнской плате. С тех пор,
соединение типа точка-точка заменили
FSB (QPI,DMI, Hiper Transport).
 Front Side Bus
(FSB) — шина,
обеспечивающая
соединение между
x86-совместимым
центральным
процессором и
и 2000-ые годы
внутренними
1990-ые
устройствами.
Скорость передачи для шины
данных SDR FSB

Сделаем расчет скорости передачи данных

для 64 разрядной системной шины,
работающей на тактовой частоте в 100 МГц.
100 * 64 = 6400 Мбит/сек
6400 / 8 = 800 Мбайт/сек
Разрядность FSB = разрядности шины данных CPU
• QDR-шина (Quadruple Data Rate или четырехкратная
скорость передачи данных, также часто называемая
QuadPumped): FSB передает четыре пакета данных за один
тактовый сигнал. Тактовая частота такой шины составляет
от 100 до 400 МГц. Обозначение: FSB от 400 до FSB 1600.
• DDR-шина (Double Data Rate или двукратная скорость
передачи данных, также часто называемая doublePumped):
FSB передает два пакета данных за один тактовый сигнал.
Тактовая частота такой шины составляет от 100 до 200
МГц. FSB от 200 до FSB 400.
• SDR-шина (Single Data Rate или обычная скорость
передачи): FSB передает только один пакет данных за один
тактовый сигнал. В таком случае тактовая частота FSB
составляет 100 МГц – FSB 100.
 FSB
QDR-шина DDR-шина SDR-шина

FSB передает FSB передает FSB передает

четыре пакета два пакета только один
данных за данных за пакет данных за
один тактовый один тактовый один тактовый
сигнал сигнал сигнал
 Параметры FSB у некоторых микропроцессоров
Теоретическая пропускная
Процессор частота FSB Тип FSB
способность
Pentium II 66 / 100 МГц GTL+ 533 / 800 МБ/с
Pentium III 100 / 133 МГц AGTL+ 800 / 1066 МБ/с
Pentium 4 100 / 133 / 200 МГц QPB 3200 / 4266 / 6400 МБ/с [1]
Pentium M 100 / 133 МГц QPB 3200 / 4266 МБ/с [1]
Pentium D 133 / 200 МГц QPB 4266 / 6400 МБ/с [1]
Pentium 4 EE 200 / 266 МГц QPB 6400 / 8533 МБ/с [1]
Intel Core 133 / 166 МГц QPB 4266 / 5333 МБ/с [1]
Intel Core 2 200 / 266 / 333 / 400 МГц QPB 6400 / 8533 / 10660 / 12800 МБ/с [1]
Xeon — ядро P6 100 / 133 МГц GTL+ 800 / 1066 МБ/с
100 / 133 / 166 / 200 / 266 / 3200 / 4266 / 5333 / 6400 / 8533 / 10660
Xeon — ядро NetBurst QPB
333 МГц МБ/с [1]
Xeon — ядро Penryn 266 / 333 / 400 МГц QPB 8533 / 10660 / 12800 МБ/с [1]
Athlon 100 / 133 МГц EV6 1600 / 2133 МБ/с [2]
Athlon XP 133 / 166 / 200 МГц EV6 2133 / 2666 / 3200 МБ/с [2]
Почти все AMD K8 HyperTranspor
800 / 1000 МГц 6400 / 8000 МБ/с [2]
Athlon 64/FX/Opteron t v1
Новое поколение AMD K8 и
все K10 HyperTranspor
1600 / 1800 / 2000 МГц 12800 / 14400 / 16000 МБ/с [2]
Turion 64 X2/Phenom/Phenom t v3
II
PowerPC 970 900 / 1000 / 1250 МГц — 7200 / 8000 / 10000 МБ/с
. процессоры Pentium 4, Pentium M, Pentium D, Pentium EE, Xeon, Intel Core и Intel Core 2 используют системную шину
QPB (Quad Pumped Bus), передающую данные 4 раза за цикл.
. Шины EV6 и HT передают данные два раза за цикл(англ. Double data rate)
 Локальные шины процессора
QPI –DMI–HyperTransport
Шины третьего поколения больше похожи на
компьютерные сети, чем на изначальные идеи шин, с
большими накладными расходами, чем у ранних
систем.
В «шинной» сфере, как среди внутренних, так и среди
периферийных шин, наблюдается тенденция перехода от
синхронных параллельных шин к высокочастотным
последовательным. (Заметьте, «последовательные» – не
обязательно значит «однобитные», здесь возможны и 2, и
8, и 32 бит ширины при сохранении присущей
последовательным шинам пакетной передачи данных, то
есть в пакете импульсов данные, адрес, CRC и другая
служебная информация разделены на логическом уровне
• QPI (QuickPath Interconnect) –
последовательная шина типа точка-
точка для соединения процессоров
между собой и с чипсетом,
разработанная фирмой Intel. QPI
создавался в ответ на разработанную
ранее фирмой AMD шину
HyperTransport. Используется в топовых
процессорах Intel Core i7 и некоторых
Core i5.
 QuickPath Interconnect

• последовательная шина типа точка-точка,

используемая для связи процессоров между
собой и с чипсетом.
• Представлена компанией Intel в 2008 году.
• Двунаправленная.
QPI (QuickPath Interconnect) – последовательная
шина типа точка-точка, используемая для связи
процессоров между собой и с чипсетом.
Представлена компанией Intel в 2008 году и
используется в HiEnd процессорах типа Xeon, Itanium
и Core i7.
Шина QPI - двунаправленная, то есть для обмена в
каждую сторону предусмотрен свой канал, каждый из
которых состоит из 20 линий связи. Следовательно,
каждый канал – 20-разрядный, из которых на полезную
нагрузку приходится только 16 разрядов. Работает шина
QPI со скоростью - 4.8 и 6.4 ГТр/с, при этом максимальная
пропускная способность составляет 19,2 и 25,6 ГБайт/с
соответственно.
 Intel QuickPath Interconnect
(QPI)
Последовательная кэш-когерентная шина типа точка-точка для соединения
процессоров между собой и с чипсетом, разработанная фирмой Intel. QPI
создавался в ответ на разработанную ранее консорциумом во главе с
фирмой AMD шину HyperTransport.
 Direct Media Interface

• последовательная шина типа

точка-точка, используемая для
связи процессора с чипсетом и
для связи южного моста
чипсета с северным.
• Разработана компанией Intel в
2004 году.
• Часто в процессоры,
использующие связь с
DMI чипсетом по шине DMI,
встраивают контроллер шины
PCI Express, обеспечивающий
взаимодействие с
видеокартой. В этом случае
надобность в северном мосте
отпадает, и чипсет выполняет
только функции
взаимодействия с платами
расширения и периферийными
устройствами.
Для связи процессора с чипсетом обычно используется 4 канала
DMI, обеспечивающих максимальную пропускную способность до
10 Гбайт/с, для ревизии DMI 1.0, и 20 Гбайт/с, для ревизии DMI 2.0,
представленной в 2011 году. В бюджетных мобильных системах
может использоваться шина с двумя каналами DMI, что в два раза
снижает пропускную способность по сравнению с 4-х канальным
вариантом.
Часто в процессоры, использующие связь с чипсетом по шине DMI,
встраивают, наряду с контроллером памяти, контроллер шины PCI
Express, обеспечивающий взаимодействие с видеокартой. В этом
случае надобность в северном мосте отпадает, и чипсет выполняет
только функции взаимодействия с платами расширения и
периферийными устройствами. При такой архитектуре материнской
платы не требуется высокоскоростного канала для взаимодействия
с процессором, и пропускной способности шины DMI хватает с
избытком.
• DMI (Direct Media Interface)
– последовательная шина
разработанная Intel для
подсоединения южного
моста материнской платы
(ICH) к северному мосту.
Магистраль DMI в
некоторых современных
процессорах используется
для подсоединения чипсета
к процессору (для Core i3,
Core i5 и некоторых серий
Core i7).
Первая версия HyperTransport была представлена в 2001
году, и позволяла производить обмен со скоростью 800
МТр/с (800 Мега Транзакций в секунду)с максимальной
пропускной способностью - 12.8 ГБайт/с. 18 августа 2008
года была выпущена модификация 3.1, работающая со
скоростью 3.2 ГТр/с, с пропускной способностью - 51.6
Гбайт/с. На данный момент это - самая быстрая версия
шины HyperTransport.
Технология HyperTransport - очень гибкая, и позволяет
варьировать, как частоты шины, так и ее разрядность. Это
позволяет использовать ее не только для связи
процессора с северным мостом и ОЗУ, но и в медленных
устройствах. При этом возможность уменьшения
разрядности и частоты ведет к экономии энергии.
 HyperTransport

• Универсальная высокоскоростная шина типа

точка-точка с низкой латентностью,
используемая для связи процессора с
северным мостом.
• Шина - двунаправленная.
• Работает по технологии DDR (Double Data
Rate).
HyperTransp
ort
Шина HyperTransport (HT), ранее
известная как Lightning Data Transport
(LDT), — это двунаправленная
последовательно/параллельная
компьютерная шина с высокой пропускной
способностью и малыми задержками. Для
разработки и продвижения данной шины
был образован консорциум HyperTransport
Technology.
 Подключение кэш-памяти L2 для процессоров
типа Pentium II и Pentium III др. (концепция DIB)

BSB

Процессор
Шина Кэш-память
Ядро кэш-памяти L2

FSB
Шина
процессора

Чипсет

микросхема Шина памяти Оперативная

North Bridge память
• Back side bus (BSB) — шина кэш-памяти
второго уровня в процессорах с
двойной независимой шиной (англ. DIB
- Dual Independed Bus).

• Для связи с контроллером памяти

предназначена FSB (Front side bus),
работающая в качестве магистрального
канала между процессором и чипсетом.
В некоторых случаях производители объединяют северный и южный мосты в одну
микросхему. Если чипсет — это всего одна микросхема, то такое решение называют
одночиповым, а если две — двухчиповой схемой (мостовой или хабовой.
Intel® P35-двухчиповый чипсет
Если посмотреть внимательно на блок-схему на рис. 4.2. , то можно заметить, что поток информации от
процессора к оперативной памяти и обратно проходит через электронику чипсета. Даже если в чипсете
есть только буферные цепи, то и они. увы, вносят небольшую задержку времени, пусть лаже в идеале и
в один такт системной шины. Для современных компьютерных систем подобная задержка— это уже
много, поэтому сначала корпорация AMD. а потом и Intel перенесли контроллер памяти на кристалл
процессора (рис. 4.2. б). При таком принципе построения процессор работает с памятью
непосредственно, и ликвидируются лишние звенья, что повышает общую производительность системы.
Кроме вариантов построения системной платы, приведенных на рис. 4.2. существуют и другие, которые
зависят от архитектуры процессора
Например, в последнее время становится популярным перенос интерфейса видеокарты (для PCI-E) с
чипсета на цепи, расположенные нв кристалле процессора, что ускорист работу графической
подсистемы. В частности, допустимо все контролеры внешних устройств смонтировать на кристалле
процессора, заметим, что подобная схема применяется еще со времен процессоров Intel 80186. но в
настольных компьютерах не прижилась.
Материнские платы+
чипсеты
 Как правило , на СП непосредственно
расположены:

1. разъем для подключения микропроцессора;

2. набор системных микросхем (чипсет, chipset), обеспечивающих
работу микропроцессора и других узлов машины;
3. микросхема постоянного запоминающего устройства,
содержащего программы базовой системы ввода-вывода (Basic
Input-Output System — BIOS);
4. микросхема энергонезависимой памяти (питается от
автономного расположенного на MB аккумулятора), по типу
используемых электронных элементов называемая CMOS;
5. микросхемы кэш-памяти 2-го уровня (если они отсутствуют на
плате микропропроцессора) или кэш –память 3-го уравня.
6. разъмы для подключения модулей оперативной памяти
7. наборы микросхем и разъмы для системных, локальных и
переферийных интерфейсов
8. микросхемы мультимедийных устройств и т.д.
Типы материнских плат
Материнская плата под сокет 1155
• Понятие материнской платы (или системной платы)
появилось благодаря применению открытой архитектуры в
IBM совместимых персональных компьютерах (в
дальнейшем просто РС .
• Именно благодаря открытой архитектуре РС постепенно
вытесняют другие системы персональных вычислительных
устройств с рынка, даже такой гигант как Apple вынужден
частично открывать архитектуру.
• Производителям открытая архитектура очень не выгодна,
но зато очень удобна пользователям. Производители
постоянно пытаются ее либо полностью, либо частично
закрыть, но как известно ничего не выходит.
• В РС материнская плата является ядром этой архитектуры,
и она больше всего влияет на то, какие блоки можно
соединять между собой, но нужно четко понимать
системная плата такой же блок
 Существующие разновидности
конструкции материнских плат
• на плате жестко закреплены все необходимые для
работы микросхемы — сейчас такие платы
используются лишь в простейших домашних
компьютерах, называемых одноплатными;
• непосредственно на системной плате размещается
лишь минимальное количество микросхем, а все
остальные компоненты объединяются при помощи
системной шины и конструктивно устанавливаются
на дополнительных платах {платах расширения),
устанавливаемых в специальные разъемы (слоты),
имеющиеся на материнской плате; компьютеры,
использующие такую технологию, относятся к
вычислительным системам с шинной архитектурой.
Важный параметр материнской платы- ее форм-фактор. Именно от
него зависит:
• Количество слотов расширения
• Слотов оперативной памяти
• Интегрированных контроллеров.
Существуют различные форм-факторы материнских плат,
отвечающие определенным спецификациям. На сегодняшний
день преобладает несколько типов: ATX, LPX, NLX, ВТХ. Кроме
того, есть их уменьшенные варианты: mini-АТХ, micro-ATX, flex-
ATX, micro-NLX, micro-BTX, pico-BTX и т. д.
Если же вы хотите приобрести материнскую плату, например,
специально оптимизированную под разгон, это все-таки
потребует от вас предварительно познакомиться с
возможностями платы.
Как уже упоминалось выше, форм-фактор материнской платы
задает не только ее геометрические размеры, но и количество
слотов расширения. Например, один PCI Express и шесть PCI-
слотов могут быть размещены только на платах формата АТХ
или Extended ATX. На платах меньшего размера количество
слотов будет другим (четыре у micro-ATX и три у flex-АТХ).
Часто один-два PCI-слота заменяются одним или двумя
слотами PCI Express.
 Форм-фактор или типоразмер
системной платы
Форм-фактор или типоразмер системной платы определяет ее размеры, тип
разъема питания, расположение элементов крепления (отверстий, клипсов),
размещение разъемов различных интерфейсов и т. д. Требования к
максимальным размерам системных плат приведены ниже.
Наименование Ширина, мм Глубина, мм
АТХ 305 244
Mini АТХ 284 208
Micro АТХ 244 244
Flex АТХ 229 191
АТ 305 330
Baby АТ 216 330
NLX 229 345
LPX 229 330
Mini LPX 229 279
Форм-факторы Размеры

Mini – ITX 17см x 17см

Nano – ITX 12см x 12см
Pico – ITX 10см x 7.2см
Компьютерные форм-факторы в масштабе, от меньшего к большему
Материнская плата форм-фактора pico-ITX
 Разъем для
модуля памяти Процессор

Модули основной и
КЭШ памяти 2 уровня
Разъемы для плат
расширения ISA

Разъемы для плат

расширения VLB
 Порт USB

Шина USB (Universal Serial Bus –

универсальная последовательная шина) обеспечивает подключение к
компьютеру одновременно нескольких периферийных устройств
(принтер, сканер, цифровая камера, Web-камера, модем и др.).
Эта шина обладает пропускной способностью до 60 Мбайт/с.
Из новинок, которые привнесли
новые процессоры Intel Core i7,
можно отметить трехканальную
память, что позволяет
смонтировать 6 слотов для
установки модулей памяти.
Блоки питания ПК
 Форм-фактор АТ

Рис. 3.11 т Задняя стенка корпуса компьютера форм-фактора AT: а - общий вид; б -
разъем для клавиатуры
В 1996 г. корпорация Intel предложила форм-фактор АТХ, который является серьезно
модернизированным форм-фактором AT. Глубокой переработке подверглась системная плата, на
которой были перегруппированы все основные элементы. В частности, процессор передвинут в зону
действия вентилятора блока питания, что, как считалось, улучшит охлаждение процессора (оказалось,
что это справедливо только для маломощных процессоров!). На системную плату штатно стали
монтировать с десяток интерфейсных разъемов, которые ранее монтировались отдельно на корпусе
компьютера.
Блок питания ATX, кроме стандартных для AT напряжений и сигналов, обеспечивает также
напряжение 3.3 В и имеет возможность включения и отключения основного питания по сигналу с
платы, которая имеет для этого программный интерфейс. Имеется также отдельная линия
слаботочного питания 5 В, напряжение на которой поддерживается постоянно и используется в цепях
управления основным питанием для отслеживания внешних сигналов запуска по сети, модему и т.п.
Для соединения блока питания с платой используется единый 20-контактный разъем ( см. рис 2). В
стандарте ATX оговорен также необязательный разъем, через который с блока питания на плату
подается информация о частоте вращения вентилятора, а с платы в блок питания - сигнал управления
вентилятором и контрольный уровень напряжения 3.3 В для более точной его стабилизации.
Наружные интерфейсные разъемы располагаются в области верхнего правого угла платы и могут
устанавливаться друг над другом. Для разъемов расширения отведена левая половина платы (до семи
разъемов); за счет вынесения процессора на правую сторону ограничения на длину устанавливаемых
плат отсутствуют. Разъемы для модулей памяти расположены посередине, а интерфейсные разъемы
дисков - в правом нижнем углу, в непосредственной близости от самих дисков.
Заглушка
 Разъёмы питания ATX

В течение развития стандарта (с 1995 ) стандарт на разъём питания менялся, при этом обеспечивалась
совместимость с предыдущими стандартами.
20-штырьковый разъём Использовался до появления Pentium 4.
20-контактный разъём ATX (вид на материнскую плату)
5V VSB — 5 В напряжения в режиме soft off PW OK — питание (5 В и 3,3 В) в порядке PS ON — при
замыкании на землю (Gnd) блок питания включается, при размыкании выключается. Gnd — «земля»
Дополнительный 4-контактный разъём ATX
С появлением процессора Pentium 4 / Athlon 64 потребляемая мощность существенно возросла, и
существующие провода на 5/3,3 В перестали справляться. Для обеспечения питанием процессора
было принято решение обеспечить отдельную (относительно высоковольтную: 12 В) линию. Обычно
этот разъём находится рядом с процессором.
24-контактный разъём ATX (вид на материнскую плату)
Используется в схемах питания процессоров Pentium 4 и Athlon 64 с шиной PCI Express.
Замечания:
от 20-штырькового разъёма 24-штырьковый разъём отличается лишь 4 новыми штырьками (на схеме
— слева), так что в большинстве случаев он оказывается совместим с старыми устройствами.
Положение защёлки по стандарту поменялось, так что для обеспечения совместимости со старыми
устройствами её часто делают достаточно длинной, чтобы перекрывать нужное положение в обоих
стандартах. Кроме того, у многих блоков питания дополнительные 4 штырька «отстёгиваются» от
основной колодки, что позволяет подключать их в материнские платы с 20-штырьковым разъёмом.
Обычно, в случае, если нет большой нагрузки, большинство материнских плат, рассчитанных на 24-
контактный разъём, могут работать и с 20-контактным разъёмом.
 24-контактный разъем питания материнской платы ATX12V 2.x
(20-контактный не имеет последних четырёх: 11, 12, 23 и 24)
Цвет Сигнал Контакт Контакт Сигнал Цвет
+3.3 V Оранжевый
Оранжевый +3.3 V 1 13
+3.3 V sense Коричневый
Оранжевый +3.3 V 2 14 −12 V Синий
Чёрный Земля 3 15 Земля Чёрный
Красный +5 V 4 16 Power on Зелёный
Чёрный Земля 5 17 Земля Чёрный
Красный +5 V 6 18 Земля Чёрный
Чёрный Земля 7 19 Земля Чёрный
Серый Power good 8 20 Не подключен
Фиолетовый +5 V standby 9 21 +5 V Красный
Жёлтый +12 V 10 22 +5 V Красный
Жёлтый +12 V 11 23 +5 V Красный

Orange +3.3 V 12 24 Земля

 Выходные напряжения
Блок AT вырабатывает стабилизированное напряжение +5 В (ток 10-50 А), а также
дополнительные +12 В (ток 3.5-15 А), -12 В (ток 0.3-1 А), -5 В (ток 0.3-0.5 А).
Основная мощность АТ-бло-ка распределена между напряжениями +5 В и +12 В
(соответственно, около 50% и 45% от общей мощности БП). Первое поступает, в
основном, на питание процессора, видеокарты, элементов материнской платы и
т.п. Второе же большей частью необходимо для подачи напряжения на
электродвигатели жестких дисков, 3.5"-дисководов, приводов CD-ROM, кулеров и
др. Остальные напряжения слаботочные и предназначены для питания
интерфейсных цепей. Кроме питающих напряжений, блок вырабатывает сигнал
Power Good, который поступает на плату через 0.1-0.5 с после включения пита ния
и при нормальных выходных напряжениях блока переводит систему в стандартный
режим работы.
В отличие от AT, блок питания в стандарте АТХ дополнительно предусматривает
наличие источника напряжением +3.3 В (ток 8-20 А) и средства программного от-
ключения питания. Такой блок питания имеет "дежурный" маломощный источник
+5V Standby для питания цепей управления и устройств, активных в спящем
режиме (например, факс-модема).
Мощность всех компонентов компьютера
Потребляемая мощность, Вт
Устройство

Видеокарта-акселератор AGP 20-40

Звуковая карта 5-15

Флоппи-дисковод 5-8

50х ATAPI CD-ROM 10-25

10х ATAPI DVD-ROM 10-25

4х /8х /32х SCSI CD-R/RW 17

RAM 128 Мб 10
Жесткий диск IDE. 5400 об/мин 5-11

Жесткий диск IDE. 7200 об/мин 5-15

Жесткий диск Ultra2 SCSI, 7200 об/мин 24

Жесткий диск SCSI, 10000 об/мин 10-40

Материнская плата (без CPU и RAM) 20-30

733 MHz Pentium III 23.5

 Корпус стандарта BTX

История
Формат был предложен в конце 2004 — начале 2005 компанией Intel (автором стандарта ATX),
однако оказался не очень популярным, так, в начале 2006 года большая часть настольных
компьютеров (согласно данным froogle) продавалась с форм-фактором ATX или microATX. Первый
компьютер форм-фактора BTX был продан компанией Gateway Inc. Dell так же выпускала
компьютеры в этом форм-факторе.
Однако, всё увеличивающееся тепловыделение процессоров Pentium 4, которое было главной
причиной создания BTX, вынудило корпорацию Intel перейти к другим путям наращивания
мощности, и поколение Intel Core уже было гораздо более энергоэффективным и "холодным".
Таким образом, главное преимущество BTX стало несущественным, и появились сомнения в
целесообразности его дальнейшей поддержки.
В сентябре 2006 года Интел отказалась от поддержки стандарта BTX
 Системные шины ПК

История развития,
Расчёт пропускной способности
 Типы и характеристики интерфейсов
Интерфейс - это аппаратное и программное обеспечение (элементы соединения и вспомогательные схемы
управления, их физические, электрические и логические параметры), предназначенное для сопряжения
систем или частей системы (программ или устройств). Под сопряжением подразумеваются следующие
функции:
• выдача и прием информации;
• управление передачей данных;
• согласование источника и приемника информации.
В связи с понятием интерфейса рассматривают также понятие шина (магистраль) - это среда передачи
сигналов, к которой может параллельно подключаться несколько компонентов вычислительной системы и
через которую осуществляется обмен данными. Очевидно, для аппаратных составляющих большинства
интерфейсов применим термин шина, поэтому зачастую эти два обозначения выступают как синонимы, хотя
интерфейс - понятие более широкое.
Для интерфейсов, обеспечивающих соединение "точка-точка" (в отличие от шинных интерфейсов),
возможны следующие реализации режимов обмена: дуплексный, полудуплексный и симплексный.
1. К дуплексным относят интерфейсы, обеспечивающие возможность одновременной передачи данных
между двумя устройствами в обоих направлениях.
2. В случае, когда канал связи между устройствами поддерживает двунаправленный обмен, но в каждый
момент времени передача информации может производиться только в одном направлении, режим обмена
называется полудуплексным. Важной характеристикой полудуплексного соединения является время
реверсирования режима - то время, за которое производится переход от передачи сообщения к приему и
наоборот.
3. Если же интерфейс реализует передачу данных только в одном направлении и движение потока данных в
противоположном направлении невозможно, такой интерфейс называют симплексным.
Важное значение имеют также следующие технические характеристики интерфейсов:
1. вместимость (максимально возможное количество абонентов, одновременно подключаемых к
контроллеру интерфейса без расширителей);
2. пропускная способность или скорость передачи (длительность выполнения операций установления и
разъединения связи и степень совмещения процессов передачи данных);
3. максимальная длина линии связи;
4. разрядность;
5. топология соединения
 Таблица 14.1. Системные интерфейсы

Шина NuBus ISA EISA MCA VLB PCI

Год выпуска 1979 1984 1989 1987 1987 1992

Разрядность данных 32 8/16 32 32/64 32 32/64

Разрядность адреса 32 20/24 32 32 32 32

Тактовая частота, МГц 10 4/8 8 10 <33 (Fцп) 33, 66

Макс. скорость, Мбайт/с 37 8-16 33 20/40 130 132/264, 520

Макс. кол-во устройств 6 15 16 2-3 10

Кол-во сигналов 96 62/98 188 178 112 124/188

 Шина ISA

ISA-8 bit ISA-16 bit

Шина ISA Расчёт Шина ISA Расчёт Макс.
Макс. Скор. Скор.
Год выпуска 1984 Год выпуска 1984
,Мбайт/с ,Мбайт/с
Разрядность данных 8 Разрядность данных 16
Разрядность адреса 20 8 бит/8* Разрядность адреса 24 16 бит/8*
*4.77 МГц= *8 МГц=
Такт. Частота,МГц 8 Такт. Частота,МГц 8
=4.77 =16 Мбайт/с
Макс. Скор.,Мбайт/с 4.77 Мбайт/с Макс. Скор.,Мбайт/с 16
Макс.кол-во устр-в 6 Макс.кол-во устр-в 6
Кол-во сигналов 62 Кол-во сигналов 98
 Шина EISA

Шина EISA Расчёт Макс. Скор.

,Мбайт/с
Год выпуска 1989
Разрядность данных 32
Разрядность адреса 32 32 бит/8* 8 МГц=
Такт. Частота,МГц 8 =32 Мбайт/с
Макс. Скор.,Мбайт/с 33
Макс.кол-во устр-в 15
Кол-во сигналов 188
 Шина MCA

Шина MCA Расчёт Макс. Скор. ,Мбайт/с

Год выпуска 1987
Разрядность данных 32/64
Разрядность адреса 32 32 бит/8* 10 МГц=
Такт. Частота,МГц 10 =16 Мбайт/с
Макс. Скор.,Мбайт/с 20/40
Макс.кол-во устр-в 16
Кол-во сигналов 178
Типичная система с низкоскоростной шиной устройств

ввода-вывода
Система с архитектурой локальной шины-
VLB
 Шина VLB

Шина VLB Расчёт Макс. Скор. ,Мбайт/с

Год выпуска 1987
Разрядность данных 32
Разрядность адреса 32 32 бит/8* 33 МГц=
Такт. Частота,МГц <33 =132 Мбайт/с
Макс. Скор.,Мбайт/с 130
Макс.кол-во устр-в 2-3
Кол-во сигналов 112
Система на основе PCI
 Шина PCI

Шина PCI Расчёт Макс. Скор. ,Мбайт/с

Год выпуска 1992
Разрядность данных 32/64
Разрядность адреса 32 32 бит/8* 33 МГц=
Такт. Частота,МГц 33,66 =132 Мбайт/с ;
64 бит/8* 33 МГц=
Макс. Скор.,Мбайт/с 132/264,520
=264 Мбайт/с ;
Макс.кол-во устр-в 10
64 бит/8* 66МГц=528 Мбайт/с
Кол-во сигналов 124/188
 Advanced Graphic Port

Режимы работы AGP Расчёт Макс.

Скор. ,Мбайт/с
Режим AGP 1x AGP 2x AGP 4x AGP 8x
Для 1x
Спецификация AGP 1.0 AGP 1.0 AGP 2.0 AGP 3.0 32 бит/8*
*66 МГц=
Уровни 3.3B 3.3B 1.5B 0.8B =264 Мбайт/с
напряжений
Макс.скорость 266 533 1066 2133
Мбайт/с Мбайт/с Мбайт/с Мбайт/с
PCI Express
 Немного истории PCI-E
• Последовательная системная шина общего назначения;
• Разработка была начата фирмой Intel
• Имя — PCI Express, на стадии проектирования была также
известна как 3GIO ((Third Generation Input/Output
Interconnection, 3GIO - Ввод-вывод третьего поколения) или
по кодовому имени рабочей группы и проекта «Arapahoe»,
причем оба названия (3GIO и PCI Express) являются
зарегистрированными торговыми марками PCISIG;
• Дата рождения — 22 июля 2002 года — опубликована базовая
спецификация протокола и сигнального уровня, а также
базовая спецификация на форм-фактор и энергопотребление
карт и разъемы;
• Фактически — это совокупность независимых
самостоятельных последовательных каналов передачи
данных ланов----линков;
• Несмотря на название, она не имеет почти ничего общего с
шиной PCI; более того - это вообще не шина. Тем не менее
маркетологи решили не избавляться от названия "РСI" -
благо, оно у всех на слуху.
 Архитектура PCI Express
Суть технологии PCI Express заключается в замене параллельной шины с ее многообразием задающих и
подчиненных устройств высокоскоростными двухточечными последовательными соединениями. Это
решение знаменует собой окончательный отход от шинной топологии, реализованной в шинах
ISA/EISA/PCI, и переход на топологию локальных сетей (особенно коммутируемых сетей Ethernet).
Основная идея такова: по сути, ПК - это набор микросхем процессора, памяти и устройств ввода-вывода,
которые необходимо соединить между собой. С учетом этого обстоятельства PCI Express выполняет роль
универсального коммутатора, соединяющего микросхемы по последовательным каналам. Стандартная
конфигурация PCI Express изображена на рис. xx

Как видно из рисунка, процессор, память и кэш подключены к мосту традиционным способом. Новым
элементом здесь является подключенный к мосту коммутатор (иногда он встраивается непосредственно в
микросхему моста). Между каждой микросхемой устройства ввода-вывода, с одной стороны, и коммутатором,
другой, устанавливается двухточечное соединение. Любое такое соединение состоит из двух однонаправленны
каналов - по одному в каждом из направлений между устройством и коммутатором. Каналы состоят из дву
проводов (сигнального и заземляющего), что обеспечивает высокую помехозащищенность в ход
высокоскоростной передачи сигналов. Такая архитектура отличается от предыдущей большей унификацией и
равноправием всех устройств.
PCI Express основывается на другом принципе, предусматривающем отправку пакетов данных от одного
устройства другому. Понятие пакета, состоящего из заголовка и полезной нагрузки, заимствовано из сетевы
технологий. В заголовке содержится управляющая информация, а значит, отпадает потребность в
многочисленных управляющих сигналах, которые играют важную роль при передаче по шине PCL Полезная
нагрузка содержит непосредственно передаваемые данные. Таким образом, ПК, поддерживающий технологию
Физической основой PCIe являются последовательные низковольтные
дифференциальные линии связи, по одной паре для передачи и приема данных.
Масштабируемость шины достигается кратным (1,2,4,8,16,32) увеличением числа
линий. Между участниками обмена данными по шине PCIe устанавливается
выделенный канал связи, ширина которого и тактовая частота обговариваются
устройствами в процессе инициализации канала. Здесь же происходит представление
данных в формате 8 или 10 бит. При необходимости 2 бита используются для
контроля за целостностью данных. Тем самым реализуется концепция обмена
данными «точка — точка». Теоретически полоса пропускания самого узкого канала
достигает 2,5 Гбит/с в каждом направлении. С внедрением в микросхемы технологии
медных соединений ожидается увеличение пиковой пропускной способности до 10
Гбит/с.
На уровне данных формируются пакеты для передачи по выделенному каналу и
добавляется контрольная сумма.
На уровне транзакций определяется готовность буфера принимающего устройства,
адресуется и пересылается пакет, проверяется его полученное и происходит повтор
при обнаружении сбоя. Система адресации и команд включает три стандартных
поля, совместимых с интерфейсом PCI (область памяти, адрес ввода-вывода,
инициализации и конфигурирования), а также дополнительное поле сообщений
(Message). В данном поле размещаются команды, требующие немедленного
выполнения: приоритетного выделения канала, прерывания, сброса и пр.
На уровне драйверов и конфигурирования архитектура PCIe полностью совместима
с интерфейсом PCI и потому является «прозрачной» для любой операционной
системы, поддерживающей PCI. Тем самым обеспечена поддержка спецификаций
ACPI и Plug-and-Play без какой-либо доработки общих программных компонентов.
Помимо оконечных устройств архитектурой интерфейса предусмотрено наличие
контроллеров (Host), мостов (Bridge) и переключателей (Switch), что позволяет
организовать сложную топологию каналов и обеспечить совместимость с другими
интерфейсами.
 PCI Express vs PCI
Последовательная шина Параллельная шина

CPU МОСТ ПАМЯТЬ МОСТ CPU

SWITCH
ДИСК

USB 2.0
GRAPH ДИСК SWITCH

DVD

USB 2.0 И ДР.

 PCI---PCI Express

• Канал (link), связывающий устройство с концентратором PCI Express,

представляет собой совокупность дуплексных последовательных
(однобитных) линий связи, называемых полосами (lane).Скорость
передачи одной полосы 2,5 Гбит/с (PCI Express 1.0 ). Таким образом,с
учетом кодирования 8B/10B пропускную способность однополосного
канала PCI Express 1.0 можно оценить, как 2500 Мбит/с / 10 бит/байт =
250 мегабайт/с .
 PCI Express — ключевые отличия
• Спецификация разделена на целый стек протоколов, каждый
уровень которого может быть усовершенствован, упрощен или
заменен не сказываясь на остальных. Например — может быть
использован иной носитель сигнала или может быть упразднена
маршрутизация в случае выделенного канала только для одного
устройства. Могут быть добавлены дополнительные контрольные
возможности. Развитие такой шины будет происходить гораздо
менее болезненно — увеличение пропускной способности не
потребует изменять контрольный протокол и наоборот. Быстро и
удобно разрабатывать адаптированные варианты специального
назначения;
• В изначальной спецификации заложены возможности горячей
замены карт;
• В изначальной спецификации заложены возможности создания
виртуальных каналов, гарантирования пропускной полосы и времени
отклика, сбора статистики QoS (Quality of Service — Качество
Обслуживания);
• В изначальной спецификации заложены возможности контроля
целостности передаваемых данных (CRC);
• В изначальной спецификации заложены возможности управления
питанием.
 PCI Express
• Используется избыточное защищенное от помех кодирование
— каждый байт при передаче представляется десятью битами;
• Пропускная способность 2.5 Гигабита (250 МБ) в секунду для
одного канала в каждом направлении одновременно (полный
дуплекс), однако, следует учесть, что эффективная скорость
передачи данных за вычетом избыточного кодирования
составляет 2 Гигабита (200 МБ) ровно;
• Стандартизированы 1, 2, 4, 8, 16 и 32 канальные варианты (до
6.4 эффективных Гигабайт в секунду соответственно, при
передаче в одну сторону и вдвое больше при передаче в обоих
направлениях). При передаче данных они передаются
параллельно (но не синхронно) по всем доступным каналам:
 Преимущества PCI Express
• Пакетная коммутация
• Увеличение скорости передачи данных
• Контроль целостности данных (CRC)
• “Горячая” замена карт
• Длина соединений до 50 см
• Масштабируемость
 • ИТОГИ
• Для подключения устройства PCI Express используется двунаправленное
последовательное соединение типа точка-точка, называемое Link; это резко
отличается от PCI, в которой все устройства подключаются к общей 32-
разрядной параллельной однонаправленной шине.
• Соединение между двумя устройствами PCI Express называется link, и состоит
из одного (называемого 1x) или нескольких (2x, 4x, 8x, 12x, 16x и 32x)
двунаправленных последовательных соединений lane. Каждое устройство
должно поддерживать соединение 1x.
• На электрическом уровне каждое соединение использует низковольтную
дифференциальную передачу сигнала (LVDS), приём и передача информации
производится каждым устройством PCI Express по отдельным двум
проводникам, таким образом, в простейшем случае, устройство подключается к
коммутатору PCI Express всего лишь четырьмя проводниками.
Использование подобного подхода имеет следующие преимущества:
• карта PCI Express помещается и корректно работает в любом слоте той же или
большей пропускной способности (например, карта x1 будет работать в слотах
x4 и x16);
• слот большего физического размера может использовать не все lane'ы
(например, к слоту 16x можно подвести линии передачи информации,
соответствующие 1x или 8x, и всё это будет нормально функционировать;
однако, при этом необходимо подключить все линии «питание» и «земля»,
необходимые для слота 16x).
• В обоих случаях, на шине PCI Express будет использовать максимальное
количество lane'ов доступных как для карты, так и для слота. Однако это не
позволяет устройству работать в слоте, предназначенном для карт с меньшей
пропускной способностью шины PCI Express (например, карта x4 физически не
поместится в слот x1, несмотря на то, что она могла бы работать в слоте x1 с
В отличие от шин ISA, EISA и PCI, в технологии PCI Express не
предусмотрен тактовый генератор. Устройства вправе начинать
передачу в любой момент, как только им будет, что передавать.
Такая свобода, с одной стороны, повышает быстродействие, с
другой, порождает проблему. Предположим, что 1 кодируется
напряжением +3 В, а 0 - напряжением 0 В. Если первые несколько
байтов равны нулю, как получатель узнает о том, что ему
передаются данные? Действительно - последовательность нулевых
битов трудно отличить от простоя канала. Эта проблема решается
при помощи так называемой 8/10-разрядной кодировки. Согласно
этой схеме, 1 байт фактических данных кодируется при помощи 10-
разрядного символа. Из 1024 возможных 10-разрядных символов
выбираются такие, которые за счет достаточного количества
фронтов без задающего генератора обеспечивают синхронизацию
отправителя и получателя по границам битов. В силу применения
8/10-разрядной кодировки суммарная пропускная способность
канала, равная 2,5 Гбайт/с, сужается до фактической пропускной
способности 2 Гбайт/с.
 Код 8б/10б
• Отказ от линии служебных сигналов –
добавление двух дополнительных битов к 8-ми
битному байту

“PCI Express” байт

1 0 1 1 0 0 1 0 0 1

• Потеря 20% пропускной способности:

20% - на служебные биты,
80% - на полезную информацию
 Соединение “точка-точка”
Устройство 1 Устройство 2

Теоретическая пропускная способность (P):

2.5 * 2 * 0.8
P= = 0.5 ГБ / с
8
где 2.5 — пропускная способность одного lane, Гбит/с;
2 — учёт того, что соединение 1x состоит из двух lane;
0.8 — коэффициент, учитывающий код 8б/10б;
1/8 — коэффициент для перевода Гбит/с в ГБ/с.
Пропускная способность, с учётом двунаправленной
передачи, для шин PCI Express 1.1 с разным
количеством связей указана в таблице:

1x 2x 4x 8x 12x 16x 32x

Используется связей (Lane)
Пропускная способность PCI Express 1.0, ГБ/c 0,5 1 2 4 6 8 16
Пропускная способность PCI Express 2.0, ГБ/c 1 2 4 8 12 16 32
 Пропускная способность PCI-E 1.0
с разным кол-вом lane

Кол-во Р Суммарная
lane одной link Р
1x 250 Мбайт/с 500 Мбайт/с

2x 500 Мбайт/с 1 Гбайт/с

4x 1 Гбайт/с 2 Гбайт/с

8x 2 Гбайт/с 4 Гбайт/с

16x 4 Гбайт/с 8 Гбайт/с

32x 8 Гбайт/с 16 Гбайт/с

Тип интерфейса Число Теоретическая
контактов в полоса пропускания,
разъеме Мбайт/сек
PCI (32 бит. 33 МГц) 120 133
PCI-Х (64 бит, 133 МГц) 184 1064
AGP8X 124 2133
PCI Express xl 36 500
PCI Express х4 64 2000
PCI Express х8 98 4000
PCI Express х16 164 8000
PCI Express х32 294 16000

Данные скорости справедливы для

спецификации PCIe 1.1.
 PCI Express 2.0
Группа PCI-SIG выпустила спецификацию PCI Express 2.0 15 января 2007 года.
Основные нововведения в PCI Express 2.0:
• Увеличенная пропускная способность. — cпецификация PCI Express 2.0 определяет
максимальную пропускную способность одного соединения lane как 5 Гбит/с, при этом
сохранена совместимость с PCI Express 1.1 таким образом, что плата расширения,
поддерживающая стандарт PCIE 1.1 может работать, будучи установленной в слот
PCIE 2.0. Внесены усовершенствования в протокол передачи между устройствами и
программную модель.
• Динамическое управление скоростью — для управления скоростью работы связи.
• Оповещение о пропускной способности — для оповещения ПО (операционной
системы, драйверов устройств и т.п.) об изменениях скорости и ширины шины.
• Расширения структуры возможностей — расширение управляющих регистров для
лучшего управления устройствами, слотами и интерконнектом.
• Службы управления доступом — опциональные возможности управления
транзакциями точка-точка.
• Управление таймаутом выполнения
• Сброс на уровне функций — опциональный механизм для сброса функций (имеются
в виду PCI funcs) внутри устройства (PCI device).
• Переопределение предела по мощности — для переопределения лимита мощности
слота при присоединении устройств, потребляющих бо́льшую мощность.
Внешняя кабельная спецификация PCIe.
• 7 февраля 2007 года PCI-SIG выпустила спецификацию внешней кабельной системы
PCIE. Новая спецификация позволяет использовать кабели длиной до 10 метров,
работающие с пропускной способностью 2,5 Гбит/с.
 PCI Express 3.0
• PCI-Express 3.0. обладает пропускной
способностью в 8 Гбит/с.
• PCI-Express 3.0 утверждена в 2009
году, а первые продукты на основе
нового интерфейса — в 2010 году.
 Пропускная способность PCIe
Битрейт в PCIe 1.0 составляет 2,5 Гбит/с.
Для расчёта пропускной способности шины необходимо учесть дуплексность[2] и
избыточность 8b/10b (8 бит в десяти). Например, дуплексная пропускная
способность соединения x1 составляет:
2,5 · 2 · 0,8 = 4 Гбит/с
где 2,5 — битрейт, Гбит/с;
2 — учёт дуплексности (двунаправленности);
0,8 — учёт избыточности 8b/10b для 1.0 и 2.0; 0,985 — для 3.0;
 Шина PCI-Express в 16 канальном варианте в качестве стандартной графической
шины общего назначения. Самый простой вариант перехода на PCI-Express для
стандартных по архитектуре настольных систем выглядит вот так

Первые системные платы с PCI-Express наборами логики (например, на базе i915)

включали один PCI-Express 16х слот, нацеленный в первую очередь на графические
ускорители. Вскоре будут доступны PCI-Express решения от NVIDIA (ускорители семейства
NV3X и NV4X, через мост HSI) и ATI (R423 с нативным PCI-Express интерфейсом и т.д.).
PCI Express 16х
Внешний вид
На фотографии 4 слота PCI Express: x4, x16, x1, опять
x16, внизу стандартный 32-разрядный слот PCI, на
материнской плате DFI LanParty nForce4 SLI-DR
 Поток данных
1х 4х
… …

2 БАЙТ 3 БАЙТ

1 БАЙТ 2 БАЙТ

0 БАЙТ 1 БАЙТ

0 БАЙТ
2 БАЙТ

1 БАЙТ 4 БАЙТ 5 БАЙТ 6 БАЙТ 7 БАЙТ

0 БАЙТ 0 БАЙТ 1 БАЙТ 2 БАЙТ 3 БАЙТ

LANE 0 LANE 0 LANE 1 LANE 2 LANE 3

 PCI Express
• Вся контрольная
информация
передается по тем же
линиям что и данные,
используется стек
протоколов, из
нескольких уровней,
включая
маршрутизацию
данных:
 Протокол и формат данных

СТЕК ПРОТОКОЛОВ ФОРМАТ ПАКЕТА

4 ПРОГРАММНЫЙ

3 ТРАНЗАКЦИЙ HEAD INFO

2 КАНАЛЬНЫЙ № HEAD INFO CRC

1 ФИЗИЧЕСКИЙ FR № HEAD INFO CRC FR

Стек протоколов PCI Express (а); формат пакета (б)
Шина HyperTransport
и ее пропускная
способность
Шина HyperTransport
 HyperTransport
• Шина HyperTransport (HT), ранее известная как Lightning Data
Transport (LDT), — это двунаправленная
последовательно/параллельная компьютерная шина, с высокой
пропускной способностью и малыми задержками
• Создана консорциумом HyperTransport Technology:
– AMD
– API Networks
– Apple
– Cisco Systems
– NVIDIA Corporation
– PMC-Sierra
– Sun Microsystems
– Transmeta
• Электрический интерфейс HyperTransport—
низковольтные дифференциальные сигналы (Low
Voltage Differential Signaling (LVDS)), с напряжением 2,5
В.
Шина HyperTransport
 Обзор шины
HyperTransport работает на частотах от 200 МГц до 3,2 ГГц
(сравните с шиной PCI и её 33 или 66 МГц). Кроме того, она
использует DDR, что означает, что данные посылаются как по
переднему, так и по заднему фронтам сигнала синхронизации,
что позволяет осуществлять до 5200 миллионов посылок в
секунду при частоте сигнала синхронизации 2,6 ГГц; частота
сигнала синхронизации настраивается автоматически.
HyperTransport поддерживает автоматическое определение
ширины шины, от 2-х битных линий до 32-х битных линий.
Полноразмерная, полноскоростная, 32-х битная шина в
двунаправленном режиме способна обеспечить пропускную
способность при частоте 2,6ГГц до 41600 МБ/с
(2[ddr]*2*(32/8)*2600=41600MБ/с) (20800 МБ/с - max в одном
направлении).
Шина может быть использована как в подсистемах с высокими
требованиями к пропускной способности (оперативная память
и ЦПУ), так и в подсистемах с низкими требованиями
(периферийные устройства). Данная технология также
способна обеспечить низкие задержки для других применений
в других подсистемах.
 Теоретическая пропускная
Процессор частота FSB Тип FSB
способность
Pentium II 66 / 100 МГц GTL+ 533 / 800 МБ/с
Pentium III 100 / 133 МГц AGTL+ 800 / 1066 МБ/с
Pentium 4 100 / 133 / 200 МГц QPB 3200 / 4266 / 6400 МБ/с [1]
Pentium M 100 / 133 МГц QPB 3200 / 4266 МБ/с [1]
Pentium D 133 / 200 МГц QPB 4266 / 6400 МБ/с [1]
Pentium 4 EE 200 / 266 МГц QPB 6400 / 8533 МБ/с [1]
Intel Core 133 / 166 МГц QPB 4266 / 5333 МБ/с [1]
Intel Core 2 200 / 266 / 333 / 400 МГц QPB 6400 / 8533 / 10660 / 12800 МБ/с [1]
Xeon — ядро P6 100 / 133 МГц GTL+ 800 / 1066 МБ/с
100 / 133 / 166 / 200 / 266 / 3200 / 4266 / 5333 / 6400 / 8533 /
Xeon — ядро NetBurst QPB
333 МГц 10660 МБ/с [1]
Xeon — ядро Penryn 266 / 333 / 400 МГц QPB 8533 / 10660 / 12800 МБ/с [1]
Athlon 100 / 133 МГц EV6 1600 / 2133 МБ/с [2]
Athlon XP 133 / 166 / 200 МГц EV6 2133 / 2666 / 3200 МБ/с [2]
Почти все AMD K8 HyperTranspor
800 / 1000 МГц 6400 / 8000 МБ/с [2]
Athlon 64/FX/Opteron t v1
Новое поколение AMD K8 и
все K10 HyperTranspor
1600 / 1800 / 2000 МГц 12800 / 14400 / 16000 МБ/с [2]
Turion 64 X2/Phenom/Phenom t v3
II
PowerPC 970 900 / 1000 / 1250 МГц — 7200 / 8000 / 10000 МБ/с

Замечания:
1. процессоры Pentium 4, Pentium M, Pentium D, Pentium EE, Xeon, Intel Core и Intel Core 2 используют системную
шину QPB (Quad Pumped Bus), передающую данные 4 раза за цикл.
2. Шины EV6 и HT передают данные два раза за цикл(англ. Double data rate)
 Версии HyperTransport
Пиковая пропускная
Максимальн Максимальная
Версия Год способность
ая частота ширина
(в оба направления)

1.0 2001 800 МГц 32 бит 12,8 ГБ/c

1.1 2002 800 МГц 32 бит 12,8 ГБ/c

2.0 2004 1,4 ГГц 32 бит 22,4 ГБ/c

3.0 2006 2,6 ГГц 32 бит 41,6 ГБ/c

3.1 2008 3,2 ГГц 32 бит 51,6 ГБ/c

Параметры HT-Подробно
 Где примененяют HyperTransport
Замена шины FSB процессора
Шина HyperTransport нашла широкое применение, в основном, в
качестве замены шины процессора. Для примера, к процессору Pentium нельзя
напрямую подключать устройства с шиной PCI, так как этот процессор
использует свою специализированную шину (которая может быть различной у
разных поколений процессоров). Для подключения дополнительных устройств
(например с шиной PCI) в таких системах необходимы дополнительные
устройства для сопряжения шины процессора с шиной периферийных
устройств (мосты). Данные адаптеры обычно включают в специализированные
наборы системной логики, называемые северный мост и южный мост.
Процессоры разных производителей могут использовать разные шины, а
значит для них нужны разные мосты для соединения шины процессора с
периферийными шинами. Компьютеры, использующие шину HyperTransport
более универсальны и просты, а также более производительны. Однажды
разработанный мост PCI-HyperTransport позволяет взаимодействовать любому
процессору, поддерживающему шину HyperTransport и любому устройству
шины PCI. Для примера, NVIDIA nForce чипсет использует шину HyperTransport
для соединения между северным и южным мостами.
 Где примененяют HyperTransport
HTX и сопроцессорные соединения
Недостаточная пропускная способность шины, соединяющей ЦПУ и
сопроцессор часто является причиной головной боли у разработчиков
компьютерных систем. Характеристики HyperTransport позволяют использовать
её для данного применения, был разработан разъём для подключения
сопроцессоров по шине HyperTransport, получивший название HTX (англ.
HyperTransport eXpansion), и использующий разъём, механически совместимый
с тем, который используется для подключения устройств 16x PCI Express.

Использование разъёма HTX позволяет установленной в него карте

расширения напрямую обмениваться данными с ЦПУ, а также осуществлять
DMA-сеансы доступа к системной ОЗУ.

Вскоре и сопроцессоры, основанные на ПЛИС получат интерфейс

HyperTransport и, таким образом, возможность простой интеграции с
материнской платой. Современное поколение ПЛИС от основных
производителей (Altera и Xilinx) могут получить прямую поддержку интерфейса
HyperTransport уже в ближайшее время.
 Где примененяют HyperTransport
Межпроцессорная шина
Другое применение HyperTransport — шина NUMA многопроцессорных
компьютеров. AMD использует HyperTransport как часть проприетарной
архитектуры Direct Connect Architecture в своей линейке процессоров Opteron и
Athlon 64. Технология шинного соединения HORUS компании Newisys
расширяет концепцию до уровня кластерных систем.

Применение в маршрутизаторах и коммутаторах

HyperTransport так же может быть использована в маршрутизаторах и

коммутаторах. Коммутаторы и маршрутизаторы могут иметь множество
портов, данные между которыми должны передаваться как можно быстрее.
Например, 4-портовый 100-Мбит/с Ethernet-коммутатор нуждается во
внутренней шине с пропускной способностью не менее 800 Мбит/с (100 Мбит/с
× 4 порта × 2 направления). Пропускная способность шины HyperTransport
значительно превосходит 800 Мбит/с, что позволяет применить её для
построения такого коммутатора.
Многопроцессорная архитектура на
основе HyperTransport
Многопроцессорная система
Блок-схема чипсета SiS771/966L
Блок-схема чипсета NVIDIA nForce4 SLI
(Intel Edition)
Чипсет NVIDIA nForce 780i SLI поддерживает режим 3-Way SLI,
то есть, работу трёх видеокарт в режиме SLI с применением
специальной перемычки - 3-Way SLI Connector.
 HyperTransport
– Дополнительную информацию о технологии
HT (включая техническую документацию)
можно найти на сайте консорциума:

– http://www.hypertransport.org/
Дополнительные
внутренние интерфейсы ПК

1. LPC
2. Smbus
3. AccesBus
4. Шина I2C
5. SPI
 Интерфейс LPC
• Интерфейс LPC (Low Pin Count — малое число выводов) предназначен
для локального подключения устройств, ранее использовавших шину X-
Bus или ISA: контроллеров НГМД, последовательных и параллельных
портов, клавиатуры, аудиокодеков, BIOS и т. п. Введение нового
интерфейса обусловлено изживанием шины ISA с ее большим числом
сигналов и неудобной асинхронностью. Интерфейс обеспечивает те же
циклы обращения, что и ISA: чтение-запись памяти и ввода-вывода,
DMA и прямое управление шиной (bus mastering). Устройства могут
вырабатывать запросы прерываний. В отличие от ISA/X-Bus с их 24-
битной шиной адреса, обеспечивающей адресацию лишь в пределах
первых 16 Мбайт памяти, интерфейс LPC имеет 32-битную адресацию
памяти, что обеспечивает доступ к 4 Гбайт памяти. 16-битная
адресация портов обеспечивает доступ ко всему пространству 64 К
портов. Интерфейс синхронизирован с шиной PCI, но устройства могут
вводить произвольное число тактов ожидания. Интерфейс программно
прозрачен — как и для ISA/X-Bus, не требует каких-либо драйверов.
Контроллер интерфейса LPC является устройством-мостом PCI. По
пропускной способности интерфейса практически эквивалентен этим
шинам. В спецификации LPC 1.0 приводится расчет пропускной
способности интерфейса и устройств, его использующих. При наличии
буферов FIFO интерфейс наиболее выгодно использовать в режиме
DMA.
Интерфейсы PC
Интерфейс LPC
 Вспомогательные интерфейсы
Здесь рассматриваются интерфейсы предназначенные, в
основном, для «внутреннего использования». В ряде современных
системных плат присутствует шина SMBus, основанная на интерфейсе
PC. Эта шина используется для считывания идентификационной
информации модулей памяти, по ней осуществляется доступ к памяти
идентификаторов и средствам термоконтроля процессоров Хеоn. Она
входит в состав сигналов слота CNR для конфигурирования аудио и
коммуникационного оборудования. По интерфейсу PC, входящему в
интерфейс VESA DDC1/2B, современные мониторы обмениваются
конфигурационной и управляющей информацией с графическим
адаптером. Канал DDC входит в обычный 15-контактный аналоговый
интерфейс VGA и цифровые P&D, DVI и DFP. А при поддержке
графическим адаптером и монитором интерфейса DDC1/2AB
пользователь получает возможность подключения дополнительных
устройств по шине ACCES.Bus через разъем, расположенный на
мониторе. Последовательная шина ACCESS.Bus, основанная на PC,
разработана фирмой DEC для взаимодействия компьютера с его
аксессуарами — например, монитором (канал VESA DDC),
интеллектуальными источниками питания (Smart Battery) и т. п. С
помощью интерфейса PC можно загружать программы (firmware) в
энергонезависимую память (флэш). Интерфейс PC обеспечивает
скорость передачи данных до 400 Кбит/с, при этом он гораздо проще и
дешевле интерфейса RS-232C и позволяет легко подключать несколько
устройств, с поддержкой «горячего» подключения/ отключения и
технологии PnP. Недавно в спецификацию PC была введена скорость
передачи, до 3,4 Мбит/с.
 Поддержка SMBus в BIOS
• Шина SMBus, в отличие от ACCESS.bus, сразу получила
спецификацию ее поддержки на уровне BIOS. Позже
появились спецификации, позволяющие интегрировать
устройства SMBus в систему ACPI.
• Шина SMBus тесно связана с оборудованием,
управляющим питанием и участвующим в генерации
запросов системного прерывания SMI (System Management
Interrupt — особое аппаратное прерывание процессора) и
их обработки. Из-за этого в BIOS введен специальный
механизм, позволяющий обнаружить обработку SMI во
время выполнения транзакций и в иное время. Это
необходимо, поскольку обработчик SMI, работающий в
режиме SMM, совершенно невидим прикладной программе,
а результаты его работы могут существенно влиять на
работу программы, вызывающей BIOS SMBus.
Интерфейс SMBus
 Поддержка SMBus в BIOS
• Шина SMBus, в отличие от ACCESS.bus, сразу получила
спецификацию ее поддержки на уровне BIOS. Позже
появились спецификации, позволяющие интегрировать
устройства SMBus в систему ACPI.
• Шина SMBus тесно связана с оборудованием,
управляющим питанием и участвующим в генерации
запросов системного прерывания SMI (System Management
Interrupt — особое аппаратное прерывание процессора) и
их обработки. Из-за этого в BIOS введен специальный
механизм, позволяющий обнаружить обработку SMI во
время выполнения транзакций и в иное время. Это
необходимо, поскольку обработчик SMI, работающий в
режиме SMM, совершенно невидим прикладной программе,
а результаты его работы могут существенно влиять на
работу программы, вызывающей BIOS SMBus.
 Шина I2C
• Шина I2C Bus (шина соединения микросхем),— синхронная
последовательная шина, обеспечивающая двустороннюю передачу
данных между подключенными устройствами. Шина ориентирована на
8-битные передачи. Передача данных может быть как одноадресной, к
выбранному устройству, так и широковещательной. Уровни сигналов —
стандартные, совместимые с широко распространенной логикой ТТЛ,
КМОП, N-МОП, как с традиционным питанием +5 В, так и с
низковольтным (3,3 В и ниже). Микросхемы с интерфейсом PC, как
правило, имеют аппаратную поддержку протокольных функций.
Протокол позволяет взаимодействовать на одной шине устройствам с
различным быстродействием интерфейса. Требования к временным
параметрам сигналов весьма свободные, так что на компьютерах и
микроконтроллерах, не имеющих аппаратной поддержки шины PC, ее
протокол может быть реализован даже чисто программно.
• Шина I2C Bus использует две сигнальные линии: данных SDA (Serial
Data) и синхронизации SCL (Serial Clock). В обменах участвуют два
устройства — ведущее (master) и ведомое (slave). Ведущее и ведомое
устройства могут выступать в роли и передатчика, и приемника
данных. Протокол допускает наличие на шине нескольких ведущих
устройств и имеет простой механизм арбитража (разрешения
коллизий).
 Основные производители
материнских плат
• Gigabyte
• MSI (Micro StarInternational)
• ECS (Elitgroupe Computr System)
• ASRock