Вы находитесь на странице: 1из 4

1. Пояснити структурну схему мікроконтролера AVR ATmega 103.

Структура мікроконтролера включає наступні функціональні


блоки:
• 8-розрядний арифметичне-лоrіческое пристрій (АЛУ);
• внутрішню flash-пам'ять програм обсягом 128 Кбайт з можливістю
внутрішньосистемного програмування через послідовний
інтерфейс;
• 32 регістра загального призначення;
• внутрішню EEPROM пам'ять даних об'ємом 4 Кбайт;
• внутрішнє ОЗУ даних об'ємом 4 Кбайт;
• 6 паралельних В-розрядних портів;
• 3 програмованих таймера-лічильника;
• 10-розрядний 8-канальний АЦП і аналоговий компаратор;
• послідовні інтерфейси UART і SPI;
• блоки переривання і керування (включаючи сторожовий таймер).

2. Організація пам`яті MKS 51 та програмно-доступні ресурси.

Память данных делится на внешнюю и внутреннюю, каждая из них имеет


свое пространство адресов. В архитектуре MCS-51 пространство адресов
внутренней памяти данных объединяет все внутренние программно
доступные ресурсы. Это пространство размером 256 байт в свою очередь
делится на пространство адресов внутреннего ОЗУ (размером 128 байт) и
пространство адресов регистров специальных функций. Ячейки области
занимают младшие адреса внутренней памяти данных с 00h по 7Fh. В этой
области памяти выделяются два фрагмента:

 младшие 32 адреса занимают четыре регистровых банка, каждый из


которых содержит по восемь регистров общего назначения R0..R7.
Текущий банк определяется значением битов RS0, RS1 регистра PSW.
Таким образом, младшие 32 ячейки ОЗУ, кроме адресов, имеют имена;

 ячейки с адресами в диапазоне 32..48 имеют прямо адресуемые биты,


адреса битов этой части ОЗУ находятся в диапазоне 00h...7Fh.

В область регистров специальных функций нее включены все программно


доступные регистры (управления и данных) внутренних блоков ввода-
вывода. Эта область формально занимает старшие 128 байт внутренней
памяти данных, но обращение должно осуществляться по определенным
адресам ячеек или отдельных битов. Обращение по промежуточным адресам
приведет к ошибочному результату. Все регистры имеют как символические
имена, так и адреса в качестве ячеек внутренней памяти. Часть регистров
содержит прямо адресуемые биты. Адреса битов находятся в диапазоне
80H..F7H.

3. Процедура переходу на обслуговування переривань. Циклограма


виконання переривань.

Біт переривання АЦП встановлюється апаратно після закінчення


одноразового перетворення або після закінчення передачі блоку в
режимі DMA. ADCI очищається апаратно при переході на процедуру
обслуговування переривання.

Прерывание таймера системного времени должно иметь наивысший


приоритет. Поскольку процесс формирования циклограмм сигналов
управления использует интервалы системного времени и это является
основой программного управления, временная сетка должна быть
непрерывной и равномерной LJT N = Т N+t - Т N =const = ЛТсuстемы .
Важной задачей является определение длительности элементарного
интервала системного времени.

-4,5.

Вам также может понравиться