Electrnica Digital I

Mquinas de Estado de Mealy y Moore

Teora de Mquinas de Estado (FSM) La teora de mquinas de estado es el nombre con el que se conocen los mtodos de Anlisis y Diseo de Circuitos Secuenciales Sincrnicos. Esta leccin constituye una introduccin al tema del captulo, donde se definir lo que son las mquinas de estado y los conceptos bsicos para entender la metodologa de Anlisis y Diseo de Circuitos Secuenciales. Las mquinas de estado son circuitos secuenciales que se encuentran constituidos por una etapa combinacional y una etapa de memoria, relacionadas de tal forma que conforman un sistema secuencial para algn propsito especial. Los registros y contadores con entradas asincrnicas son ejemplos de este tipo de sstemas i secuenciales. Mquinas de Estado de Mealy y Moore Los circuitos secuenciales se clasifican dentro de una categora conocida como mquinas de estado, de la cual se distinguen comnmente dos tipos:
y

Mquina de Mealy: En esta mquina de estados las saldas se encuentran i determinadas por el estado interno del sistema y por las entradas no sincronizadas con el circuito. El diagrama de bloques representativo de esta mquina se muestra en la figura 7.1.1. donde se observa que las salidas del sistema son tanto sincrnicas como asincrnicas.

Figura 7.1.1. Mquina de estados de Mealy

y

Mquina de Moore: Las salidas solo dependen del estado interno y de cualquier entrada sincronizada con el circuito, como se observa en la figura 7.1.2. donde las salidas del sistema son nicamente sincrnicas. Un ejemplo de este tipo de mquinas de estado son los contadores.

Figura 7.1.2. Mquina de estados de Moore

1|Pgina

Electrnica Digital I

Mquinas de Estado de Mealy y Moore

Los circuitos secuenciales se caracterizan por tener una etapa combinacional y otra de memoria conformada por flip-flops. En la figura 7.1.3. Se puede observar un ejemplo particular de este tipo de circuitos, el cual corresponde a una Maquina de estado de Mealy. Observe que hay salidas que dependen de la etapa de memoria y hay una salida que depende directamente de la etapa combinatoria.

Figura 7.1.3. Circuito Secuencial de ejemplo Con base en el circuito de la figura 7.1.3. se dar una descripcin de las herramientas bsicas que son empleadas para el Anlisis y Diseo de Circuitos Secuenciales. Entre estas herramientas se encuentran las ecuacio lgicas, las los nes diagramas de estado, las tablas de estado, las tablas de transicin y los mapas de Karnaugh. Ecuaciones Lgicas Las ecuaciones lgicas son funciones que definen la relacin existente entre los estados de entrada y los estados de salida del sistema. Para determinar las ecuaciones lgicas de la mquina de estados de la figura 7.3.1. Inicialmente se deben identificar los estados siguientes. Estos estados corresponden a aquellos que ocurren despus de una transicin en la seal de reloj de losflip-flops. Recuerde que para losflip-flops tipo D el estado siguiente (Qi+1) es igual al estado de la entrada D. Teniendo en cuenta lo anterior las ecuaciones lgicas para los flip-flopsA y B del circuito de la figura 7.1.3 seran las siguientes: A = DA = AX + BX B = DB= A X La salida Yest dada por: Y = (A + B)X Observando esta ltima ecuacin se concluye que la salida(Y) es funcin del estado presente del sistema (A y B) y de la entrada asincrnica (X). Las ecuaciones lgicas en los circuitos secuenciales tienen una estructura formada por dos clases de estados:

2|Pgina

Cuando las ecuaciones d e estado contienen varios trminos, se pueden simplificar empleando metodologas de reduccin de trminos como Algebra de Boole, Mapas de Karnaugh, o mediante el Algoritmo de Quine-McCluskey.
 

Tablas d

stado

Una tabla de estado es un listado que contiene la secuencia de los estados de entradas, estados internos y salidas del sistema, considerando todas las posibles combinaciones de estados actuales y entradas. Las tablas de estado por lo general se dividen en tres partes estados actuales, estados siguientes y salidas, tal como se muestra en la tabla 7.1.1. stados actual s nt ada Estados si ui nt s Salida A B B 0 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 0 1 1 0 1 1 1 0 0 0 0 1 1 1 1 0 1
$    !    

Tabla 7.1.1. Tabla de estado (circuito Figura 7.1.3

La tabla de estado para un circuito secuencial con mflip-flop y n entradas tiene 2m+n filas. El estado siguiente tiene m columnas, y el nmero de columnas depende del nmero de salidas. Existe una forma ms conveniente de organizar la informacin en la tabla de estado, la cual se muestra en la Tabla 7.1.2, donde los estados se agrupan de tal modo que la tabla se puede traducir a un diagrama de estados. Al igual que la tabla anterior esta tiene tres secciones estados actuales, estado siguiente y salidas, sin embargo los estados se agrupan dependiendo del valor de las entradas. La seccin de estados actuales agrupa los estados que ocurren antes de una transicin en la se al de reloj, la seccin de estados siguientes lista aquellos que ocurren despus de la transicin del reloj y la seccin de salidas rene los estados que se dan en el mismo instante de los estados actuales.
' & %

3|Pgina

"

Los es ados siguientes los cuales se agrupan al lado izquierdo de la e presin y representan las variables dependientes del siste a. El estado de estas variables cambia en el momento que ocurra una transicin en la se al de reloj. Los estados actuales y entradas del sistema. Agrupados al lado derec o de la e presin, constituyen las variables impedientes, las cuales pueden o no cambiar en sincrona con el sistema.


Elec

lI

Mquinas de Es ado de Mealy y Moore

Electrnica Digital I

Mquinas de Estado de Mealy y Moore

Estado Actual Estado Siguiente X=0 X=1 AB AB AB 00 00 01 01 00 11 10 00 10 11 00 10

Salida X=0 X=1 Y Y 0 0 1 0 1 0 1 0

Tabla 7.1.2. Tabla de estado (forma simplificada) Haciendo un anlisis de la operacin del circuito de la figura 7.1.3. se puede observar lo siguiente: Cuando la variable X=0 los estados actuales A y B cambian a 0 despus de la transicin de reloj , y cuando X=1, los estados de las salidas se comportan tal como se resume en la tabla 7.1.2. Se plantea como ejercicio verificar la informacin de la tabla. Diagramas de Estado Un diagrama de estados es una representacin grfica que indica la secuencia de los estados que se presentan en un circuito secuencial, teniendo en cuenta las entradas y salidas. El diagrama se forma con crculos y lneas. Los circulos representan los estados del circuito secuencial y cada uno de ellos contiene un nmero que identifica su estado. Las lneas indican las transiciones entre e stados y se marcan con dos nmeros separados por un (/), estos dos nmeros corresponden a la entrada y salida presentes antes de la transicin. A manera de ejemplo observe la lnea que une los estados 00 y 01 en el diagrama de estado de la figura 7.1.4. Es lnea marcada ta como 1/0 indica que el circuito secuencial se encuentra en el estado 00 mientras la entrada X=0 y la salida Y=0, y que despus de que ocurra una transicin en la seal de reloj el estado cambia a 01.

Figura 7.1.4. Diagrama de estados correspondiente a la Tabla 7.1.2 Las lneas que salen y regresan al mismo crculo indican que no hay cambio en el estado, cuando se presentan la entrada y salidaindicadas.
4|Pgina

Electrnica Digital I
( (

Mquinas de Estado de Mealy y Moore

Tablas d Transicin d flip -flops Las tablas de transicin se usan en conjunto con las de estado y representan la tabla de verdad de los flip-flop con los cuales se desea implementar el circuito secuencial. La tabla contiene los estados actuales y siguientes segn el estado de las entradas de los flip-flop . La tabla 7.1.3 corresponde a la tabla de transicin del flipflop J Transicion s d Salida Entradas al flip-flop Qi Qi+1 J K 0 0 0 X 0 1 1 X 1 0 X 1 1 1 X 0 Tabla 7.1.3. Tabla de transicin del flip-flop JK En la tabla, Q i corresponde al estado actual y Q i+1 al estado siguiente, J y son las entradas de los flip-flop La informacin sombreada en la tabla se interpreta de la siguiente forma: cuando el estado presente de la salida Q=0 y las entradas J=1 y = ( indica una condicin de no importa, 1 o 0), despus de un pulso de reloj en el flip-flop la salida cambia al estado siguiente Q=1 Mapas de Kar augh Generalmente la tablas de estado y de transicin de losflip-flop se fusionan en una sola para agrupar la informacin de tal forma que permitan construir los apa d a naugh para simplificar las funciones lgicas. La tabla 7.1.4 corresponde a una tabla de estado de un contador de tres bits con flip-flop J . Observe que esta tabla incluye las entradas J y para cada una de la transiciones (estado actual a estado siguiente). Las regiones sombreadas en la tabla indican que el estado Qi cambia estando presentes las entradas Ji y Ki correspondientes despus de una transicin del reloj.
D D D C 8 7 6 6 3 3 5 5 4 2 2 ) ) 10

Estado Actual Q2 Q1 Q0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

Estado Si ui nt Q2 Q1 Q0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0

Entradas d J2 K2 J1 0 X 0 0 X 1 0 X X 1 X X X 0 0 X 0 1 X 0 X X 1 X

los flip-flop K1 J0 K0 X 1 X X X 1 0 1 X 1 X 1 X 1 X X X 1 0 1 X 1 X 1

Tabla 7.1.4. Tabla de estado y transicin de un contador de 3 bits

5|Pgina

B A

Electrnica Digital I

Mquinas de Estado de Mealy y Moore

Los Mapas de Karnaugh se emplean para definir la lgica de las entradas de los flip-flops y se debe hacer uno para cada una de las entradas La figura 7.1.5 . corresponde al Mapa de karnaugh de la entrada 1. de la tabla de estado 7.1.4.
E

Figura 7.1.5. Mapa de Karnaugh para el estado J 1 Observe que cada celda en el mapa representa uno de los estados actuales de la secuencia en la tabla de estado. Una vez asignados todos los estados posibles a cada celda en el Mapa de Karnaugh se procede a simplicar y deducir las exprexiones lgicas. En la figura 7.1.5 se observa que la expresin correspondiente a la entrada 1 es:
1=

Q0

Esta expresin indica que en el circuito lgico la salida Q0 debe ir conectada a la to entrada 1. En la siguiente leccin se explicara de una forma detallada el procedimien para el Diseno de Circuitos Secuenciales.
E

6|Pgina