Кыргызский государственный технический университет им.

И.Раззакова
ИНСТИТУТ ЭЛЕКТРОНИКИ И ТЕЛЕКОММУНИКАЦИИ

Кафедра « Телекоммуникации»

СРС
По дисциплине:

« Вычислительная техника и информационные технологии»

На тему: «Эмиттерно-связанная логика»

Выполнил студ. гр:СССК-1-20

Рахматбаев Улукмырза

Проверил: Токонов А.Т

БИШКЕК-2022
Эмиттерно-связанная логика
Цифровые ИМС эмиттерно-связанной логики (ЭСЛ) представляют собой
транзисторные схемы с объединенными эмиттерами и обладают по
сравнению с другими типами цифровых логических элементов
наибольшими быстродействием и потребляемой мощностью.
Большое быстродействие (иначе – малое среднее время задержки
распространения) для схемы ЭСЛ обусловливается тем, что в этих
элементах транзисторы работают в ненасыщенном режиме (линейном). На
выходах применяются эмиттерные повторители, ускоряющие процесс
заряда емкости нагрузки (за счет малого выходного сопротивления).
Уменьшение времени задержки распространения достигается также за счет
ограничения перепада выходного напряжения, что, однако, приводит к
снижению помехоустойчивости схем ЭСЛ.
Основа логического элемента показана на рис. 5.6, а. Если входным
сигналом ∆Uвх открыть транзистор VT1, через него потечет весь ток I0,
вытекающий из общей точки связанных эмиттеров Э. На
коллекторе VT1 окажется напряжение низкого уровня.
Транзистор VT2 закрыт, ток через него не идет, и потенциал коллектора
высокий. С помощью генератора стабильного тока (ГСТ) фиксируются
выходные логические уровни. вместо ГСТ в равных схемах, если не
требуется высокая точность, используют резистор достаточно большого
номинала. Применяя эту схему для усиления аналоговых сигналов,
используют разность напряжения между коллекторами
(дифференциальный усилитель). В цифровой микросхеме используют два
инверсных выхода   и   , где выделяются напряжения высокого и
низкого уровней.
 
Рис. 5.6. Базовые элементы ЭСЛ: а – переключатель тока;
б – простейший одновходовый элемент ЭСЛ
 
 На рис. 5.6, б показан простейший одновходовый элемент ЭСЛ.
Новыми по сравнению с предыдущей схемой здесь являются
резистор Rэ и источник опорного напряжения Uоп.
Резистор Rэ стабилизирует ток, а источник напряжения Uоп фиксирует
порог срабатывания переключателя тока. Тем самым
дифференциальный усилитель превращается в логический элемент. У
него теперь два состояния выходов, которые переключаются лишь при
условиях:
 
Uвх > Uоп или Uвх < Uоп.
Таким образом фактически получилась схема компаратора. Кроме
того, следует отметить, транзисторы VT1 и VT2, которые работают в
ненасыщенно, линейном режиме. Поэтому при переключении
отсутствует задержка, связанная с рассасыванием избыточного заряда
в базе.
Однако при проектировании ЭЛС ставилась задача получить
сверхскоростную логику. В рассматриваемой схеме ее получить
нельзя, т.к. выходное сопротивление выходов   и   велико, оно
приблизительно равно Rк.
Для снижения выходного сопротивления к коллекторным выходам
подключают эмиттерные повторители – транзисторы VT3 и VT4 (рис.
5.7), работающие в линейном режиме. Теперь выходное
сопротивление эмиттерного выхода уменьшается:
Rэп = Rк / (β + 1),
где b – коэффициент усиления транзистора эмиттерного повторителя
по току.
 

Рис. 5.7. Элемент ЭСЛ с эмиттерными повторителями

миттерные выходы повторителей чаще делаются «открытыми», чтобы
можно было их соединить в элементы «монтажное ИЛИ». Кроме того,
внутренние нагрузочные резисторы рассеивают большую мощность,
чем сильно ухудшают тепловой баланс корпуса ЭСЛ. Внешний
нагрузочный резистор выбирают в пределах от 300 Ом до 30 кОм.
Следующий шаг развития схемотехники ЭСЛ представлен на рис. 5.8.
Здесь выходные эмиттерные повторители не показаны. Для получения
нескольких логических входов следует использовать несколько
параллельно соединенных входных транзисторов и один пороговый
(на схеме он составной – VT2 и VT3).
В современных ЭСЛ логические входы снабжаются внутренними
резисторами утечки Rвх ≈ 50 КОм. Такой резистор, во-первых,
позволяет оставлять неиспользуемые логические входы свободными
(неприсоединенными); во-вторых, служит в отношении предыдущих
элементов ЭСЛ нагрузкой для их выходных эмиттерных повторителей.
В правой части рис. 5.8 показан простейший источник порогового
напряжения Uоп (резисторы R1, R2 и диоды VD1, VD2), который
вырабатывает опорное напряжение Uоп = 4,6 В. Пороговый
транзистор VT3 в данном случае является эмиттерным повторителем
для источника опорного напряжения.
Другие особенности ЭСЛ: микросхемы питаются обычно
отрицательным напряжением (подается на эмиттеры); коллекторные
цепи обычно заземляются.
 

 
Рис. 5.8. Элемент ЭСЛ с несколькими входами и с простейшим
источником порогового напряжения
 
Схема логического элемента ЭСЛ 500-й серии представлена на рис.
5.9. Если микросхема используется в качестве промежуточного
элемента, то выходные сигналы снимаются с открытых выходов
эмиттерных повторителей и подключаются к входным цепям
следующих микросхем, а нагрузкой служат Rвх следующих каскадов
(ступеней). Внешние резисторы нагрузки следует присоединять, если
данный элемент работает как оконченный (на рис. 5.9 показаны
штриховыми линиями). Такая схема является схемой с открытым
эмиттером (ОЭ по аналогии со схемой ОК). Открытые эмиттерные
выходы чаще делаются для того, чтобы можно было их соединять в
элементы «монтажное ИЛИ».
Вариант микросхем ЭСЛ – ЭЭСЛ, или Э2СЛ. Микросхемы этого
варианта отличаются от ЭСЛ тем, что имеют эмиттерные повторители и
во входных цепях (рис. 5.10). Наличие эмиттерных повторителей во
входных цепях увеличивает входное сопротивление микросхемы ЭСЛ,
уменьшая нагрузку на источник сигнала.
 

 
Рис. 5.9. Схема логического элемента ЭСЛ 500-й серии
 
 

 
Рис. 5.10. Схема элемента Э2СЛ
 
Вместе с тем происходит ускорение переходного процесса во входной
цепи (перезаряд входной емкости) за счет малого выходного
сопротивления эмиттерного повторителя. Все эти меры приводят к
значительному снижению времени задержки распространения
сигнала tзд.р на один элемент, которая для микросхем ЭСЛ достигает 2
нс и менее.