1

CIRCUITOS COMBINACIONALES
PRACTICAS DE LABORATORIO
SISTEMA DIGITALES DISEO DIGITAL

1.2.3.-

EQUIPO ______________________________ ______________________________ ______________________________

Con el switch cerrado la salida es _______ volts. Con el switch abierto la salida es _______ volts La corriente de salida se obtiene dividiendo, el voltaje entre la resistencia, calcule la corriente de salida. I = V / R = _______________

1. 1.- FUNCIONAMIENTO DE LAS COMPUERTAS BSICAS

Tipo de prctica: LABORATORIO

Lista de Material : CNT Descripcin 2 Circuito integrado 74LS00 (Nand) 1 C integrado 74LS86 (xor) 1 CI NE 555 temporizador 2 C integrado GAL 22V10 aprox $25.00 1 Diplay de 7 segmentos ctodo comn 2 2 2 10 1 1 1 1 1 1 Diodos emisores de luz ( LED ) Resistencias de 330 ohms Resistencias de 10 K ohms Caimanes Pinzas de punta Cortaas Metro de cable par trenzado UTP Protoboard Fuente digital (opcional) Multimetro pequeo ( aprox $ 60.00)

c.- Investigar el funcionamiento, obtener y dibujar el diagrama elctrico de los circuitos TTL: 74Ls00, 74ls08, 74ls04, 74ls32 y 74ls86. 74LS00

74LS32

74LS04

a).- Arme el circuito de la figura 1.1, donde R=10K, +V = 5volts, 0 Volts = tierra, el switch puede ser sustituido por un pequeo alambre. Mueva la posicin del interruptors y mida los voltajes de salida.

74LS08

74LS86

Figura1.1 voltajes Digitales

2
f.- Armar los circuitos de la figura 1.2, medir y comparar las diferencias de voltajes en los puntos X y Y, Medir el efecto en la salida cuando se utiliza un LED Voltajes de Entradas
a b 0 volts 0volts 5volts 5volts LED A

Voltajes de Salida
Resist y LED B

d.- Comprobar en el laboratorio, el funcionamiento de las compuertas bsicas arme los siguientes circuitos:

Usando la tabla de la figura 1.3, marque en la tabla que voltajes son TTL y cuales no,
A 0 B 0
U1:C
10 8 9

A 0 B 0

U1:A
1 3 2 74LS00 5 4

U1:B
6

X ?

X
D1
DIODE-LED

74LS00

74LS00

U3:A

A 0

1 3 2 74LS00 4 6 5 74LS00 8

A 0
U3:B

U1:D
13 11 12

Y ?

B 0

74LS00

U3:C
10

R1
330

B 1

9 74LS00

D2
DIODE-LED

Figura1.2 Configuraciones de salida

Llene la siguiente Tabla con los voltajes de salida. Voltajes de Entradas A B Voltajes de Salida X Volts Volts Volts Volts Y volts volts volts volts
Figura1.3 Voltajes de entrada y salida TTL

0v 0v 5v 5v

0v 5v 0v 5v

Comparar los valores de la tabla, con la tabla de verdad de las compuertas logics OR y AND. Cual es tu conclusin? __________________________________________ INVESTIGAR: VOLTAJES de una Compuerta TTL MAXIMO De SALIDA De ENTRADA CORRIENTE de una Compuerta TTL MAXIMO De SALIDA De ENTRADA MINIMO

2.- En que circunstancias se podra usar las salidas X y Y : _________________________________________________ ________________________________________________ _________________________________________________ _________________________________________________ Firma Profesor
PRACTICA

MINIMO

3
1 1 1 1 1

1.2.- SUMADOR COMPLETO CON COMPUERTAS DE DOS ENTRADAS.

Tipo de prctica: SIMULADA (PROTEUS) a.-Disear y Simular un sumador completo, utilizando solo compuertas de dos entradas: AND (74LS08), OR(74LS32) y NOT(74LS04).

c.- A partir de la tabla (b) obtener las funciones booleanas del sumador.

S = ______________________________ Co =_____________________________
Firma Profesor
PRACTICA

S = xyz + xyz + xyz + xyz Co = xy + xz + yz

b.- llenar la tabla siguiente, usando valores lgicos. X 0 0 0 0 1 1 1 1 Firma Profesor
PRACTICA

1.4.- COMPUERTAS BSICAS.

S 0 1

Y Ci 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1

Co 0 0

Tipo de prctica: LABORATORIO a. - Disear y simular un circuito que realice las operaciones lgicas AND, OR, XOR, de tres entradas, usando: el software Proteus, una GAL 22v10, y el software ispDesignEXPERT para generar el archivo JDEC.
GAL22V10
1 2 3 4 5 6 7 8 9 10 11 13 I0/CLK I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 AM22V10 IO0 IO1 IO2 IO3 IO4 IO5 IO6 IO7 IO8 IO9 23 22 21 20 19 18 17 16 15 14

X1

AND

0
X2

?
OR

0
X3

?
XOR

1.3.-SUMADOR COMPLETO CON COMPUERTAS XOR, AND, OR .

Tipo de prctica: LABORATORIO a.- Armar en el laboratorio un sumador completo, utilizando solo compuertas NAND (74ls00) y XOR (74ls86).
X Y S

Para la practica , edite y compile el siguiente archivo VHDL. b.- Para simular una GAL en proteus use la siguiente trayectoria, Component => Pick Device => PLDs & FPGAs => AMD22V10 c.- Para usar el software ispDesignEXPERT para generar el archivo JDEC y grabar la GAL, lea el reporte tcnico Implementacion de Funciones Booleanas Usando una Gal 22V10 -------------------------------------------------------------------library ieee; use ieee.std_logic_1164.all; entity entsal is PORT ( x1, x2, x3 : IN STD_LOGIC ; f1,f2,f3: OUT STD_LOGIC ); end; architecture gates of entsal is begin F_and <= x1 AND x2 AND x3 ; F_or <= x1 OR x2 OR x3 ; F_xor <= x1 XOR x2 XOR x3 ; end gates; ------------------------------------------------------------b.- Probar el diseo en el laboratorio Haga su tabla de verdad

Co Ci

b.- Probar el circuito y hacer su tabla de verdad, use valores lgicos.+ X 0 0 0 0 1 1 1 Y Ci 0 0 0 1 1 0 1 1 0 0 0 1 1 0 Co 0 0 0 1 0 1 1 S 0 1 1 0 1 0 0

4
Entradas X1 X2 X3 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Firma Profesor
PRACTICA

Salidas AND OR XOR

0 0 0 0 0 0 0 1

0 1 1 1 1 1 1 1

0 1 1 0 1 0 0 1

1.5.- DECODIFICADOR 3 x 8.

------------------------------------------------------------b.- Probar el diseo en el laboratorio

MULTIPLEXOR

Tipo de prctica: LABORATORIO (GAL)

W0 W1 W2 W3

a. - Disear y simular un circuito Decodificador 3 x 8 , usando: El software Proteus, una GAL 22v10, y el software ispDesignEXPERT para generar el archivo JDEC. Utilice las funciones booleanas siguientes: D0 <= ( not X) AND (not Y) AND (not Z); D1 <= ( not X) AND (not Y) AND Z; D2 <= ( not X) AND Y AND (not Z); D3 <= ( not X) AND Y AND Z; D4 <= X AND (not Y) AND (not Z); D5 <= X AND (not Y) AND Z; D6 <= X AND Y AND (not Z); D7 <= X AND Y AND Z; b.- Probar el diseo en el laboratorio
?
X DECODIFICADOR 3 X 8
1 2 3 4 5 6 7 8 9 10 11 13 I0/CLK I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 AM22V10 IO0 IO1 IO2 IO3 IO4 IO5 IO6 IO7 IO8 IO9 23 22 21 20 19 18 17 16 15 14

0 1 0 0 0 0

S0 S1

1 2 3 4 5 6 7 8 9 10 11 13

I0/CLK I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 AM22V10

IO0 IO1 IO2 IO3 IO4 IO5 IO6 IO7 IO8 IO9

23 22 21 20 19 18 17 16 15 14

Firma Profesor
PRACTICA

1.7.- DISEO de un SUMADOR COMPLETO :

Tipo de prctica: SIMULADA (PROTEUS a.- Disee un sumador completo usando un decodificador 3 a 8 (74LS138) y compuertas NAND de 4 entradas ( 74LS20).
X

D0 D1 D2 D3 D4 D5 D6 D7

? ? ? ? ? ? ?

0
Y

0
Z

0
Y
1 2 3 6 4 5

U1
A B C E1 E2 E3 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 15 14 13 12 11 10 9 7

1 2 4 5

U2:A
6 74LS20

SUMA

?
CARRY

0
Z

9 10 12 13

U2:B
8 74LS20

Firma Profesor
PRACTICA

b.- Disee el sumador con multiplexores 4 a 1.

MULTIPLEXOR DOBLE 4 A 1
6 5 4 3 10 11 12 13 14 2 1 15 1X0 1X1 1X2 1X3 2X0 2X1 2X2 2X3 A B 1E 2E 74LS153 1Y 7

? ?

1.6.- MULTIPLEXOR 4 a 1.

X Y Z

0 0 0

Tipo de prctica: LABORATORIO (GAL) a. - Disear y simular un circuito Multiplexor 4 a 1 , usando: El software Proteus, una GAL 22v10, y el software ispDesignEXPERT para generar el archivo JDEC Para la prctica, edite y compile el siguiente archivo VHDL. --------------------------------------------------------------------

2Y

5
Firma Profesor
PRACTICA

1.8.- DISEAR UN CONVERSOR DE BINARIO (0..F) A 7 SEGMENTOS USANDO COMPUERTAS SIMPLES. Tipo de prctica: SIMULADA ( PROTEUS)

Que cambios hay que hacer cuando se trabaja con un display de ctodo o nodo comn. ______________________________________________ ______________________________________________ ______________________________________________ ______________________________________________ Firma Profesor
PRACTICA

a.- Realizar la tabla de verdad del conversor

Entradas (Num. Binario) W X Y Z Salidas (Segmentos) a b c d e f g h

1.9.- DISEAR UN CONVERSOR DE BINARIO A 7 SEGMENTOS CON UN GAL.

Tipo de prctica: LABORATORIO (GAL) a.- Disear un circuito conversor de cdigo binario a 7 segmentos. usando un GAL 22v10. y probar el diseo en el laboratorio.
DECODIF DE BIN A 7 SEG W X Y Z DISPLAY ANODO COMUN

0 0 0 0

1 2 3 4 5 6 7 8 9 10 11 13

I0/CLK I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 AM22V10

IO0 IO1 IO2 IO3 IO4 IO5 IO6 IO7 IO8 IO9

23 22 21 20 19 18 17 16 15 14

a.- Obtener las Funciones booleanas para los segmentos:

c). Cual es la diferencia entre los decodificadores comerciales: 74LS48 y 74LS47 ___________________________________________ _____________________________________________ _____________________________________________ _____________________________________________

a =______________________________ b =______________________________ c =______________________________ d =______________________________ e =______________________________ f =______________________________ g =______________________________

b.- Simular el decodificador con PROTEUS, empleando

Firma Profesor
PRACTICA

Compuertas AND, OR y NOT , y display de 7 segmentos.

DISPLAY ANODO COMUN DISPLAY CATODO COMUN

1.10.-SUMADOR PARALELO de DOS DATOS de 3 bits.

Tipo de prctica: SIMULADA (PROTEUS) Disear y Simular un sumador paralelo de dos datos de tres bits usando tres sumadores completos conectados en cascada, utilizar el simulador PROTEUS

6
CARRY ENT

U1:A
1 2

SUMADOR COMPLETO
U1:B
3 4 6 5

--------------------------------------------------------------------------------------------------------------------------------------b.- Mostrar el resultado usando el decodificador de binario a 7 segmentos diseado anteriormente y un display de 7 segmentos de ctodo comn.
DATO A SUMADOR
1 2 3 4 5 6 7 8 9 10 11 13 I0/CLK I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 AM22V10 IO0 IO1 IO2 IO3 IO4 IO5 IO6 IO7 IO8 IO9 23 22 21 20 19 18 17 16 15 14 1 2 3 4 5 6 7 8 9 10 11 13

74LS86

A0

74LS86

0
A1

U5:A
1 3 2 2 74LS08 1

U3:A
3 74LS08 1

U2:A
3 2 74LS32

S0

?
S1

0
A2

?
S0

0 SUMADOR COMPLETO

?
CARRY SAL

CODIFICADOR
I0/CLK I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 AM22V10 IO0 IO1 IO2 IO3 IO4 IO5 IO6 IO7 IO8 IO9 23 22 21 20 19 18 17 16 15 14

B0

0
B1

A C
DATO B

0
B2

SUMADOR COMPLETO

C 3
0
SUMA / RESTA

Firma Profesor
PRACTICA

Firma Profesor
PRACTICA

1.11. - SUMADOR / RESTADOR DE DOS DATOS DE 8 BITS.

Tipo de practica: Simulada a.- Armar en el Laboratorio un sumador/ restador de dos datos de ocho bits utilizando el circuito sumador 74ls283 y compuertas XOR.
74LS83

1.12.DISEE UN MULTIPLICADOR BINARIO DE DOS DATOS DE 3 BITS USANDO GALS. Tipo de practica: LABORATORIO
CODIFICADOR
1 2 3 4 5 6 7 8 9 10 11 13 I0/CLK I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 AM22V10 IO0 IO1 IO2 IO3 IO4 IO5 IO6 IO7 IO8 IO9 23 22 21 20 19 18 17 16 15 14

MULTIPLICADOR

DATO A DATO B

C C 3

DATO A

C C 3

1 3 2 1 3 2 1 3 2 13 1 3 2 11 7 4 16 10 8 3 1 A1 A2 A3 A4 B1 B2 B3 B4 C0 74LS83 C4 14 S1 S2 S3 S4 9 6 2 15 1 2 3 4 5 6 7 8 9 10 11 13

CODIFICADOR
I0/CLK I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 AM22V10 IO0 IO1 IO2 IO3 IO4 IO5 IO6 IO7 IO8 IO9 23 22 21 20 19 18 17 16 15 14

1 2 3 4 5 6 7 8 9 10 11 13

I0/CLK I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 AM22V10

IO0 IO1 IO2 IO3 IO4 IO5 IO6 IO7 IO8 IO9

23 22 21 20 19 18 17 16 15 14

CODIFICADOR
1 2 3 4 5 6 7 8 9 10 11 13 I0/CLK I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 AM22V10 IO0 IO1 IO2 IO3 IO4 IO5 IO6 IO7 IO8 IO9 23 22 21 20 19 18 17 16 15 14

SW1

U2:A
1 3 2 4

U3
10 8 3 1 11 7 4 16 13 11 A1 A2 A3 A4 B1 B2 B3 B4 C0 74LS83 C4 14 S1 S2 S3 S4 9 6 2 15 1 2 3 4 5 6 7 8 9 10 11 13

U1
I0/CLK I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 AM22V10 IO0 IO1 IO2 IO3 IO4 IO5 IO6 IO7 IO8 IO9 23 22 21 20 19 18 17 16 15 14

C 8
DATO B
SW2

U2:B
6

5 9

C 5

U2:C
8

10 12

U2:D

Carry ent 0

13

Carry sal

Firma Profesor
PRACTICA

b.- Mostrar el resultado usando el circuito decodificador de binario a 7segmentos basado en un GAL (practica 1.9) y un display de 7 segmentos de ctodo comn. Firma Profesor
PRACTICA

Proyecto Combinacional
Tipo: Simulada
OBJETIVO: a.- Disear y simular un circuito Aritmtico Lgico de 4 bits de 8 funciones. Procedimiento Investigar el funcionamiento del circuito 74LS 244 Usar circuitos de tres estados para el diseo. Mostrar el resultado en displays de 7 segmentos . El ALU realizara las funciones de: 1. A + B

1.12.- SUMADOR / RESTADOR DE DOS DATOS DE 4 BITS CON GALS.

Tipo de practica: LABORATORIO a.- Disear y simular un sumador/ restador tres bits utilizando un GAL l 22v10 de dos datos de

7 2.
3. A and B Complemento a 1 de A Negativo de A. Rotacin de A a la Derecha. Rotacin de A a la Izquierda. Detecta cuando A=0. Multiplicacin
A[0..15]

U5
A0 A1 A2 A3 D0 D1 D2 D3 5 3 14 12 6 2 15 11 7 A0 A1 A2 A3 B0 B1 B2 B3 C0 74LS283 C4 9 S0 S1 S2 S3 4 1 13 10 2 4 6 8 1

U2
A0 A1 A2 A3 OE 74LS244 Y0 Y1 Y2 Y3 18 16 14 12 S0 S1 S2 S3

S[0..15]

4. 5. 6. 7.
8. ALU
?
A=0 EN T_IZQ SH R N Y_SAL AN D SU M C EG S OT T B Y_EN ER AALID A4 BITS T_D L ALU

Corrimiento
o3 o2 o1 o0 12 14 16 18 OE 1 2 O S 4 P A 4 E R L I 4 3 2 1 D A 74LS244
1 D0 A1 D1 A2 D2 A3 D3 1 3 2 1 3 2 1 3 2 1 3 2 2 4 6 8

AND
A0

[0..15]

U217
A0 A1 A2 A3 OE 74LS244 Y0 Y1 Y2 Y3 18 16 14 12 S0 S1 S2 S3

SUMA

b2 b1 b0

8 6 4 2

A3 A2 A1 A0

Y3 Y2 Y1 Y0

8
SW1

AC
AC12 AC13 AC14 AC15 AC8 AC9 AC10 AC11 AC4 AC5 AC6 AC7 AC0 AC1 AC2 AC3 AC[0..15] DR[0..15]

SUMA
A[0..15] D[0..15] CY_ent OE

CCT002

C 7
SW2

S[0..15] CY_sal

S[0..15]

C 0
SW3

0 1

C 0
SW4

AND

CCT003

A[0..15] D[0..15] S[0..15]

C 0
SW5

OE

DR
DR12 DR13 DR14 DR15 DR8 DR9 DR10 DR11 DR4 DR5 DR6 DR7 DR0 DR1 DR2 DR3 DAT[0..15]

COMP ,
B[0..15] DR[0..15]

ENT_DR
S15 S14 S13 S12 S11 S10 S9 S8 S7 S6 S5 S4 S3 S2 S1 S0

C 1
SW6

C 5
SW7

1 0

O[0..15] NOT DR_ENT CCT005

C 4
SW8

SHR

SHL ENTRADA
O[0..15]

B[0..15] DAT[0..15]

C 3
SW9

DATO

C 1
SW10

DAT12 DAT13 DAT14 DAT15 DAT8 DAT9 DAT10 DAT11 DAT4 DAT5 DAT6 DAT7 DAT0 DAT1 DAT2 DAT3

0 0 0 0 0
AC15

SHR ENT_IZQ SHL ENT_DER DATO_ENT

CCT004

C 5
SW11

DR=0 , AC= 0
A[0..15] D[0..15] CCT006 AC=0 DR=0

? ? ?

C 4
SW12

ALU de 16 bits, 7 funciones

Registro de 16 bits, con las operaciones de: Incrementa, Carga, Borra y salida tres estados

C 3