1/65

Tecnologas de Circuitos Integrados (CI) Digitales

RRR

Introduccin

2/65

Un diseador de circuitos lgicos slo se preocupa por disear y analizar funcionalmente un circuito utilizando lgebra de boole, tablas y otros mtodos abstractos. La lgica digital esconde las dificultades de la electrnica analgica mapeando el conjunto infinito de valores reales en dos posibles estados o valores 0 o 1.

Introduccin
Tecnologa
Lgica neumtica Lgica de reles Lgica TTL Lgica CMOS Fibra ptica Memoria dinmica PROM EPROM Disco o cinta magntica Disco Compacto

3/65

Ejemplos de fenmenos fsicos para representar bits en algunas tecnologas digitales son:
0
Fluido a baja presin Circuito abierto 0-0.8v 0-1.5v Luz apagada Capacitor descargado Fusible quemado Electrones atrapados Flujo norte No hueco

1
Fluido a alta presin Circuito cerrado 2-5v 3.5-5v Luz encendida Capacitor cargado Fusible intacto Electrones libres Flujo sur Hueco

Familias Lgicas

4/65

Una familia lgica es una coleccin de diferentes circuitos integrados que tienen salidas, entradas y caractersticas internas similares pero que realizan diferentes funciones lgicas.

74: Serie industrial 54: Serie militar

TTL
74: TTL estndar 74H: TTL de alta velocidad 74S: TTL Schottky 74LS: TTL Schottky de baja potencia 74AS: TTL Schottky avanzado 74ALS: TTL Schottky avanzado de baja potencia 74F: TTL Fast (similar a la AS)

5/65

CMOS
4000: primera serie CMOS 74HC: CMOS de alta velocidad 74HCT: CMOS de alta velocidad comp. TTL 74AC: CMOS avanzado 74ACT: CMOS avanzado comp. TTL 74AHC: CMOS avanzado de alta velocidad

6/65

Compuertas Comerciales
7400: cuatro NOY de dos entradas 7403: cuatro NOY de dos entradas (DA) 7408: cuatro Y de dos entradas 7409: cuatro Y de dos entradas (DA) 7432: cuatro O de dos entradas 7486: cuatro XOR de dos entradas 74132: cuatro NOY de dos entradas (Schmitt)

7/65

Compuertas Comerciales
7402: cuatro NOO de dos entradas

8/65

Compuertas Comerciales
7410: tres NOY de tres entradas 7411: tres Y de tres entradas 7412: tres NOY de tres entradas (DA) 7427: tres NOO de tres entradas (DA)

9/65

Compuertas Comerciales
7420: dos NOY de cuatro entradas 7421: dos Y de cuatro entradas

10/65

Compuertas Comerciales
7430: una NOY de ocho entradas

11/65

Compuertas Comerciales
7404: seis NO 7405: seis NO (DA) 7414: seis NO (Schmitt)

12/65

El transistor de efecto de campo

Si todos los terminales se conectan al mismo punto las cargas negativas de la difusin n son repelidas por las negativas de la difusin p y viceversa, de ah que se hicieran las difusiones de esa manera.

13/65

L= 1m a 90 nm W = 2 a 500 m

El transistor de efecto de campo

Regiones de funcionamiento del transistor

14/65

Abierto Lineal

Vgs < Vt Vgs > Vt , Vds < Vgs Vt Vgd > Vt

I ds = 0 I ds = [(Vgs Vt )Vds I ds =

Saturacin Vgs > Vt , Vds > Vgs Vt Vgd < Vt

Vds ] 2

(Vgs Vt ) 2

W
tox ( L

El transistor de efecto de campo

N P Vdd Vss Vss Vdd Control Control

15/65

Transistor Drenaje Fuente Compuerta

* Los electrones se mueven hacia el voltaje ms alto, contrario a la utilizada para la corriente (de un voltaje mayor a uno menor + -)

El transistor de efecto de campo

16/65

En la regin lineal se comporta como una resistencia controlada por voltaje

Realizacin de funciones lgicas en tecnologa CMOS

17/65

Se parte de una funcin booleana F. Paso 1: Calcule F Paso 2: Calcule F* como la negacin de cada uno de los trminos de F Paso 3: Construya el circuito que realiza la funcin F apartir de transistores MOSFET de canal n y p. Se construye F con transistores de canal n y F* con transistores de canal p. Las funciones o son transistores en paralelo y las y transistores en serie. La salida final se toma de la unin de los bloques n y p.

Realizacin de funciones lgicas en tecnologa CMOS

F=A Paso 1: F=A Paso 2: F*=A Paso 3:

18/65

Realizacin de funciones lgicas en tecnologa CMOS

F=(A+B) Paso 1: F=A+B Paso 2: F*=AB Paso 3:

19/65

Realizacin de funciones lgicas en tecnologa CMOS

F=(AB) Paso 1: F=AB Paso 2: F*=A+B Paso 3:

20/65

10

Realizacin de funciones lgicas en tecnologa CMOS

F=AB Paso 1: F=(AB)=A+B Paso 2: F*=AB Paso 3:

21/65

Realizacin de funciones lgicas en tecnologa CMOS

F=ABC+CD+EFB Paso 1: F=(A+B+C)(C+D)(E+F+B) Paso 2: F*=ABC+CD+EFB Paso 3:

22/65

11

Lminas de datos

23/65

Los fabricantes proveen especificaciones sobre las caractersticas lgicas y elctricas de los dispositivos Informacin general

Lminas de datos
Descripcin de los pines

24/65

12

Lminas de datos
Tabla de funcin

25/65

Diagrama lgico

Lminas de datos
Condiciones de operacin mximos

26/65

13

Lminas de datos
Condiciones de operacin recomendadas

27/65

Lminas de datos
Caractersticas Elctricas

28/65

14

Lminas de datos
Caractersticas de Conmutacin

29/65

Comportamiento en estado estable

Entradas y Salidas NO cambian Grfica tpica pero no garantizada.

30/65

15

Comportamiento en estado estable

31/65

Margen de Ruido DC: es una medida de cuanto ruido se necesita para corromper el voltaje de salida peor caso en un voltaje que no sea reconocido como un estado. VOHmin=Vdd-0.1v VILmax=30%Vdd VIHmin=70%Vdd VOLmin=GND+0.1v

Vdd y GND se denominan lmites de alimentacin VILmax-VOLmax = margen de ruido DC para estado bajo VOHmin-VIHmin = margen de ruido DC para estado alto

Comportamiento de circuitos con cargas resistivas

32/65

Muchas veces resulta necesario conectar cargas resistivas a circuitos CMOS, entre ejemplos de este tipo de cargas se encuentran:
Circuitos TTL Leds Rels

Cuando la salida de un circuito CMOS es concetada a una carga resistiva, el comportamiento de la salida no es tan ideal como se especifica en la lmina de datos del fabricante.

16

Comportamiento de circuitos con cargas resistivas

33/65

La razn por la cual no se obtiene los voltajes especificados se debe a que en un circuito CMOS siempre hay un transistor activo, el cual tiene una resistencia diferente de cero, la carga resistiva hace que fluya una corriente por estos transistores provocando una caida de voltaje.

Comportamiento de circuitos con cargas resistivas

Rp=200
1M

34/65

Rn=100

1M

Rth=1k || 2k = 667

Vth=(5v/3k)*2k=3.33v

17

Comportamiento de circuitos con cargas resistivas

VOL = Vth Rn 100 = 3,3v = 0.43v Rn + Rth 100 + 667
VOH = VRth + Vth VRth = (Vdd Vth )

35/65

(1)
Rth Rth + R p

(2)

Sustituyendo (1) en (2) VOH = Vth + (Vdd Vth ) Rth Rth + R p 4 , 6 1 5 v 667 = 667 + 200

VOH = 3,33v + (5v 3,33v )

Comportamiento de circuitos con cargas resistivas

36/65

Los fabricantes no proveen el valor de las resistencias de encendido, pero dan el valor de la carga mxima tanto en estado alto como bajo.
IOLmax:mxima corriente que se puede drenar en estado bajo teniendo un voltaje de salida menor que VOLmax IOHmax:mxima corriente que se puede suministrar en estado alto teniendo un voltaje de salida mayor que VOHmin

IC vs IT: corriente cuando se tiene una carga CMOS o TTL El signo negativo significa que la corriente fluye hacia fuera del dispositivo.

R p ( on ) =

Vdd VOH min T I OH max T

Rn ( on ) =

VOL max T I OL max T

18

Qu pasa cuando el voltaje de entrada no es cercano a Vdd?

Los transistores no estn completamente apagados y encendidos.
Vn =VRth +Vth VRth =Vn Vth Vdd =Vp +Vn In + Ith = I p

Comportamiento de los circuitos con entradas no ideales.

(1)

37/65

(2)
Vp Rp = Vn VRth + Rn Rth

(3)
y

sustituyen (1) en do

(3)

(3)

en

(2)

V V V Vdd = Rp n + n th +Vn R Rth n reagrupand o R R Vo =Vn = n th Vdd +Vth Rn R p Rth + Rn + Rn Rth Rp

Comportamiento de los circuitos con entradas no ideales.

38/65

Rp=400 4k Rn=200 2,5k De los valores anteriores para las resistencias de encendido y apagado se tiene:
VOH=4,31v VOL=0,24v

Pconsumida=Vdd2/RTOT=52/(400 +2,5k)=8,62mW La potencia consumida debera ser cero

19

Abanico de Salida (Fanout)

39/65

Es el nmero de entradas que una compuerta puede conducir sin exceder sus especificaciones de carga peor caso (IOH/IIH)max (IOL/IIL)max
Se debe recordar usar las corrientes respectivas segn el tipo de carga a manejar IC o IT

Si se supera el fanout:
VOL>VOLmax y VOH<VOHmin Aumentan los retardos de las salidas Aumenta el tiempo de subida y bajada Aumenta la temperatura del Circuito Integrado

Entradas no usadas

40/65

Las entradas sobrantes de las compuertas Y O NOY se deben conectar por medio de una resistencia a Vdd, las de las compuertas O y NOO se deben conectar por medio de una resitencia a GND

20

Picos de corriente y capacitores de desacople

41/65

Existen picos de corriente en las transiciones, se requieren capacitores para suplir estas demandas; tal que no se vean como ruido o causen fallas en la ejecucin del programa. Se colocan uno por pulgada o uno por circuito integrado.

Anlisis Dinmico

42/65

Velocidad depende de las caractersticas Potencia consumida AC y de la carga La velocidad depende de dos aspectos:
Tiempo de transicin Retardo de propagacin

21

Anlisis Dinmico
Tiempo de transicin
Tiempo que tarda en pasar por la regin indefinida

43/65

El tiempo de transicin depende principalmente de dos factores:

La resistencia de encendido del transistor La capacitancia de carga

Anlisis Dinmico

44/65

La capacitancia parsita est presente en todo circuito y procede de tres fuentes:

Circuitos de salida, incluyendo la compuerta de los transistores de salida, cableado interno y empaquetado 2-10pf Los cables que conectan las salidas a las entradas, tienen capacitancias 1pf por pulgada o ms Circuitos de entrada, transistores de entrada, cableado interno y empaquetado tienen una capacitancia de 2 a 15pf por entrada.

22

Anlisis Dinmico

45/65

Se supondr que los cambios en los transistores son instantneos.

RL= y VL=0v, es decir se tendr una carga capacitiva. Se trabajar con una capacitancia de 100pf, y se partir del hecho que el capacitor est inicialmente cargado

Anlisis Dinmico
Transicin de Alto a Bajo
in + ic = 0 1 RnC L Vo Vo CL = t Rn

46/65

V v (t 0 ) t = ln (V ) ln (V0 ) = ln V V0 v Rn C L RnC L 0
V

V (t ) = V0 e t RnCL Rn C L = cons tan te

9 9

de

tiempo

V (t ) = 5.0v e t 10010010 = 5.0v e t 1010 t f = t1,5v t3,5v = 12,04ns 3,57 ns = 8,47 ns

23

Anlisis Dinmico
Transicin de Bajo a Alto
Vdd = V p + Vo Vdd = R p I CL + Vo Vdd = R p Vo + Vo 1 sC L

47/65

Vdd = R p C LVo s + Vo Vdd = R p C LVo s + 1 R pCL Vdd Vo = R pCL s + 1 R pCL aplicando la transformada inversa de de
9

Laplace tiempo

V (t ) = Vdd 1 e t RnCL RnC L = cons tan te V (t ) = 5.0v 1 e t 20010010 = 5.0v 1 e t 2010 t f = t3,5v t1,5v = 24,08ns 7,13ns = 16,95ns
9

Anlisis Dinmico

48/65

Pareciera que tr>tf, pero en la realidad se hacen los transistores p del doble del tamao que los n para que, entre otras cosas, las transiciones sean simtricas.

24

Anlisis Dinmico
Retardo de propagacin

49/65

Una trayectoria de seal es el camino elctrico desde una entrada particular a una salida particular de un circuito lgico. El retardo de propagacin tp de la trayectoria de una seal es el tiempo requerido para que un cambio en una entrada se aprecie en la salida. Pueden haber diferentes tiempos para diferentes entradas y an la direccin de las transiciones pueden generar diferentes tiempos. Factores que generan este retardo:
Fsica del semiconductor Velocidad de transicin de la seal de entrada Capacitancia de entrada Multietapas

Anlisis Dinmico
Consumo de Potencia
Potencia esttica y potencia dinmica Ptot=PS+PD PS=iD*Vdd=0,5 a 2,5 mW, iD=corriente de fuga

50/65

La potencia dinmica promedio dicipada durante la conmutacin de una onda cuadrada con una frecuencia f

25

t t PD = 1 2 in ( )Vo + t i p ( )(Vdd Vo ) t 0 2 V (Vdd Vo ) in ( ) = C PD o i p ( ) = C PD 0 Vdd PD = C PD Vo Vo + (Vdd Vo ) (Vdd Vo ) t Vdd 0

Anlisis Dinmico

51/65

C PD = PD t PD =

Vdd V 2 0 (Vdd Vo )2 o + 2 2 Vdd 0 2 2 C PD Vdd V + 0 dd 0 t 2 2 C 2 PD = PD Vdd t 2 PD = C PDVdd f

Anlisis Dinmico
Existen dos fuentes de consumo de potencia
Corto circuito temporal Carga de capacitores

52/65

Para CL En general

PDL=CLVdd2f PD=CVdd2f

Debido a que todas las compuertas no cambian al mismo tiempo:

PD=CVdd2f * % de actividad

26

Otras estructuras CMOS de Entrada y Salida

53/65

Los diseadores de Circuitos Integrados han modificado las estrucutras bsicas CMOS de muchas formas que se ajustan a aplicaciones especiales. Compuertas de transmisin
Un transistor de canal p y uno de canal n se pueden conectar entre s para formar un interruptor controlado por lgica

Otras estructuras CMOS de Entrada y Salida

S 0 0 0 0 1 1 1 1 X 0 0 1 1 0 0 1 1 Y 0 1 0 1 0 1 0 1 Z 0 0 1 1 0 1 0 1

54/65

S Z 0 X 1 Y

27

Otras estructuras CMOS de Entrada y Salida

Entradas de disparador Schmitt (Schmitt-trigger)
Usa realimentacin interna para cambiar el umbral de conmutacin dependiendo de la direccin de la conmutacin (histresis).

55/65

Otras estructuras CMOS de Entrada y Salida

Salidas de tres estados

56/65

Las salidas lgicas tienen dos estados, alto y bajo, sin embargo, algunos dispositivos tienen un tercer estado elctrico, que no es un estado lgico, este se denomina estado de alta impedancia, Hi-z o de flotacin. La salida se comporta como si an no estuviera conectada al circuito, excepto por una pequea corriente de fuga.

28

Otras estructuras CMOS de Entrada y Salida

Salidas de tres estados

57/65

EN 0 0 1 1

A 0 1 0 1

B 1 1 0 0

C 1 1 1 0

D 0 0 1 0

n1 off off on off

p1 S off Hi-z off Hi-z off 0 on 1

Otras estructuras CMOS de Entrada y Salida

Salidas de tres estados

58/65

Un bus de tres estados se produce al interconectar varias salidas de tres estados. SOLO UNO DEBE ESTAR HABILITADO A LA VEZ. En la prctica los circuitos se disean de forma que, el retardo de tercer estado a alto o bajo sea mayor que el de alto o bajo a tercer estado. Las salidas de tercer estado tienen una coriente de fuga de 10A, esta junto con las corrientes de entrada deben tomarse en cuenta cuando se calcula el mximo nmero de compuertas en un bus de tres estados.

29

Otras estructuras CMOS de Entrada y Salida

Salidas de drenaje abierto

59/65

Se dice que los transistores de canal p proporcionan arranque activo, puesto que aumentan activamente el voltaje de salida en una transicin de bajo a alto. Estos transistores se omiten en las compuertas que tienen salidas de drenaje abierto. Si la salida no es un estado bajo es abierta.

A 0 0 1 1

B 0 1 0 1

n1 off off off on

n2 Z off abierto on abierto off abierto on 0

Otras estructuras CMOS de Entrada y Salida

60/65

Salidas de drenaje abierto Una salida de drenaje abierto requiere una resistencia externa para proporcionar una arranque pasivo al nivel alto. La resistencia debe ser lo ms pequea posible pero se debe tomar en cuenta el valor IOLmax. Las transiciones son ms lentas que en una compuerta comn, entonces: Porqu usar estas compuetas?

30

Otras estructuras CMOS de Entrada y Salida

Salidas de drenaje abierto Control de leds
Para el clculo de R se requiere conocer:
Corriente del led Cada del led Cada VOLMAX

61/65

R=

Vdd (VOL max + Vled ) I led

Otras estructuras CMOS de Entrada y Salida

Salidas de drenaje abierto
Lgica Alambrada

62/65

Se debe calcular la resistencia de arranque tal que cumpla con el siguiente mbito:
Valor mnimo: La suma de la corriente a travs de R en el estad obajo y las corrientes de entrada del estado bajo de las compuertas que controlan las salidas alambradas no sebe exeder la capacidad de control de estado bajo de la salida activa. Valor mximo: La cada de voltaje de R en el estado alto no debe reducir el voltaje de salida por debajo de VIHmin ms un margen de ruido de 400mv, esto por las corrientes de fuga

31

Otras estructuras CMOS de Entrada y Salida

Salidas de drenaje abierto
Lgica Alambrada

63/65

IRmax=IOLmax-2IILmax=4mA-2*0,4mA=3,2mA Rmin=(Vdd-VOLmax)/IRmax=(5v-0v)/3,2mA=1562,5

Otras estructuras CMOS de Entrada y Salida

Salidas de drenaje abierto
Lgica Alambrada
IRmin = 4*Ifuga-2IILmin = 4*5A-2*20A = 60A Rmin=(Vdd-(VIHmin+Vruido))/IRmin = (5v-2,4v)/60 A = 43,3k

64/65

32

Bibliografa

65/65

Wakerly, J.F; Digital Design: Principles and Practices, Prentice-Hall, tercera edicin actualizada, 2001. http://www.kpsec.freeuk.com/components/74serie s.htm http://www.elec.qmul.ac.uk/staffinfo/davew/lab/ ttl74.htm http://en.wikibooks.org/wiki/Practical_Electronics/ 74Label

33