W5500

Перевод: английский - русский - www.onlinedoctranslator.
com
Спецификация W5500
Версия 1.0.2
http://www.wiznet.co.kr
© Copyright 2013 WIZnet Co., Ltd. Все права защищены.

W5500
Микросхема W5500 представляет собой встроенный Ethernet-контроллер Hardwired TCP/IP, который обеспечивает
более простое подключение к Интернету для встроенных систем. W5500 позволяет пользователям иметь
Подключение к Интернету в своих приложениях только с помощью одного чипа, в котором
Стек TCP/IP, встроенный 10/100 Ethernet MAC и PHY.

Hardwired TCP/IP от WIZnet — это проверенная на рынке технология, поддерживающая TCP, UDP,
Протоколы IPv4, ICMP, ARP, IGMP и PPPoE. W5500 включает внутреннюю память объемом 32 КБ.
буфер памяти для обработки пакетов Ethernet. Если вы используете W5500, вы можете
реализовать приложение Ethernet, просто добавив простую программу сокетов. Это
более быстрый и простой способ, чем использование любого другого решения Embedded Ethernet. Пользователи
может использовать 8 независимых аппаратных сокетов одновременно.
SPI (последовательный периферийный интерфейс) обеспечивает простую интеграцию с внешним
MCU. SPI W5500 поддерживает скорость 80 МГц и новый эффективный протокол SPI для
высокоскоростная сетевая связь. В целях снижения энергопотребления

системы, W5500 обеспечивает WOL (Wake on LAN) и режим отключения питания.
Функции
- Поддерживает проводные протоколы TCP/IP: TCP, UDP, ICMP, IPv4, ARP, IGMP, PPPoE
- Поддерживает 8 независимых розеток одновременно
- Поддерживает режим отключения питания
- Поддерживает пробуждение по локальной сети через UDP
- Поддерживает высокоскоростной последовательный периферийный интерфейс (SPI MODE 0, 3)
- Внутренняя память 32 Кбайт для буферов TX/RX
- Встроенный 10BaseT/100BaseTX Ethernet PHY
- Поддерживает автоматическое согласование (полный и полудуплекс, 10 и 100 на основе)
- Не поддерживает фрагментацию IP
- Работа при напряжении 3,3 В с допуском сигнала ввода/вывода 5 В
- Светодиодные выходы (полный/полудуплексный, канал, скорость, активный)
- 48-контактный бессвинцовый корпус LQFP (7x7 мм, шаг 0,5 мм)
2 / 66 Спецификация W5500, версия 1.0.2 (ноябрь 2013 г.)

Целевые приложения
W5500 подходит для следующих встроенных приложений:
- Домашние сетевые устройства: телевизионные приставки, PVR, цифровые медиаадаптеры
- Serial-to-Ethernet: элементы управления доступом, светодиодные дисплеи, реле беспроводной точки доступа и т. д.
- Параллельно-Ethernet: POS / мини-принтеры, копировальные аппараты
- USB-to-Ethernet: устройства хранения данных, сетевые принтеры
- GPIO-to-Ethernet: датчики домашней сети
- Системы безопасности: видеорегистраторы, сетевые камеры, киоски
- Автоматизация заводов и зданий
- Медицинское оборудование для мониторинга
- Встроенные серверы
Спецификация W5500, версия 1.0.2 (ноябрь 2013 г.) 3 / 66

Блок-схема

Оглавление
1 Назначение контактов ................................................................ ...................................... 7
1.1 Описание контактов ................................................................ ................................7
2 Хост-интерфейс................................................................... ............................................. 12
2.1 Режим работы SPI ...................................................... ............................. 13
2.2 Фрейм SPI ................................................................ ...................................... 14
2.2.1 Адресная фаза ................................................................ ............................. 14
2.2.2 Контрольная фаза ................................................................ ......................... 15
2.2.3 Фаза данных ................................................................ ................................ 17

2.3 Режим данных переменной длины (VDM).................................................. ............ 17
2.3.1 Доступ для записи в VDM ....................................... ................... 18

2.3.2 Доступ для чтения в VDM ....................................... ...................... 21
2,4 Режим данных фиксированной длины (FDM) ................................................ .............. 24
2.4.1 Доступ для записи в FDM ....................................... ................... 25

2.4.2 Доступ для чтения в FDM ....................................... ...................... 26
3 Организация регистров и памяти .................................................. ................... 27
3.1 Блок общего регистра ...................................................... ...................... 29
3.2 Блок регистра сокета .................................................. ...................... 30
3.3 Память ................................................. ...................................... 31
4 Описание регистров ................................................................ ................................ 32
4.1 Общие регистры ................................................................ ............................. 32
4.2 Регистры сокетов ...................................................... ................................ 44
5 Электрические характеристики ...................................................... .............................59
5.1 Абсолютные максимальные рейтинги ............................................... ................ 59
5.2 Абсолютные максимальные значения (электрическая чувствительность) ..................... 59
5.3 Характеристики постоянного тока ................................................ ............................. 60
5.4 РАССЕЯНИЕ МОЩНОСТИ ................................................ ................................ 61

5,5 Характеристики переменного тока ................................................ ............................. 61
5.5.1 Время сброса ................................................................ ............................. 61

5.5.2 Время пробуждения................................................... ............................. 61
5.5.3 Характеристики кристалла ................................................................ .............. 61
5.5.4 Синхронизация SPI ................................................................ ............................. 62
5.5.5 Характеристики трансформатора................................................... ........ 63

5.5.6 МДИКС ................................................................ ................................... 63
6 Описание пакетов ...................................................... ................................ 64
Информация об истории документа................................................... .............................65

Таблица рисунков
Рисунок 1. Расположение контактов W5500 ................................................ .............................7
Рис. 2. Внешний эталонный резистор ....................................... ............. 11

Рисунок 3. Эталонная схема кристалла ................................................ ............ 11
Рис. 4. Режим данных переменной длины (SCSn, управляемый хостом) ...................... 12
Рисунок 5. Режим передачи данных с фиксированной длиной (SCSn всегда подключен к земле) .............. 12
Рисунок 6. Режимы SPI 0 и 3 ....................................... ................................ 13

Рисунок 7. Формат кадра SPI .................................................. ............................. 14
Рисунок 8. Запись кадра SPI в режиме VDM ................................................ ............. 18
Рисунок 9. Запись регистра SIMR в режиме VDM ................................................ ...... 19
Рис. 10. Запись 5-байтовых данных в буферный блок TX 1-го сокета 0x0040 в режиме VDM.. 20
Рисунок 11. Чтение кадра SPI в режиме VDM ................................................ ............ 21
Рис. 12. Чтение S7_SR в режиме VDM......................................... ................. 22

Рисунок 13. 5-байтовые данные, считанные в буферном блоке RX Socket 3 0x0100 в режиме VDM ...................... 23
Рисунок 14. 1-байтовая запись данных кадра SPI в режиме FDM....................................... 25
Рисунок 15. 2-байтовый кадр SPI для записи данных в режиме FDM .................................. 25
Рисунок 16. 4-байтовый кадр SPI для записи данных в режиме FDM .................................. 25
Рис. 17. 1-байтовый кадр чтения данных SPI в режиме FDM ....................................... 26
Рис. 18. 2-байтовый кадр чтения данных SPI в режиме FDM ..................... 26
Рисунок 19. 4-байтовый кадр чтения данных SPI в режиме FDM .................................. 26
Рисунок 20. Организация регистров и памяти ....................................... ...... 28

Рисунок 21. Синхронизация INLEVEL ................................................ ................................ 34
Рисунок 22. Время сброса....................................................... ............................. 61

Рисунок 23. Синхронизация SPI.................................................. ................................ 62
Рисунок 24. Тип трансформатора ....................................................... ...................... 63
Рисунок 25. Размеры упаковки.................................................. ...................... 64

1 Назначение контактов
Северная Каролина
PMODE0
PMODE1
PMODE2
АГНД
РСВД
РСВД
РСВД
РСВД
РСВД
RSTn
41
45
43
42
39
37
46
38
48
47
44
40
TXN 1 36 INTn
TXP 2 35 МОСИ
АГНД 3 34 МИСО
АВДД 4 33 СКЛК
RXN 5 32 SCSn
RXP 6
W5500 31 ХО
ДНК 7 30 XI/CLKIN
АВДД 8
48LQFP 29 ЗАЗЕМЛЕНИЕ
АГНД 9 28 ВДД
EXRES1 10 27 ДЕЙСТВУЕТ
АВДД 11 26 ДУБЛИРОВАННЫЙ
Северная Каролина 12 25 СВЯЗАН

20
21
22
23
24
18
13
14
15
16
17
19
РСВД
АВДД
АВДД
АВДД
1V2O
АГНД
АГНД
АГНД
ВБГ
ОГРАНИЧИТЬ
SPDLED
Рис. 1. Расположение контактов W5500
1.1 Описание контактов

Таблица 1. Обозначения типов выводов
Тип Описание
я Вход
О Выход
ввод/вывод Ввод, вывод
А Аналоговый
мощность 3,3 В мощность
ЗАЗЕМЛЕНИЕ Земля
Спецификация W5500, версия 1.0.2 (ноябрь 2013 г.) 7/66

Таблица 2. Описание контактов W5500
Внутренний
Пин № Символ Тип Описание
Предвзятость1
1 TXN - АО Пара сигналов TXP/TXN
2 TXP - АО Дифференциальные данные передаются на носитель по
Пара сигналов TXP/TXN.
3 АГНД - ЗАЗЕМЛЕНИЕ Аналоговая земля
4 АВДД - мощность Аналоговое питание 3,3 В
5 RXN - ИИ Пара сигналов RXP/RXN
6 RXP - ИИ Дифференциальные данные от носителя принимаются на
Пара сигналов RXP/RXN.
7 ДНК - AI/O Не подключать булавку
10 EXRES1 - AI/O Внешний эталонный резистор
Он должен быть подключен к внешнему резистору (12,4 кОм,
1%), необходимого для смещения внутренних аналоговых цепей.
См. «Внешний эталонный резистор» (Рис. 2) для

подробности.
12 - - Северная Каролина
13 - - Северная Каролина
18 ВБГ - АО Выходное напряжение запрещенной зоны
Этот контакт будет измеряться как 1,2 В при 25℃.
Его нужно оставить плавающим.
20 ОГРАНИЧИТЬ - АО Внешний эталонный конденсатор
Этот контакт должен быть подключен к конденсатору 4,7 мкФ.
Длина дорожки до конденсатора должна быть
стабилизировать внутренние сигналы.
22 1V2O - АО Выходное напряжение регулятора 1,2 В
1Внутреннее смещение после аппаратного сброса
8/66 Спецификация W5500, версия 1.0.2 (ноябрь 2013 г.)

Этот вывод должен быть подключен к конденсатору 10 нФ.
Это выходное напряжение внутреннего стабилизатора.
23 РСВД Тянуть вниз я Он должен быть подключен к GND.
24 SPDLED - О Светодиод скорости
Это показывает статус скорости подключенного канала.
Низкая: 100 Мбит/с
Высокая: 10 Мбит/с
25 СВЯЗАН - О Индикатор связи
Это показывает статус ссылки.
Низкий: связь установлена
Высокий: ссылка не установлена
26 ДУБЛИРОВАННЫЙ - О Дуплексный светодиод
Это показывает состояние дуплекса для подключенного канала.
Низкий: полнодуплексный режим
Высокий: полудуплексный режим
27 ДЕЙСТВУЕТ - О Активный светодиод
Это показывает, что есть смысл несущей (CRS) от

активный подуровень физической среды (PMD) во время TX или RX
деятельность.
Низкий: Чувствительность несущей от активного PMD
Высокий: нет определения несущей
28 ВДД - мощность Цифровая мощность 3,3 В
29 ЗАЗЕМЛЕНИЕ - ЗАЗЕМЛЕНИЕ Цифровая земля
30 XI/CLKIN - ИИ Кристаллический вход/Внешний тактовый вход
Внешний кварцевый вход 25 МГц.
Этот контакт также может быть подключен к несимметричному TTL.
осциллятор (CLKIN). 3.3V часы должны быть применены для
Вход внешнего тактового сигнала. Если этот метод реализован, XO
следует оставить неподключенным.
Обратитесь к «Эталонной схеме кристалла» (Рис. 3) для
подробности.
31 ХО - АО Кристаллический выход
Внешний кварцевый выход 25 МГц
Примечание. Подключите этот контакт, если используются внешние часы.
проехал через XI/CLKIN
32 SCSn Остановить я Выбор чипа для шины SPI
На этом выводе можно установить низкий уровень, чтобы выбрать W5500 в SPI.
интерфейс.
Низкий: выбран

Высокий: не выбран
33 СКЛК - я SPI тактовый вход
Этот контакт используется для получения часов SPI от мастера SPI.
34 МИСО - О Главный вход SPI, ведомый (W5500), выход
35 МОСИ - я Главный выход SPI подчиненный (W5500) вход
36 INTn - О Выход прерывания
(активный низкий уровень)
Низкий: Прерывание заявлено от W5500
Высокий: без прерывания
37 RSTn Остановить я Сброс настроек
(активный низкий уровень)
СБРОС следует удерживать на низком уровне не менее 500 мкс для W5500.
сброс настроек.
38 РСВД Тянуть вниз я Северная Каролина
43 PMODE2 Остановить я Выбор режима работы PHY

44 PMODE1 Остановить я Эти контакты определяют режим сети. Обратитесь к
45 PMODE0 Остановить я ниже таблица для деталей.
РЕЖИМ [2:0]
Описание
2 1 0
0 0 0 10BT Полудуплекс, автоматическое согласование отключено
0 0 1 10BT Полный дуплекс, автоматическое согласование отключено
0 1 1 100BT, полный дуплекс, автоматическое согласование отключено
1 0 0 100BT Полудуплекс, включено автосогласование
1 0 1 Не используется
1 1 1 Все возможности, автосогласование включено
.
46 - - - Северная Каролина
47 - - - Северная Каролина

12,4КОм(1%) Резистор должен быть подключен между контактом EXRES1 и аналоговой землей (AGND), как
показано ниже.
Рис. 2. Внешний эталонный резистор
Эталонная схема кристалла показана ниже.
Рисунок 3. Эталонная схема кристалла

2 Хост-интерфейс
W5500 обеспечивает интерфейс шины SPI (последовательный периферийный интерфейс) с 4 сигналами (SCSn,
SCLK, MOSI, MISO) для внешнего интерфейса HOST и работает как ведомое устройство SPI.
W5500 SPI можно подключить к MCU, как показано на рис. 4 и рис. 5.

в соответствии с его режимом работы (данные переменной длины / режим данных фиксированной длины)
которые будут объяснены в Главе 2.3 и Главе 2.4.

На рисунке 4 шина SPI может использоваться совместно с другими устройствами SPI. Поскольку шина SPI
предназначенный для W5500, шина SPI не может использоваться совместно с другими устройствами SPI. Это показано в
Рисунок 5.
В режиме данных переменной длины (как показано на рис. 4) можно совместно использовать
Шина SPI с другими устройствами SPI. Однако в режиме данных фиксированной длины (как показано на рис.
Рисунок 5), шина SPI предназначена для W5500 и не может использоваться совместно с другими устройствами.
СПИ МАСТЕР ПОДЧИНЕННЫЙ SPI
MCU
(Внешний хост) W5500
SCSn SCSn
СКЛК СКЛК
МОСИ МОСИ
МИСО МИСО
Рисунок 4. Режим данных переменной длины (SCSn управляется хостом)
СПИ МАСТЕР ПОДЧИНЕННЫЙ SPI
MCU
(Внешний хост) W5500
SCSn SCSn
СКЛК СКЛК
МОСИ МОСИ
МИСО МИСО
Рисунок 5. Режим данных фиксированной длины (SCSn всегда подключен к земле)
Протокол SPI определяет четыре режима работы (режим 0, 1, 2, 3). Каждый режим
отличается в зависимости от полярности и фазы SCLK. Единственная разница между SPI
Режим 0 и режим 3 SPI — это полярность сигнала SCLK в неактивном состоянии.
В режимах SPI 0 и 3 данные всегда фиксируются по переднему фронту SCLK и

всегда выводить по заднему фронту SCLK.

W5500 поддерживает SPI Mode 0 и Mode 3. Оба сигнала MOSI и MISO используют
последовательность передачи от старшего бита (MSB) к младшему биту (LSB), когда
Сигнал MOSI передается, а сигнал MISO принимается. Сигналы MOSI и MISO всегда передаются
или получать последовательно от старшего бита (MSB) к младшему биту

(LSB).
Выборка Переключение Переключение Выборка
СКЛК СКЛК
МИСО/МОСИ МИСО/МОСИ
Режим 0: Низкий уровень простоя SCLK Режим 3: высокий уровень простоя SCLK
Рис. 6. Режим SPI 0 и 3
2.1 Режим работы SPI

W5500 управляется фреймом SPI (см. главу 2.2 Фрейм SPI), который
взаимодействует с внешним хостом. Фрейм W5500 SPI состоит из 3 фаз, адрес
Фаза, фаза управления и фаза данных.
Фаза адреса указывает 16-битный адрес смещения для регистра W5500 или памяти TX/RX.
Фаза управления указывает блок, которому принадлежит смещение (установленное фазой адреса), и
определяет режим доступа для чтения/записи и режим работы SPI (данные переменной длины /
Режим данных фиксированной длины).
А фаза данных указывает случайную длину (N байт, 1≤N) Данные или 1 байт, 2 байта и 4
байта данных.
Если режим работы SPI установлен как режим данных переменной длины (VDM), сигнал шины SPI SCSn
должен контролироваться внешним хостом с шагом кадра SPI.
В режиме данных переменной длины SCSn Control Start (Assert (High-to-Low)) сообщает
W5500 начала кадра SPI (фаза адреса) и конец управления SCSn (де-утверждение (от низкого до
Высокий) информирует W5500 об окончании кадра SPI (конец фазы данных случайного N байта).

2.2 Кадр SPI
Фрейм W5500 SPI состоит из 16-битного адреса смещения в фазе адреса, 8-битного управления
Фаза и N байтов фазы данных, как показано на рисунке 7.
8-битная фаза управления реконфигурируется битами выбора блока (BSB[4:0]), чтением/записью.
Бит режима доступа (RWB) и режим работы SPI (OM[1:0]).
Биты выбора блока выбирают блок, которому принадлежит адрес смещения.
Фаза данных
Фаза адреса Фаза контроля
Н >= 1
Н+2
первый старший бит первый старший бит
0 1 2 3
Бит 15 14 13 12 11 10 9 87 6 5 4 3 2 1 0 7 6 5 4 3 2 1 0 7 6 5 4 3 2 1 0 76543210
16-битный адрес смещения Байт управления Данные1 ... ДанныеН
Блокировать р ОП
Выберите биты Вт Режим
Рисунок 7. Формат кадра SPI
W5500 поддерживает последовательное чтение/запись данных. Обрабатывает данные из базы
(Адрес смещения, который установлен для 2/4/N байтовой последовательной обработки данных) и
следующие данные, увеличив адрес смещения (автоинкрементная адресация) на 1.
2.2.1 Фаза адреса

Эта фаза адреса определяет 16-битный адрес смещения для регистров W5500 и
Буферные блоки TX/RX.
16-битное значение адреса смещения последовательно передается от MSB к LSB.
Кадр SPI с фазой данных 2/4/N байт поддерживает последовательные данные.
Чтение/запись, при котором адрес смещения автоматически увеличивается на 1 каждый байт данных.

2.2.2 Фаза контроля
Фаза управления определяет блок, для которого адрес смещения (установленный адресом)
Фаза) относится к режиму доступа для чтения/записи и режиму работы SPI.
7 6 5 4 3 2 1 0
БСБ4 БСБ3 БСБ2 БСБ1 BSB0 РВБ ОМ1 ОМ0
Кусочек Символ Описание

Биты выбора блока
W5500 имеет общий регистр, 8 регистров сокетов, буферный блок TX/RX
для каждого сокета.
В следующей таблице показан блок, выбранный BSB[4:0].
БСБ [4:0] Имея в виду
00000 Выбирает общий регистр.
00001 Выбирает регистр Socket 0
00010 Выбирает буфер передачи сокета 0
00011 Выбирает буфер приема сокета 0
00100 Сдержанный
00110 Выбирает буфер передачи Socket 1
7~3 БСБ [4:0] 00111 Выбирает буфер приема сокета 1
01010 Выбирает буфер передачи Socket 2
01011 Выбирает буфер RX Socket 2
01110 Выбирает буфер Socket 3 TX

10111 Выбирает буфер приема Socket 5
11111 Выбирает буфер приема Socket 7
Если выбраны зарезервированные биты, это может привести к неправильной работе
W5500.
Бит режима доступа для чтения/записи
Это устанавливает режим доступа для чтения/записи.
2 РВБ
'0' : Читать
'1': Написать
Биты режима работы SPI
Это устанавливает режим работы SPI.
Режим работы SPI поддерживает два режима: данные переменной длины
Режим и режим данных фиксированной длины.
- Режим данных переменной длины (VDM)
: Длина данных контролируется SCSn.
Внешний хост делает сигнал SCSn Assert (от высокого к низкому) и сообщает
начало фазы адреса кадра SPI до W5500.

Затем внешний хост передает фазу управления с помощью
1~0 ОМ [1:0]
ОМ[1:0]='00'.
После передачи фазы данных N-Bytes сигнал SCSn сбрасывается.
(от низкого к высокому) и информирует об окончании фазы данных кадра SPI для
W5500.
В режиме VDM SCSn должен управляться блоком кадров SPI с помощью
Внешний хост. (См. рис. 4)

- Режим данных фиксированной длины (FDM)
: В FDM длина данных задается OM[1:0], это не «00».

стоимость. Таким образом, сигнал SCSn должен быть в состоянии Low и иметь один
Тип длины (среди 1 байта, 2 байта, 4 байта) в соответствии с

Значение ОМ[1:0]. (См. рис. 5.)
В следующей таблице показан режим работы SPI в соответствии с
ОМ[1:0].
ОМ[1:0] Имея в виду
00 Режим переменной длины данных, N-байтовая фаза данных (1≤Н)
01 Режим фиксированной длины данных, длина данных 1 байт (N = 1)
10 Режим фиксированной длины данных, длина данных 2 байта (N = 2)
11 Режим фиксированной длины данных, длина данных 4 байта (N = 4)
2.2.3 Фаза данных

С фазой управления, установленной битами режима работы SPI OM[1:0], фаза данных
задается двумя типами длины, одним типом является длина в N-байтах (режим VDM) и
другой тип — 1/2/4 байта (режим FDM).
В это время 1 байт данных передается через сигнал MOSI или MISO от MSB к
LSB последовательно.
2.3 Режим данных переменной длины (VDM)
В режиме VDM длина фазы данных кадра SPI определяется SCSn.

Внешний хост. Это означает, что длина фазы данных может иметь случайное значение.
(Любая длина от 1 байта до N байтов) в соответствии с SCSn Control.
OM[1:0] фазы управления должно быть равно '00' в режиме VDM.

2.3.1 Доступ для записи в VDM
Начало кадра SPI

SCSn должен оставаться на низком уровне до завершения передачи кадра SPI.
SCSn
РЕЖИМ3 0 1 2 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31
СКЛК РЕЖИМ0
16-битный адрес смещения БСБ[4:0] РВБОМ[1:0] 8-битные данные1
МОСИ 15 14 13 3 2 1 0 4 3 2 1 0Вт 00 7 6 5 4 3 2 1 0
МИСО
Конец кадра SPI
SCSn SCSn должен оставаться на низком уровне до тех пор, пока не будет выполнена передача кадра SPI.
...
32 33 34 35 36 37 37 39 8н + 16 8н + 24
СКЛК
8-битные данные2 ... 8-битные данныеН
МОСИ 7 6 5 4 3 2 1 0 7 6 5 4 3 2 1 0 7 6 5 4 3 2 1 0
МИСО
Рис. 8. Запись кадра SPI в режиме VDM
На рис. 8 показан кадр SPI, когда внешний хост обращается к W5500 для записи.
В режиме VDM сигнал RWB равен «1» (запись), OM[1:0] равен «00» в SPI Frame Control.
Фаза.
В это время внешний хост устанавливает (от высокого к низкому) сигнал SCSn перед
передача кадра SPI.

Затем хост передает все биты кадра SPI на W5500 через сигнал MOSI. Все
биты синхронизируются с задним фронтом SCLK.

После завершения передачи кадра SPI хост отключает сигнал SCSn (от низкого до
Высоко).
Когда SCSn низкий, а фаза данных продолжается, последовательная запись данных может
быть поддержаны.

1 байт WRITE Пример доступа
Когда хост записывает данные 0xAA в регистр маски прерывания сокета (SIMR)
Блок общего регистра с использованием режима VDM, данные записываются с помощью кадра SPI.
ниже.
Адрес смещения = 0x0018

БСБ[4:0] = '00000'
РВБ = '1'
ОМ[1:0] = '00'
1ул.Данные = 0xАА
Внешний хост устанавливает (от высокого к низкому) SCSn перед передачей кадра SPI, затем
Хост передает 1 бит с синхронизацией Toggle SCLK. Внешний хост де-

утверждает (от низкого к высокому) SCSn в конце передачи кадра SPI. (См. рис.
9)
SCSn
Рис. 9. Запись регистра SIMR в режиме VDM

N-Bytes WRITE Пример доступа
Когда хост записывает 5 байт данных (0x11, 0x22, 0x33, 0x44, 0x55) в TX сокета 1
Буферный блок 0x0040 Адрес с использованием режима VDM, 5 байт данных записываются с помощью SPI
Кадр ниже.

БСБ[4:0] = '00110'
РВБ = '1'
ОМ[1:0] = '00'
1ул.
Данные = 0x11
2й
Данные = 0x22
3рд
Данные = 0x33
4й
Данные = 0x44
5й
Данные = 0x55
Доступ для записи N-байт показан на рисунке 10.
5 байт данных (0x11, 0x22, 0x33, 0x44, 0x55) записываются последовательно в

Адрес блока буфера Tx сокета 1 0x0040 ~ 0x0044.
Внешний хост устанавливает (от высокого к низкому) SCSn перед передачей кадра SPI.
Внешний хост отменяет (от низкого до высокого) значение SCSn в конце кадра SPI.
передавать.
SCSn
SCSn
Рис. 10. Запись 5-байтовых данных в буферный блок TX 1-го сокета 0x0040 в режиме VDM

2.3.2 Доступ для чтения в VDM
Начало кадра SPI
SCSn должен оставаться на низком уровне до завершения передачи и приема кадров SPI.
SCSn
РЕЖИМ3 0 1 2 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31
СКЛК РЕЖИМ0
16-битный адрес смещения БСБ[4:0] РВБОМ[1:0] 8-битные данные1
МОСИ 15 14 13 3 2 1 0 4 3 2 1 0 Р00
МИСО 7 6 5 4 3 2 1 0
Конец кадра SPI

SCSn должен оставаться низким до тех пор, пока не будет выполнена передача и прием кадров SPI.
SCSn
32 33 34 35 36 37 38 39 ... 8н + 16 8н + 24
СКЛК
8-битные данные2 ... 8-битные данныеН
МОСИ
МИСО 7 6 5 4 3 2 1 0 7 6 5 4 3 2 1 0 7 6 5 4 3 2 1 0
Рис. 11. Чтение кадра SPI в режиме VDM
На рис. 11 показан кадр SPI, когда внешний хост обращается к W5500 для чтения.
В режиме VDM сигнал RWB равен «0» (запись), OM[1:0] равен «00» в режиме SPI Frame Control.
Фаза.
В это время внешний хост устанавливает сигнал SCSn (от высокого к низкому) перед передачей.
SPI кадр.
Затем хост передает все биты адреса и фазы управления на W5500 через MOSI.
сигнал. Все биты синхронизируются с задним фронтом SCLK.

Затем хост получает все биты фазы данных с синхронизацией нарастающего фронта
Выборка SCLK через сигнал MISO.
После завершения приема фазы данных хост деактивирует сигнал SCSn (от низкого до
Высоко).
Когда уровень SCSn низкий, а фаза данных продолжает приниматься, последовательные данные
Чтение может поддерживаться.

Пример доступа для чтения 1 байта
Когда хост читает «Регистр статуса сокета (S7_SR) регистра сокета 7

Блок с использованием режима VDM, данные считываются с кадром SPI ниже. Давайте S7_SR для
'SOCK_ESTABLISHED (0x17)'.

БСБ[4:0] = '11101'
РВБ = '0'
ОМ[1:0] = '00'
1ул.Данные = 0x17
Внешний хост устанавливает сигнал SCSn (от высокого к низкому) перед передачей кадра SPI,
затем хост передает адрес и фазу управления на W5500 через сигнал MOSI.
Затем хост получает фазу данных из сигнала MISO.
После завершения приема фазы данных хост деактивирует сигнал SCSn (от низкого до
Высоко). (См. рис. 12.)
SCSn
Рис. 12. Чтение S7_SR в режиме VDM

Пример N-байтного доступа для чтения
Когда хост считывает 5 байт данных (0xAA, 0xBB, 0xCC, 0xDD, 0xEE) из сокета
3's RX Buffer Block 0x0100 Адрес при использовании режима VDM, 5 байт данных считываются с
Кадр SPI, как показано ниже.

БСБ[4:0] = '01111'
РВБ = '0'
ОМ[1:0] = '00'
1ул.
Данные = 0xАА
2й
Данные = 0xBB
3рд
Данные = 0xСС
4й
Данные = 0xDD
5й
Данные = 0xEE
Доступ для чтения N-байт показан на рисунке 13.
5 байтов данных (0xAA, 0xBB, 0xCC, 0xDD, 0xEE) считываются последовательно из
Адрес блока буфера приема сокета 3 0x0100 ~ 0x0104.
Внешний хост устанавливает (от высокого к низкому) SCSn перед передачей кадра SPI.
Внешний хост отменяет (от низкого к высокому) значение SCSn в конце кадра SPI.
Фаза данных.
SCSn
SCSn
Рис. 13. 5-байтовые данные, считанные в блоке буфера RX Socket 3 0x0100 в режиме VDM

2,4 Режим данных фиксированной длины (FDM)
Режим FDM можно использовать, когда внешний хост не может управлять сигналом SCSn.
Сигнал SCSn должен быть привязан к Low (всегда подключен к GND) и не

можно использовать шину SPI совместно с другими устройствами SPI. (См. рис. 5.)
В режиме VDM длина фазы данных контролируется управлением SCSn.
Но в режиме FDM длина фазы данных контролируется значением OM[1:0] ('01' / '10' / '11')
который является битами режима работы SPI фазы управления.
Поскольку кадр SPI в режиме FDM такой же, как кадр SPI в режиме VDM (1 байт, 2
байтов, 4 байта кадра SPI), за исключением управления сигналом SCSn и настройки OM[1:0],
подробности о режиме FDM не описываются в этом разделе.
Не рекомендуется использовать режим FDM, если вы не находитесь в неизбежном состоянии. В
Кроме того, мы используем только 1/2/4-байтовый кадр SPI, как описано в «Главе 2.4.1» и
«Глава 2.4.2». Использование кадра SPI с другой длиной данных приведет к неисправности
W5500.

2.4.1 Доступ для записи в FDM
1 байт Доступ для записи
Рис. 14. 1-байтовый кадр записи данных SPI в режиме FDM
2 байта доступа для записи
Рис. 15. 2-байтовый кадр записи данных SPI в режиме FDM
4 байта доступа для записи
Рис. 16. 4-байтовый кадр SPI для записи данных в режиме FDM

2.4.2 Доступ для чтения в FDM
1 байт Доступ для чтения
Рис. 17. 1-байтовый кадр чтения данных SPI в режиме FDM
2 байта Доступ для чтения
4 байта доступа для чтения

3 Регистрация и организация памяти
W5500 имеет один блок общих регистров, восемь блоков регистров сокетов и блок TX/RX.
Буферные блоки, выделенные каждому сокету. Каждый блок выбирается с помощью BSB[4:0](Block
Выберите бит) кадра SPI. На рисунке 20 показан выбранный блок по BSB[4:0] и

доступный диапазон адресов смещения буферных блоков Socket TX/RX. Буфер TX каждого сокета
Блок существует в одной 16 КБ памяти TX физически и изначально выделено 2 КБ.
Кроме того, каждый блок буфера RX сокета физически существует в одной памяти RX объемом 16 КБ и
изначально выделено 2 КБ.
Независимо от выделенного размера каждого буфера Socket TX/RX, он может быть доступен
в пределах 16-битного диапазона адресов смещения (от 0x0000 до 0xFFFF).
Обратитесь к «Главе 3.3» для получения дополнительной информации о 16 КБ памяти TX/RX.
Организация и способ доступа.

16-битный адрес смещения Физический
Биты выбора блока Блоки Допустимый диапазон 16 КБ RX-памяти
0xFFFF 0x3FFF
11111 (0x1F) Сокет 7 RX Буфер 0x3E2C Розетка 7
Буфер приема (2 КБ)
0xF800 0x3800
11110 (0x1E) Сокет 7 TXБуфер 0xF7FF
Розетка 6
11101 (0x1Е) Сокет 7 Регистрация 0xF000 0x3000
0xEFFF
Розетка 5
11100 (0x1С) Сдержанный
...
...
0x2800
11011 (0x1B) Разъем 6 RXБуфер Розетка 4
Сокет 7 RX Буфер 0x9E2C Буфер приема (2 КБ)
11010 (0x1А) Разъем 6 TXБуфер 0x2000
Розетка 3
...
11001 (0x19) Сокет 6 Регистр Буфер приема (2 КБ)
0x1800
0x1000
11000 (0x18) 0x0FFF Розетка 2
Сдержанный
0x1000
10111 (0x17) Розетка 5 RXБуфер 0x0800 0x0FFF
0x07FF Розетка 1
10110 (0x16) Сокет 5 TXБуфер 0x0800
0x0000
Розетка 0
10101 (0x15) Сокет 5 Регистр Буфер приема (2 КБ)
0x0000
10100 (0x14) Сдержанный
10011 (0x13) Разъем 4 RXБуфер ...

Физический
10010 (0x12) Сокет 4 TXБуфер
16 КБ памяти для передачи
10001 (0x11) Сокет 4 Регистр 0x3FFF

0xFFFF
Розетка 7
01000 (0x10) Сдержанный Буфер передачи (2 КБ)
0x3800
0xF800 Розетка 6
01111 (0x0F) Разъем 3 RXБуфер 0xF7FF
Буфер передачи (2 КБ)
0x3000
01110 (0x0E) Разъем 3 TXБуфер 0xF000
0xEFFF Розетка 5
01101 (0x0D) Сокет 3 Регистр Буфер передачи (2 КБ)

...
0x2800
Розетка 4
01100 (0x0С) Сдержанный
...
Сокет 1 Буфер TX 0x2000

0x413C
01011 (0x0B) Гнездо 2 RXБуфер Розетка 3
...

0x1800
01010 (0x0A) Разъем 2 TXБуфер
Розетка 2
0x1000
0x0FFF
01001 (0x09) Сокет 2 Регистр 0x1000
0x0FFF
Розетка 1
01000 (0x08) Сдержанный 0x0800 0x093C
0x07FF Буфер передачи (2 КБ)
0x0800
00111 (0x07) Разъем 1 RXБуфер Розетка 0
0x0000
Буфер TX (2 КБ)
00110 (0x06) Разъем 1 TXБуфер 0x0000
...
00101 (0x05) Сокет 1 Регистр

0xFFFF
00100 (0x04) Сдержанный Сдержанный
0x0031
0x0030
00011 (0x03) Розетка 0 RXБуфер Сокет 0 Регистр
0x0000
00010 (0x02) Сокет 0 TXБуфер
0xFFFF
00001 (0x01) Сокет 0 Регистр Сдержанный

0x003A
0x0039
00000 (0x00) Общий реестр Общий реестр
0x0000
Рис. 20. Организация регистров и памяти

3.1 Блок общего регистра
Блок общего регистра настраивает общую информацию W5500, такую как IP и
MAC-адрес. Этот блок может быть выбран значением BSB[4:0] кадра SPI. <Таблица
3> определяет адрес смещения регистров в этом блоке. Обратитесь к 'Главе 4.1' для
подробнее о каждом регистре.
Таблица 3. Адрес смещения для общего регистра
Компенсировать регистр Компенсировать регистр Компенсировать регистр
Режим Прерывание таймера низкого уровня 0x0021 (ФАР3)
0x0000 (Г-Н) 0x0013 (INTLEVEL0) 0x0022 (ФАР4)
Адрес шлюза 0x0014 (INTLEVEL1) 0x0023 (ФАР5)
0x0001 (ГАР0) Прерывать Идентификация сеанса PPP
0x0002 (ГАР1) 0x0015 (ИК) 0x0024 (PSID0)
0x0003 (ГАР2) Маска прерывания 0x0025 (PSID1)
0x0004 (ГАР3) 0x0016 (ИМР) Максимальный размер сегмента PPP
Адрес маски подсети Прерывание сокета 0x0026 (PMRU0)
0x0005 (SUBR0) 0x0017 (СЭР) 0x0027 (PMRU1)
0x0006 (СУБР1) Маска прерывания сокета Недоступный IP-адрес
0x0007 (СУБР2) 0x0018 (СИМР) 0x0028 (УИП0)
0x0008 (СУБР3) Время повтора 0x0029 (УИПР1)
Исходный аппаратный адрес 0x0019 (РТР0) 0x002A (УИПР2)
0x0009 (SHAR0) 0x001A (РТР1) 0x002B (УИПР3)
0x000A (SHAR1) Количество повторных попыток Недоступный порт
0x000B (ШАР2) 0x001B (РКР) 0x002C (UPORTR0)
0x000C (ШАР3) Таймер запроса PPP LCP 0x002D (UPORTR1)
0x000D (ШАР4) 0x001C (ПТАЙМЕР) Физическая конфигурация
0x000E (ШАР5) Магический номер PPP LCP 0x002E (ФИКФГР)
Исходный IP-адрес 0x001D (PMAGIC) 0x002F
0x000F (SIPR0) MAC-адрес назначения PPP ~ Сдержанный
0x0010 (СИПР1) 0x001E (ФАР0) 0x0038
0x0011 (СИПР2) 0x001F (ФАР1) Версия чипа
0x0012 (SIPR3) 0x0020 (ФАР2) 0x0039 (ВЕРСИЯR)
0x003A ~ 0xFFFF Сдержанный

3.2 Блок регистра сокета
W5500 поддерживает 8 сокетов для канала связи. Каждый сокет управляется блоком регистров
сокета n (когда 0≤n≤7). Значение n регистра Socket n может быть выбрано с помощью BSB[4:0] кадра
SPI. <Таблица 4> определяет 16-битный адрес смещения регистров в блоке регистров Socket n.
Обратитесь к «Главе 4.2» за более подробной информацией о каждом регистре.
Таблица 4. Адрес смещения в блоке регистров Socket n (0≤н≤7)
Компенсировать регистр Компенсировать регистр Компенсировать регистр
Режим сокета n Сокет и порт назначения Разъем н Техас Напишите
0x0000 (Сн_МР) 0x0010 (Sn_DPORT0) 0x0024 Указатель
Команда сокета n (Sn_CR) 0x0011 (Sn_DPORT1) 0x0025 (Sn_TX_WR0)
0x0001 (Sn_TX_WR1)
Розетка n Сокет n RX получен
Сокет и прерывание Максимальный размер сегмента 0x0026 Размер
0x0002 (Сн_ИК) 0x0012 (Sn_MSSR0) 0x0027 (Sn_RX_RSR0)
0x0013 (Sn_MSSR1) (Sn_RX_RSR1)
Состояние сокета n Разъем н RX Читать
0x0003 (Сн_СР) 0x0014 Сдержанный 0x0028 Указатель
Сокет n Исходный порт 0x0029 (Sn_RX_RD0)

Сокет n IP TOS
0x0004 (Sn_PORT0) 0x0015 (Sn_RX_RD1)
(Sn_TOS)
0x0005 (Sn_PORT1) Разъем н RX Напишите
Сокет n IP TTL 0x002A Указатель
Разъем н Назначения 0x0016 (Sn_TTL) 0x002B (Sn_RX_WR0)
Аппаратный адрес (Sn_RX_WR1)
0x0006 (Sn_DHAR0) 0x0017 Маска сокета и прерывания
0x0007 (Sn_DHAR1) ~ Сдержанный 0x002C (Sn_IMR)
0x0008 (Sn_DHAR2) 0x001D Разъем н Фрагмент
0x0009 (Sn_DHAR3) Буфер приема Socket n Смещение в заголовке IP
0x000A (Sn_DHAR4) 0x001E Размер 0x002D (Sn_FRAG0)
0x000B (Sn_DHAR5) (Sn_RXBUF_SIZE) 0x002E (Sn_FRAG1)
Розетка n
0x001F Размер буфера передачи Таймер поддержания жизни
(Sn_TXBUF_SIZE) 0x002F (Sn_KPALVTR)
Розетка n Socket n TX Свободный размер
IP-адрес получателя 0x0020 (Sn_TX_FSR0) 0x0030 Сдержанный
0x000C (Sn_DIPR0) 0x0021 (Sn_TX_FSR1) ~
0x000D (Sn_DIPR1) Socket n TX Указатель чтения 0xFFFF
0x000E (Sn_DIPR2) 0x0022 (Sn_TX_RD0)
0x000F (Sn_DIPR3) 0x0023 (Sn_TX_RD1)

3.3 Память
W5500 имеет одну память TX 16 КБ для буферных блоков Socket n TX и одну память RX 16 КБ.
память для буферных блоков Socket n RX.
16 КБ памяти TX изначально выделяются размером 2 КБ для каждого буферного блока Socket TX.
(2 КБ Х 8 = 16 КБ). Первоначальный выделенный размер Socket n TX Buffer в 2 КБ может быть изменен.
распределяется с помощью «Регистра размера буфера TX для сокета n (Sn_TXBUF_SIZE)».
Как только все регистры Sn_TXBUF_SIZE настроены, выделяется Socket TX Buffer.
с настроенным размером памяти TX 16 КБ и назначается последовательно от сокета
0 на Socket 7. Его адрес физической памяти автоматически определяется в 16 КБ TX
Память. Следовательно, общая сумма Sn_TXBUF_SIZE не должна превышать 16 в случае
ошибки передачи данных.

Метод выделения памяти RX 16 КБ такой же, как и память TX 16 КБ.
метод выделения. 16 КБ RX-памяти изначально распределяется по 2 КБ для каждого
Буферный блок сокета RX (2 КБ X 8 = 16 КБ). Начальный выделенный размер Socket n RX 2 КБ
Буфер может быть перераспределен с помощью 'Socket n RX Buffer Size Register

(Sn_RXBUF_SIZE)'.
Когда все регистры Sn_RXBUF_SIZE настроены, буфер приема сокета
выделяется настроенным размером в 16 КБ RX-памяти и назначается последовательно
от сокета 0 до сокета 7. Адрес физической памяти буфера приема сокета:

автоматически определяется в 16 КБ памяти RX. Следовательно, общая сумма
Sn_RXBUF_SIZE не должен превышать 16, при превышении произойдет ошибка приема данных.
Для выделения памяти 16 КБ TX/RX см. Sn_TXBUF_SIZE и Sn_RXBUF_SIZE в

«Глава 4.2».
Блок буфера Socket n TX, выделенный в 16 КБ памяти TX, является буфером для сохранения данных.
для передачи хостом. 16-битный адрес смещения буферного блока Socket n TX имеет
Адресное пространство размером 64 КБ варьировалось от 0x0000 до 0xFFFF, и оно настроено с
ссылка на «Регистр указателя записи Socket n TX (Sn_TX_WR)» и «Чтение Socket n TX
Регистр указателя (Sn_RX_RD)'. Однако 16-битный адрес смещения автоматически
преобразуется в физический адрес, чтобы быть доступным в 16 КБ памяти TX, например, на рисунке
20. См. «Главу 4.2» для Sn_TX_WR и Sn_TX_RD.
Буферный блок Socket n RX, выделенный в 16 КБ памяти RX, является буфером для сохранения
полученные данные через Ethernet. 16-битный адрес смещения буфера Socket n RX
Блок имеет адресное пространство размером 64 КБ в диапазоне от 0x0000 до 0xFFFF и настроен с
ссылка на «Регистр указателя RX RD сокета n (Sn_RX_RD)» и «Запись RX сокета n»

Регистр указателя (Sn_RX_WR)'. Однако 16-битный адрес смещения автоматически
преобразуется в физический адрес, чтобы быть доступным в памяти RX 16 КБ, такой как рисунок
20. См. «Главу 4.2» для Sn_RX_RD и Sn_RX_WR.

4 Описание регистров
4.1 Общие регистры

MR (Регистр режима) [R/W] [0x0000] [0x00]2
MR используется для сброса ПО, режима блокировки ping и режима PPPoE.
7 6 5 4 3 2 1 0
RST Сдержанный ВОЛ ПБ PPPoE Сдержанный ФАРП Сдержанный

Если этот бит равен «1», все внутренние регистры будут инициализированы. Это будет
7 RST
автоматически сбрасывается как «0» после сброса ПО.
6 Сдержанный Сдержанный
Wake On LAN
0: отключить режим WOL
1 : Включить режим WOL
Если включен режим WOL и полученный магический пакет по UDP

был нормально обработан, PIN-код прерывания (INTn) устанавливается на низкий уровень. Когда
5 ВОЛ
используя режим WOL, сокет UDP должен быть открыт с любым исходным портом
количество. (Обратитесь к регистру режима Socket n (Sn_MR) для открытия сокета.)
Примечание. Волшебный пакет по UDP, поддерживаемый W5500, состоит из 6
поток синхронизации байтов ('0xFFFFFFFFFFFF') и 16 раз Target

Поток MAC-адресов в полезной нагрузке UDP. Такие параметры, как пароль,
игнорируется. Вы можете использовать любой номер исходного порта UDP для режима WOL.
Режим блокировки пинга
0 : Отключить блокировку Ping

4 ПБ
1 : Включить блокировку Ping
Если бит равен «1», он блокирует ответ на запрос ping.
Режим PPPoE
0: отключить режим PPPoE.

3 PPPoE
1: включить режим PPPoE.
Если вы используете ADSL, этот бит должен быть равен «1».
1 ФАРП Принудительный ARP
2Обозначение регистра: [Чтение/запись] [Адрес] [Сброс значения]

0 : отключить принудительный режим ARP.
1: Включить принудительный режим ARP.
В режиме Force ARP он принудительно отправляет запрос ARP всякий раз, когда данные
послал.
GAR (регистр IP-адреса шлюза) [R/W] [0x0001 – 0x0004] [0x00]
GAR настраивает адрес шлюза по умолчанию.
Бывший)В случае «192.168.0.1»
0x0001 0x0002 0x0003 0x0004
192 (0xC0) 168 (0xA8) 0 (0x00) 1 (0x01)
SUBR (Регистр маски подсети) [R/W] [0x0005 – 0x0008] [0x00]
SUBR настраивает адрес маски подсети.
0x0005 0x0006 0x0007 0x0008
255 (0xFF) 255 (0xFF) 255 (0xFF) 0 (0x00)
SHAR (регистр аппаратного адреса источника) [R/W] [0x0009 – 0x000E] [0x00]
SHAR настраивает исходный аппаратный адрес.
Бывший)В случае «00.08.DC.01.02.03»
0x0009 0x000A 0x000B 0x000C 0x000D 0x000E
0x00 0x08 0xDC 0x01 0x02 0x03
SIPR (регистр исходного IP-адреса) [R/W] [0x000F – 0x0012] [0x00]
SIPR настраивает исходный IP-адрес.
0x000F 0x0010 0x0011 0x0012
192 (0xC0) 168 (0xA8) 0 (0x00) 2 (0x02)

INTLEVEL (Регистр таймера прерывания низкого уровня) [R/W] [0x0013 – 0x0014] [0x0000]
INTLEVEL настраивает время ожидания подтверждения прерывания (IАВТ). Когда следующее прерывание
происходит, ПИН-код прерывания (INTn) установит низкий уровень по истечении времени INTLEVEL.
= ( + 1) × × 4(когда УРОВЕНЬ > 0)
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
PLL_CLK
СЭР 0x0000 0x0001 0x0003 0x0002
S0_IR 0x00 0x04 0x00
б.
S1_IR 0x00 0x01
а. в. яАВТ д.
INTn
Рисунок 21. Синхронизация INLEVEL
а. Когда происходит прерывание по тайм-ауту сокета 0, биты S0_IR[3] и SIR[0] устанавливаются как «1».
а затем INTn PIN устанавливается на низкий уровень.
б. Когда прерывание соединения Socket 1 происходит до предыдущего

обработка прерывания не завершена, биты S1_IR[0] и SIR[1] установлены как «1», а INTn PIN
еще низкий.
в. Если хост полностью обработал предыдущее прерывание, очистив S0_IR[3]

бит, PIN-код INTn сбрасывается на высокий, но S1_IR[0] и SIR[1] по-прежнему установлены как «1».
д. Хотя биты S1_IR[0] и SIR[1] установлены как «1», INTn не может быть установлен на низкий уровень
в течение времени INLEVEL. По истечении времени INTLEVEL для INTn будет установлено значение
низкий.

IR (регистр прерывания) [R/W] [0x0015] [0x00]
IR указывает статус прерывания. Каждый бит IR может быть очищен, когда хост записывает
Значение «1» для каждого бита. Если IR не равен '0x00', INTn PIN устанавливается на низкий уровень до тех пор, пока он не будет
«0x00».
7 6 5 4 3 2 1 0
КОНФЛИКТ НЕДОСТИГАЕМЫЙ PPPoE депутат Сдержанный Сдержанный Сдержанный Сдержанный

IP-конфликт
7 КОНФЛИКТ Бит устанавливается равным «1», если собственный IP-адрес источника совпадает с IP-адресом отправителя.
IP-адрес в полученном ARP-запросе.

Пункт назначения недоступен
При получении пакета ICMP (Порт назначения недоступен) этот

бит установлен как «1».
6 НЕДОСТИГАЕМЫЙ
Когда этот бит равен «1», информация о назначении, такая как IP-адрес и
Номер порта можно проверить с помощью соответствующего UIPR &
УПОТР.
Соединение PPPoE Закрыть
5 PPPoE
Когда PPPoE отключается в режиме PPPoE, этот бит устанавливается.
Волшебный пакет
4 депутат Когда режим WOL включен и получает магический пакет по UDP,
этот бит установлен.
3~0 Сдержанный Сдержанный

IMR (регистр маски прерывания) [R/W][0x0016][0x00]
IMR используется для маскировки прерываний. Каждый бит IMR соответствует каждому биту IR. Когда
бит IMR равен «1», а соответствующий бит IR равен «1», будет выдано прерывание.
Другими словами, если бит IMR равен «0», прерывание не будет выдано, даже если
соответствующий бит IR равен «1».
7 6 5 4 3 2 1 0
IM_IR7 IM_IR6 IM_IR5 IM_IR4 Сдержанный Сдержанный Сдержанный Сдержанный

Маска прерывания IP-конфликта
7 IM_IR7 0: Отключить прерывание IP-конфликта
1: Включить прерывание IP-конфликта
Маска прерывания адресата недоступна
6 IM_IR6 0: отключить прерывание о недоступности пункта назначения
1: Разрешить прерывание по недостижимому месту назначения
PPPoE закрыть маску прерывания
5 IM_IR5 0: отключить прерывание закрытия PPPoE
1: Включить прерывание закрытия PPPoE
Волшебная маска прерывания пакета
4 IM_IR4 0: отключить прерывание магических пакетов
1: Включить прерывание волшебных пакетов

SIR (регистр прерывания сокета) [R/W] [0x0017] [0x00]
SIR указывает статус прерывания сокета. Каждый бит SIR будет по-прежнему равен 1, пока Sn_IR не станет равным 1.
очищается хостом. Если Sn_IR не равен «0x00», n-й бит SIR равен «1», а INTn
PIN-код утверждается до тех пор, пока SIR не станет равным «0x00».
7 6 5 4 3 2 1 0
S7_INT S6_INT S5_INT S4_INT S3_INT S2_INT S1_INT S0_INT

7 Когда происходит прерывание сокета n, n-й бит SIR становится
~ Sn_INT «1».
0
SIMR (регистр маски прерывания сокета) [R/W] [0x0018] [0x00]
Каждый бит SIMR соответствует каждому биту SIR. Когда бит SIMR равен «1», а
соответствующий бит SIR равен «1», будет выдано прерывание. Другими словами, если немного
SIMR равен «0», прерывание не будет выдано, даже если соответствующий бит SIR равен «1».
7 6 5 4 3 2 1 0
S7_IMR S6_IMR S5_IMR S4_IMR S3_IMR S2_IMR S1_IMR S0_IMR

7 Разъемн(Sn_INT) Маска прерывания
~ Sn_IMR 0: отключить сокетнПрерывать
0 1: Включить сокетнПрерывать

RTR (Регистр значения времени повтора) [R/W] [0x0019 – 0x001A] [0x07D0]
RTR настраивает период ожидания повторной передачи. Единицей периода тайм-аута является
100us, а RTR по умолчанию — «0x07D0» или «2000». И так период тайм-аута по умолчанию
составляет 200 мс (100 мкс х 2000).
В течение времени, настроенного RTR, W5500 ожидает ответа однорангового узла на
пакет, передаваемый Sn_CR(CONNECT, DISCON, CLOSE, SEND, SEND_MAC,

команду SEND_KEEP). Если узел не отвечает в течение времени RTR, W5500
повторно передает пакет или выдает тайм-аут.
Бывший)Когда период ожидания установлен на 400 мс, RTR = (400 мс / 1 мс) X 10 = 4000 (0x0FA0)
0x0019 0x001A
0x0F 0xA0
RCR (регистр счетчика повторных попыток) [R/W] [0x001B] [0x08]
RCR настраивает количество раз повторной передачи. Когда происходит повторная передача
столько, сколько 'RCR+1', выдается прерывание по тайм-ауту (Sn_IR[TIMEOUT] = '1').
Бывший)RCR = 0x0007
0x001B
0x07
Тайм-аут W5500 можно настроить с помощью RTR и RCR. W5500 имеет два вида
тайм-аут, такой как протокол разрешения адресов (ARP) и повторная передача TCP.
В ARP (см. RFC 826,http://www.ietf.org/rfc.html ) ретрансляция

тайм-аут, W5500 автоматически отправляет ARP-запрос на IP-адрес партнера, чтобы
получить информацию о MAC-адресе (используется для связи IP, UDP или TCP). Пока
ожидание ARP-ответа от пира, если нет ответа в течение сконфигурированного

RTR, происходит временный тайм-аут и повторная передача ARP-запроса. это
повторяется столько раз, сколько 'RCR + 1' раз. Даже после повторной передачи ARP-запроса
повторяется как «RCR+1» и нет ответа на ARP-запрос, окончательный тайм-аут равен
произошло, и Sn_IR(TIMEOUT) становится равным '1'. Время окончательного тайм-аута (ARPК) ARP-
запрос, как показано ниже.
= ( × 0,1 ) × ( + 1)
По тайм-ауту повторной передачи пакетов TCP W5500 передает пакеты TCP (SYN, FIN,
пакеты RST, DATA) и ожидает подтверждения (ACK) в течение сконфигурированного
Время RTR и RCR. Если нет ACK от партнера, происходит временный тайм-аут и

TCP-пакет передается повторно. Повторная передача повторяется столько раз, сколько 'RCR+1'.
Даже после того, как повторная передача TCP повторяется как «RCR+1» и нет ответа на
Повторная передача TCP, происходит окончательный тайм-аут, и Sn_IR(TIMEOUT) становится равным '1'.
Время окончательного тайм-аута (TCPTO) повторной передачи TCP указано ниже.
= (∑( × 2 ) + (( - ) × )) × 0,1

=0
N : количество повторных передач, 0≤N ≤ M
M : Минимальное значение, когда RTR x 2(М+1)> 65535 и 0 ≤ M ≤ RCR
RTRMAX: RTR x 2М
Бывший)Когда RTR = 2000 (0x07D0), RCR = 8 (0x0008),
ARPК= 2000 х 0,1 мс х 9 = 1800 мс = 1,8 с

TCPК= (0x07D0+0x0FA0+0x1F40+0x3E80+0x7D00+0xFA00+0xFA00+0xFA00+0xFA00) X 0,1 мс
= (2000 + 4000 + 8000 + 16000 + 32000 + ((8 - 4) X 64000)) X 0,1 мс
= 318000 х 0,1 мс = 31,8 с
PTIMER (Регистр таймера запроса протокола управления каналом PPP) [R/W] [0x001C] [0x0028]
PTIMER настраивает время для отправки эхо-запроса LCP. Единица времени 25 мс.
Бывший)в случае, если PTIMER равен 200,
200 * 25 (мс) = 5000 (мс) = 5 секунд
PMAGIC (регистр магического номера протокола управления каналом PPP) [R/W] [0x001D] [0x00]
PMAGIC настраивает 4-байтовое магическое число для использования в эхо-запросе LCP.
Бывший)PMAGIC = 0x01
0x001D
0x01
Магический номер LCP = 0x01010101

PHAR (регистр аппаратного адреса назначения в режиме PPPoE)
[Ч/З] [0x001E-0x0023] [0x0000]
PHAR должен быть записан на аппаратный адрес сервера PPPoE, полученный в PPPoE.
процесс подключения
Бывший)В случае, если этот аппаратный адрес назначения 00:08:DC:12:34:56
0x001E0x001F0x00200x00210x0022 0x0023
0x00 0x08 0xDC 0x12 0x34 0x56
PSID (регистр идентификатора сеанса в режиме PPPoE) [R/W] [0x0024-0x0025] [0x0000]
PSID должен быть записан в идентификатор сеанса сервера PPPoE, полученный при соединении PPPoE.
обработать.
Бывший)В случае, если идентификатор сеанса равен 0x1234
0x0024 0025
18 (0x12) 52 (0x34)
PMRU (Максимальная единица приема в режиме PPPoE) [R/W] [0x0026-0x0027] [0xFFFF]
PMRU настраивает максимальную единицу приема PPPoE.
Бывший)в случае, если максимальная единица приема в PPPoE равна 0x1234
0x0026 0027
18 (0x12) 52 (0x34)

UIPR (Регистр недостижимого IP-адреса) [R] [0x0028-0x002B] [0x00000000]
UPORTR (Регистр недостижимого порта) [R] [0x002C-0x002D] [0x0000]
W5500 получает пакет ICMP (порт назначения недоступен), когда данные отправляются на
номер порта, сокет которого не открыт, а бит UNREACH в IR становится равным «1», а UIPR
& UPORTR указывает IP-адрес назначения и номер порта соответственно.
0x0028 0x0029 0x002A 0x002B
192 (0xC0) 168 (0xA8) 0 (0x00) 11 (0x0E)

Бывший)В случае «0x1234»
0x002C 002D
18 (0x12) 52 (0x34)

PHYCFGR (регистр конфигурации PHY W5500) [R/W] [0x002E] [0b10111XXX]
PHYCFGR настраивает режим работы PHY и сбрасывает PHY. Кроме того, PHYCFGR
указывает состояние PHY, такое как дуплекс, скорость, связь.

Сброс [Ч/З]
7 RST Когда этот бит равен «0», внутренний PHY сбрасывается.
После сброса PHY он должен быть установлен как «1».
Настройка режима работы PHY
1: настроить с помощью OPMDC[2:0] в PHYCFGR.
0: настроить с помощью аппаратных PIN-кодов (PMODE[2:0])
Этот бит настраивает режим работы PHY с помощью битов OPMDC[2:0] или
PMODE[2:0] PIN-коды. Когда W5500 сбрасывается с помощью POR или RSTn PIN, PHY
6 ОПМД
режим работы настроен на PIN-коды PMODE[2:0] по умолчанию. После
Сброс POR или RSTn, пользователь может перенастроить режим работы PHY с помощью
OPMDC[2:0]. Если пользователь хочет изменить конфигурацию с помощью PMDC[2:0], он должен
сбросить PHY, установив бит RST в «0» после того, как пользователь настроит это
бит как '1' и OPMDC[2:0] .

Бит конфигурации режима работы [R/W]
Эти биты выбирают режим работы PHY, как показано в следующей таблице.
5 4 3 Описание
0 0 1 10BT Полный дуплекс, автоматическое согласование отключено
5~3 ОПМДК 0 1 0 100BT Полудуплекс, автоматическое согласование отключено
0 1 1 100BT, полный дуплекс, автоматическое согласование отключено
1 0 0 100BT Полудуплекс, включено автосогласование
1 1 0 Режим отключения питания
1 1 1 Все возможности, автосогласование включено
2 DPX Статус дуплекса [Только чтение]
1: полный дуплекс
0: Полудуплекс
1 СПД Статус скорости [Только чтение]
1: 100 Мбит/с на основе
0: 10 Мбит/с на основе
0 ЛНК Статус ссылки [Только для чтения]
1: Соединение
0: ссылка вниз

VERSIONR (Регистр версии чипа W5500) [R] [0x0039] [0x04]
VERSIONR всегда указывает версию W5500 как 0x04.

4.2 Регистры сокетов
Сн3_MR (регистр режима сокета n) [R/W] [0x0000] [0x00]
Sn_MR настраивает параметр или тип протокола Socket n.
7 6 5 4 3 2 1 0
МУЛЬТИ/ НД / МС UCASTB
BCASTB Р3 Р2 Р1 Р0
МФЕН /ММБ MIP6B

Многоадресная рассылка в режиме UDP
0: отключить многоадресную рассылку
1: включить многоадресную рассылку
Этот бит применяется только в режиме UDP (P[3:0] = '0010').
Чтобы использовать многоадресную рассылку, Sn_DIPR и Sn_DPORT должны быть соответственно
настроен с IP-адресом группы многоадресной рассылки и номером порта до
Сокет n открывается командой OPEN Sn_CR
МУЛЬТИ/
7 Включение MAC-фильтра в режиме MACRAW
МФЕН
0: отключить фильтрацию MAC-адресов
1: включить фильтрацию MAC-адресов
Этот бит применяется только в режиме MACRAW (P[3:0] = '0100').
Если установлено значение «1», W5500 может принимать только широковещательные пакеты или пакеты
отправил себе. Когда этот бит равен «0», W5500 может получать все пакеты на
Ethernet. Если пользователь хочет внедрить гибридный стек TCP/IP,

рекомендуется установить этот бит равным «1» для уменьшения накладных расходов хоста до
обрабатывать все полученные пакеты.
Блокировка вещания в режимах MACRAW и UDP
0: отключить блокировку трансляции
6 BCASTB 1: включить блокировку трансляции
Этот бит блокирует прием широковещательного пакета в режиме UDP (P[3:0] =
«0010»). Кроме того, этот бит работает в режиме MACRAW (P[3:0] = '0100').
Использовать без задержки ACK
0 : Отключить опцию подтверждения без задержки

НД/МС/
5 1 : Включить опцию подтверждения без задержки
ММБ
Этот бит применяется только в режиме TCP (P[3:0] = '0001').
Когда этот бит равен «1», он отправляет пакет ACK без задержки, как только
нНомер сокета (0, 1, 2, 3, 4, 5, 6, 7).нустановлено «SNUM [2: 0]» в наборах битов управления.
3

Пакет данных получен от партнера. Когда этот бит равен «0», он отправляет ACK
пакет после ожидания времени ожидания, настроенного RTR.
Мультикаст
0: использование IGMP версии 2
1: использование IGMP версии 1
Этот бит применяется только в режиме UDP (P[3:0] = '0010') и MULTI =
«1».
Он настраивает версию для сообщений IGMP (Join/Leave/Report).
Блокировка многоадресной рассылки в режиме MACRAW
0: отключить блокировку многоадресной рассылки
1: включить блокировку многоадресной рассылки
Этот бит применяется только в режиме MACRAW (P[3:0] = '0100'). Он блокирует
получить пакет с многоадресным MAC-адресом.
Блокировка UNICAST в режиме UDP
0: отключить блокировку одноадресной рассылки
1: включить блокировку одноадресной рассылки
Этот бит блокирует получение одноадресного пакета в режиме UDP (P[3:0] =
'0010') и MULTI = '1'.

UCASTB
4
MIP6B
Блокировка пакетов IPv6 в режиме MACRAW
0: отключить блокировку IPv6.
1: включить блокировку IPv6.
Этот бит применяется только в режиме MACRAW (P[3:0] = '0100').
Он блокируетполучениепакет IPv6.
Протокол
3 Р3
Это настраивает режим протокола Socket n.
2 Р2 Р3 Р2 Р1 Р0 Имея в виду
0 0 0 0 Закрыто
1 Р1 0 0 0 1 TCP
0 0 1 0 UDP
0 1 0 0 МАКРАВ
0 Р0
* Режим MACRAW следует использовать только в Socket 0.

Сн_CR (Командный регистр сокета n) [R/W] [0x0001] [0x00]
Это используется для установки команды для Socket n, такой как OPEN, CLOSE, CONNECT,
СЛУШАТЬ, ОТПРАВЛЯТЬ и ПОЛУЧАТЬ. После того, как W5500 примет команду, регистр Sn_CR
автоматически очищается до 0x00. Несмотря на то, что Sn_CR очищен до 0x00, команда
все еще обрабатывается. Чтобы проверить, выполнена ли команда или нет, пожалуйста,
проверьте Sn_IR или Sn_SR.
Стоимость Символ Описание

Сокет n инициализируется и открывается по протоколу
выбрано в Sn_MR (P3:P0). В таблице ниже показано значение
Sn_SR соответствует Sn_MR.
Sn_MR (P[3:0]) Sn_SR
0x01 ОТКРЫТЫМ Sn_MR_CLOSE ('0000') -
Sn_MR_TCP ('0001') SOCK_INIT (0x13)
Sn_MR_UDP ('0010') SOCK_UDP (0x22)
S0_MR_MACRAW ('0100') SOCK_MACRAW (0x02)
.
Это действительно только в режиме TCP (Sn_MR(P3:P0) = Sn_MR_TCP). В этом
режиме Socket n работает как «TCP-сервер» и ожидает

запрос на соединение (пакет SYN) от любого «TCP-клиента».
Sn_SR изменяет состояние с SOCK_INIT на SOCKET_LISTEN.

0x02 СЛУШАТЬ Когда запрос на подключение «TCP-клиент» успешно установлен,
Sn_SR меняется с SOCK_LISTEN на SOCK_ESTABLISHED, а

Sn_IR(0) становится «1». Но когда запрос на подключение «TCP-клиент»
не удалось, Sn_IR(3) становится «1», а статус Sn_SR изменяется на
SOCK_CLOSED.
Это допустимо только в режиме TCP и работает, когда Socket n действует как
«TCP-клиент». Для подключения отправляется запрос на соединение (SYN-пакет) на
«TCP-сервер», настроенный Sn_DIPR и Sn_DPORT (адрес назначения
и порт). Если запрос на подключение выполнен успешно, Sn_SR изменяется.
в SOCK_ESTABLISHED, а Sn_IR(0) становится равным 1.
0x04 СОЕДИНЯТЬ
Запрос на подключение завершается ошибкой в следующих трех случаях.
1. Когда ARPКпроисходит (Sn_IR(3)='1'), потому что пункт назначения
аппаратный адрес не получен через ARP-процесс.

2. Когда пакет SYN/ACK не получен, а TCPК(Sn_IR(3) =
'1)
3. При получении пакета RST вместо пакета SYN/ACK.

В этих случаях Sn_SR изменяется на SOCK_CLOSED.
Действует только в режиме TCP.
Независимо от «TCP-сервера» или «TCP-клиента», команда DISCON
обрабатывает процесс отключения («Активное закрытие» или «Пассивное закрытие»).
Активное закрытие: он передает запрос на отключение (пакет FIN) на
подключенный пир
Пассивное закрытие: Когда пакет FIN получен от партнера,
пакет FIN возвращается партнеру.
0x08 ДИСКОН Когда процесс отключения успешен (т. е. пакет FIN/ACK

получен успешно), Sn_SR изменяется на SOCK_CLOSED.
В противном случае TCPКпроисходит (Sn_IR(3)='1)=, а затем изменяется Sn_SR
в SOCK_CLOSED.
cf> Если вместо DISCON используется CLOSE, только Sn_SR изменяется на
SOCK_CLOSED без процесса отключения.
Если во время связи от однорангового узла получен пакет RST,

Sn_SR безоговорочно изменяется на SOCK_CLOSED.
Закрыть сокет n.
0x10 БЛИЗКО
Sn_SR изменен на SOCK_CLOSED.
Команда SEND передает все данные из буфера Socket n TX. Для большего
подробности см. в разделе Socket n TX Free Size Register (Sn_TX_FSR),

0x20 ОТПРАВИТЬ
Сокет n, регистр указателя записи TX (Sn_TX_WR) и сокет n TX

Чтение регистра указателя (Sn_TX_RD).
Действует только в режиме UDP.
Основная операция аналогична SEND. Обычно SEND передает данные
после того, как аппаратный адрес назначения получен автоматическим
0x21 SEND_MAC ARP-процесс (протокол разрешения адресов). Но SEND_MAC передает
данные без автоматического ARP-процесса. В этом случае

аппаратный адрес назначения получен из настроенного Sn_DHAR
хостом, а не APR-процессом.
Действует только в режиме TCP.
Он проверяет состояние соединения, отправляя 1-байтовый пакет проверки активности.
Если одноранговый узел не может ответить на пакет проверки активности в течение тайм-аута
время, соединение прерывается, и прерывание по тайм-ауту будет

0x22 ОТПРАВИТЬ_KEEP
происходить.

RECV завершает обработку полученных данных в Socket n RX
Буферизация с помощью регистра указателя чтения RX (Sn_RX_RD).
0x40 RECV Для получения дополнительной информации см. Регистр полученного размера Socket n RX.
(Sn_RX_RSR), регистр указателя записи RX сокета n (Sn_RX_WR) и

Сокет n RX Регистр указателя чтения (Sn_RX_RD).
Сн_IR (регистр прерываний сокета n) [R] [0x0002] [0x00]
Sn_IR указывает на состояние прерывания сокета, такое как установление, завершение,
получение данных, тайм-аут). Когда происходит прерывание и соответствующий бит
Sn_IMR равен «1», соответствующий бит Sn_IR становится равным «1».
Чтобы очистить бит Sn_IR, хост должен записать этот бит в '1'.
7 6 5 4 3 2 1 0
Сдержанный Сдержанный Сдержанный ОТПРАВИТЬ_ОК ТАЙМ-АУТ RECV ДИСКОН ПРОТИВ
Sn_IR(SENDOK) Прерывание
4 ОТПРАВИТЬ_ОК
Это выдается, когда команда SEND завершена.
Прерывание Sn_IR(TIMEOUT)
3 ТАЙМ-АУТ
Это выдается, когда ARPКили TCPКимеет место.
Прерывание Sn_IR(RECV)
2 RECV
Это выдается всякий раз, когда данные получены от однорангового узла.
Прерывание Sn_IR(DISCON)
1 ДИСКОН
Выдается при получении пакета FIN или FIN/ACK от однорангового узла.
Sn_IR(CON) Прерывание
0 ПРОТИВ Это выдается один раз, когда соединение с партнером успешно и

затем Sn_SR изменяется на SOCK_ESTABLISHED.

Сн_SR (регистр состояния сокета n) [R] [0x0003] [0x00]
Sn_SR указывает статус сокета n. Статус сокета n изменяется с помощью Sn_CR
или какой-то специальный контрольный пакет, такой как SYN, FIN-пакет в TCP.

0x00 SOCK_CLOSED Это указывает на то, что Socket n освобожден.
При заказе команды DICON, CLOSE или при

тайм-аут, он изменяется на SOCK_CLOSED независимо от
предыдущий статус.
0x13 SOCK_INIT Это указывает на то, что Socket n открыт в режиме TCP.
Он изменяется на SOCK_INIT, когда Sn_MR (P[3:0]) = '0001' и
Подается команда ОТКРЫТЬ.
После SOCK_INIT пользователь может использовать команду LISTEN/CONNECT.
0x14 SOCK_LISTEN Это указывает на то, что Socket n работает в режиме «TCP-сервер».
и ожидание запроса на соединение (пакет SYN) от

одноранговый («TCP-клиент»).
Он изменится на SOCK_ESTALBLISHED, когда соединение-
запрос успешно принят.

В противном случае он изменится на SOCK_CLOSED после TCPTO.
произошло (Sn_IR(TIMEOUT) = '1').
0x17 SOCK_ESTABLISHED Это указывает на состояние соединения Socket n.

Он изменяется на SOCK_ESTABLISHED, когда «TCP SERVER»
обработал пакет SYN от «TCP CLIENT» во время

SOCK_LISTEN или при успешном выполнении команды CONNECT.
Во время SOCK_ESTABLISHED пакет DATA может быть передан
с помощью команды SEND или RECV.
0x1C SOCK_CLOSE_WAIT Это указывает на то, что Socket n получил запрос на отключение (FIN
пакет) от подключенного узла. Это статус полузакрытия,

и данные могут быть переданы. Для полного закрытия DISCON
используется команда. Но для просто закрытия команда CLOSE
использовал.
0x22 SOCK_UDP Этот указывает Разъем н является открыл в UDP

режим(Sn_MR(P[3:0]) = '0010').
Он меняется на SOCK_UDP, когда Sn_MR(P[3:0]) = '0010') и

Подается команда ОТКРЫТЬ.
В отличие от режима TCP данные могут передаваться без
процесс соединения.

0x42 SOCK_MACRAW Это указывает на то, что сокет 0 открыт в режиме MACRAW.
(S0_MR(P[3:0]) = '0100') и действует только в сокете 0.
Он меняется на SOCK_MACRAW, когда S0_MR(P[3:0] = '0100'
и подается команда ОТКРЫТЬ.
Как и сокет режима UDP, сокет 0 режима MACRAW может передавать
пакет MAC (кадр Ethernet) без соединения-

обработать.
В следующей таблице показано временное состояние, отображаемое во время изменения состояния.
Номер сокета.

0x15 SOCK_SYNSENT Это указывает на то, что Socket n отправил пакет запроса на подключение.
(пакет SYN) к партнеру.
Временно отображается при изменении Sn_SR с

SOCK_INIT в SOCK_ESTABLISHED командой CONNECT.
Если соединение-принятие (пакет SYN/ACK) получено от
равнозначен SOCK_SYNSENT, он меняется на SOCK_ESTABLISHED.
В противном случае он меняется на SOCK_CLOSED после TCPTO.
(Sn_IR[TIMEOUT] = '1').
0x16 SOCK_SYNRECV Это указывает на то, что Socket n успешно получил соединение.
пакет запроса (пакет SYN) от партнера.
Если сокет n отправляет ответ (пакет SYN/ACK) на

peer успешно, он меняется на SOCK_ESTABLISHED. Если не,
он меняется на SOCK_CLOSED после истечения времени ожидания
0x18 SOCK_FIN_WAIT Это указывает на то, что Socket n закрывается.
Они отображаются в процессе отключения, таком как активное закрытие.

0x1A SOCK_CLOSING
и пассивно-закрыть.
Когда Disconnect-процесс успешно завершен или когда

0X1B SOCK_TIME_WAIT
тайм-аут, они меняются на SOCK_CLOSED.
0X1D SOCK_LAST_ACK Это указывает на то, что Socket n ожидает ответа (FIN/ACK
пакет) на запрос на отключение (пакет FIN) пассивным

близко.
Он изменяется на SOCK_CLOSED, когда Socket n получает
ответ успешно, или когда тайм-аут истекает


Сн_PORT (Регистр порта источника Socket n) [R/W] [0x0004-0x0005] [0x0000]
Sn_PORT настраивает исходный номер порта Socket n. Это действительно, когда Socket n
используется в режиме TCP/UDP. Он должен быть установлен до подачи команды ОТКРЫТЬ.
Бывший)В случае порта Socket 0 = 5000 (0x1388) настройте, как показано ниже:
0x0004 0x0005
0x13 0x88
Сн_DHAR (регистр аппаратного адреса назначения сокета n)
[Ч/З] [0x0006-0x000B] [0xFFFFFFFFFFFF]
Sn_DHAR настраивает аппаратный адрес назначения Socket n при использовании
Команда SEND_MAC в режиме UDP или указывает, что она получена в ARP-процессе
СОЕДИНИТЬ/ОТПРАВИТЬ команду.
Бывший)В случае аппаратного адреса назначения сокета 0 = 08.DC.00.01.02.10, настройте как
ниже.
0x0006 0x0007 0x0008 0x0009 0x000A 0x000B
0x08 0xDC 0x00 0x01 0x02 0x0A

Сн_DIPR (регистр IP-адреса назначения Socket n)
[Ч/З] [0x000C-0x000F] [0x00000000]
Sn_DIPR настраивает или указывает IP-адрес назначения Socket n. Это действительно
когда Socket n используется в режиме TCP/UDP.
В режиме TCP-клиента он настраивает IP-адрес «TCP-сервера» перед CONNECT.
команда.
В режиме TCP-сервера он указывает IP-адрес «TCP-клиента» после успешного завершения.
Установление соединения.
В режиме UDP он настраивает IP-адрес однорангового узла для получения пакета UDP.
Команда SEND или SEND_MAC.
Бывший)В случае IP-адреса назначения Socket 0 = 192.168.0.11 настройте, как показано ниже.
0x000C0x000D0x000E0x000F
192 (0xC0) 168 (0xA8) 0 (0x00) 11 (0x0B)
Сн_DPORT (регистр порта назначения сокета n) [R/W] [0x0010-0x0011] [0x00]
Sn_DPORT настраивает или указывает номер порта назначения Socket n. это

действителен, когда Socket n используется в режиме TCP/UDP.
В режиме TCP-клиента он настраивает номер порта прослушивания «TCP-сервера» до
Команда СОЕДИНИТЬ.
В режиме TCP-сервера он указывает номер порта «TCP-клиента» после успешного завершения.
Установление соединения.
В режиме UDP он настраивает номер порта однорангового узла для передачи UDP.
пакет командой SEND/SEND_MAC.
Бывший)В случае порта назначения сокета 0 = 5000 (0x1388), настройте, как показано ниже,
0x0010 0x0011
0x13 0x88

Сн_MSSR (регистр максимального размера сегмента сокета n) [R/W] [0x0012-0x0013] [0x0000]
Sn_MSSR настраивает или указывает MTU (максимальная единица передачи) сокета n.
MTU по умолчанию действует, когда Socket n используется в режиме TCP/UDP. Однако, когда
в режиме PPPoE (MR[PPPoE] = '1') определяется в пределах PPPoE MTU.
Обычный(MR(PPPoE)='0') PPPoE(MR(PPPoE)='1')
Режим
MTU по умолчанию Спектр MTU по умолчанию Спектр
TCP 1460 1 ~ 1460 1452 1 ~ 1452
UDP 1472 1 ~ 1472 1464 1 ~ 1464
МАКРАВ 1514
Когда Socket n используется в режиме MACRAW, применяется значение MTU по умолчанию, поскольку
MTU не обрабатывается внутри. Поэтому при передаче данных больше, чем

MTU по умолчанию, хост должен вручную разделить данные на единицы MTU по умолчанию.
Когда Socket n используется в режиме TCP/UDP и при передаче данных больше, чем MTU,
данные автоматически делятся на единицу MTU.
В режиме UDP, поскольку нет такого процесса соединения, как в режиме TCP,
используется настроенный MTU. При передаче данных пиру с другим MTU
размера, может быть получен пакет ICMP (Fragment MTU). В этом случае ИР(ФМТУ)
становится «1», а информация об одноранговых узлах, такая как размер MTU и IP-адрес,
указано от FMTUR и UIPR соответственно. Если IR[MTU] = '1', пользователь не может передавать
данные партнеру. Чтобы возобновить связь с пиром, выполните следующие действия.
1. Закройте сокет n командой CLOSE.

2. Установите Sn_MSS на указанный MTU из FMTUR.
3. Откройте сокет n командой OPEN.

4. Возобновить связь с узлом.
Бывший)В случае Socket 0 MSS = 1460 (0x05B4) настройте, как показано ниже:
0x0012 0x0013
0x05 0xB4
Сн_TOS (Socket n IP Type of Service Register) [R/W] [0x0015] [0x00]
Sn_TOS настраивает TOS (поле типа службы в заголовке IP) Socket n.

Устанавливается перед командой ОТКРЫТЬ.
Для более подробной информации см.http://www.iana.org/assignments/ip-параметры .

Сн_TTL (регистр Socket n TTL) [R/W] [0x0016] [0x80]
Sn_TTL настраивает TTL (поле Time To Live в заголовке IP) Socket n.

Устанавливается перед командой ОТКРЫТЬ.
Для более подробной информации см.http://www.iana.org/assignments/ip-параметры .
Сн_RXBUF_SIZE (Регистр размера буфера приема сокета n) [R/W] [0x001E] [0x02]
Sn_RXBUF_SIZE настраивает размер блока буфера RX для сокета n. Буфер сокета и RX
Размер блока может быть настроен на 1,2,4,8 и 16 Кбайт. Если другой размер
настроен, данные не могут быть нормально получены от однорангового узла.
Хотя размер буферного блока Socket n RX изначально настроен на 2 КБ, пользователь может
перенастройте его размер, используя Sn_RXBUF_SIZE. Общая сумма Sn_RXBUF_SIZE не может быть
превышать 16Кбайт. При превышении происходит ошибка приема данных.
Когда все Sn_RXBUF_SIZE настроены, Socket n RX Buffer выделяется с

сконфигурированный размер в памяти RX 16 КБ и назначается последовательно от сокета 0 до
Розетка 7.
Буферный блок Socket n RX может быть доступен с 16-битным адресом смещения в диапазоне
от 0x0000 до 0xFFFF независимо от настроенного размера. (См. Sn_RX_RD и

Sn_RX_WR).
Значение (дек) 0 1 2 4 8 16
Размер буфера 0 КБ 1 КБ 2 КБ 4 КБ 8 КБ 16 КБ
Бывший)Размер буфера RX сокета 0 = 8 КБ
0x001E
0x08
Сн_TXBUF_SIZE (Регистр размера буфера TX сокета n) [R/W] [0x001F] [0x02]
Sn_TXBUF_SIZE настраивает размер блока буфера TX для сокета n. Разъем n TX
Размер буферного блока может быть настроен на 1,2,4,8 и 16 Кбайт. Если другой
размер настроен, данные не могут нормально передаваться пиру.
Хотя размер буферного блока Socket n TX изначально настроен на 2 Кбайт, пользователь
можно перенастроить его размер с помощью Sn_TXBUF_SIZE. Общая сумма

Sn_TXBUF_SIZE не может превышать 16 Кбайт. При превышении данные
произошла ошибка передачи.
Когда все Sn_TXBUF_SIZE настроены, выделяется Socket n TX Buffer.

с настроенным размером в 16 КБ памяти TX и назначается последовательно от
Сокет 0 на сокет 7.

Буферный блок Socket n TX может быть доступен с 16-битным адресом смещения в диапазоне
от 0x0000 до 0xFFFF независимо от настроенного размера. (См. Sn_TX_WR и

Sn_TX_RD).
Значение (дек) 0 1 2 4 8 16
Размер буфера 0 КБ 1 КБ 2 КБ 4 КБ 8 КБ 16 КБ
Бывший)Размер буфера передачи сокета 0 = 4 КБ
0x001F
0x04
Сн_TX_FSR (Регистр свободного размера Socket n TX) [R] [0x0020-0x0021] [0x0800]
Sn_TX_FSR указывает свободный размер буферного блока Socket n TX. Он инициализируется для
настроенный размер на Sn_TXBUF_SIZE. Данные больше, чем Sn_TX_FSR, не должны

сохраняется в буфере Socket n TX, потому что большие данные перезаписывают предыдущие
сохраненные данные еще не отправлены. Поэтому проверьте перед сохранением данных в Socket n TX
Буфер, и если данные равны или меньше, чем его проверенный размер, передать данные с
Команда SEND/SEND_MAC после сохранения данных в буфере Socket n TX. Но, если данные
больше, чем его проверенный размер, передать данные после разделения на проверенный размер
и сохранение в буфер Socket n TX.

Если Sn_MR(P[3:0]) не является режимом TCP('0001'), он автоматически вычисляется как
Разница между «Указатель записи Socket n TX (Sn_TX_WR)» и «Чтение Socket n TX»
Указатель (Sn_TX_RD)».
Если Sn_MR(P[3:0]) является режимом TCP('0001'), он автоматически рассчитывается как
разница между Sn_TX_WR и внутренним указателем ACK, который указывает

точка данных уже получена подключенным узлом.
Бывший)В случае 2048 (0x0800) в S0_TX_FSR,
0x0020 0x0021
0x08 0x00
Sn_TX_RD (регистр указателя чтения сокета n TX) [R] [0x0022-0x0023] [0x0000]
Sn_TX_RD инициализируется командой OPEN. Однако, если Sn_MR(P[3:0]) является TCP
mode('0001'), он повторно инициализируется при соединении с TCP.
После инициализации он автоматически увеличивается командой SEND. ОТПРАВИТЬ команду
передает сохраненные данные из текущего Sn_TX_RD в Sn_TX_WR в сокете

n Буфер передачи. После передачи сохраненных данных команда SEND увеличивает
Sn_TX_RD такой же, как Sn_TX_WR. Если его значение приращения превышает максимальное

значение 0xFFFF (больше 0x10000 и бит переноса), то бит переноса
игнорируется и автоматически обновляется меньшим 16-битным значением.
Сн_TX_WR (регистр указателя записи сокета n TX) [R/W] [0x0024-0x0025] [0x0000]
Sn_TX_WR инициализируется командой OPEN. Однако, если Sn_MR(P[3:0]) является TCP
mode('0001'), он повторно инициализируется при соединении с TCP.
Его следует читать или обновлять следующим образом.
1. Считайте начальный адрес для сохранения передаваемых данных.
2. Сохраните передаваемые данные с начального адреса Socket n TX.
буфер.
3. После сохранения передаваемых данных обновите Sn_TX_WR до

увеличенное значение, равное размеру передаваемых данных. Если приращение
значение превышает максимальное значение 0xFFFF (больше 0x10000 и
бит переноса), то бит переноса игнорируется и автоматически

обновить с меньшим 16-битным значением.
4. Передайте сохраненные данные в Socket n TX Buffer с помощью SEND/SEND.
команда
Sn_RX_RSR (регистр полученного размера сокета n) [R] [0x0026-0x0027] [0x0000]
Sn_RX_RSR указывает размер данных, полученных и сохраненных в буфере Socket n RX.
Sn_RX_RSR не превышает Sn_RXBUF_SIZE и рассчитывается как разница

между «Указатель записи сокета n RX (Sn_RX_WR)» и «Указатель чтения сокета n RX»
(Sn_RX_RD)'.
Бывший)В случае 2048 (0x0800) в S0_RX_RSR,
0x0026 0x0027
0x08 0x00
Сн_RX_RD (регистр указателя чтения данных сокета n RX) [R/W] [0x0028-0x0029] [0x0000]
Sn_RX_RD инициализируется командой OPEN. Обязательно прочитайте или обновите как
следует.
1. Прочитайте начальный адрес сохранения полученных данных
2. Считать данные с начального адреса Socket n RX Buffer.
3. После чтения полученных данных обновите Sn_RX_RD до увеличенного значения, как
много, как размер чтения. Если значение приращения превышает максимальное значение
0xFFFF, то есть больше 0x10000 и встречается бит переноса, обновите с помощью
нижнее 16-битное значение игнорировало бит переноса.
4. Команда Order RECV предназначена для уведомления W5500 об обновленном Sn_RX_RD.

Бывший)В случае 2048 (0x0800) в S0_RX_RD,
0x0028 0x0029
0x08 0x00
Sn_RX_WR (регистр указателя записи сокета n RX) [R] [0x002A-0x002B] [0x0000]
Sn_RX_WR инициализируется командой OPEN и автоматически увеличивается данными
прием.
Если увеличенное значение превышает максимальное значение 0xFFFF (больше 0x10000
и бит переноса), то бит переноса игнорируется и автоматически обновляется

с нижним 16-битным значением.
Бывший)В случае 2048 (0x0800) в S0_RX_WR,
0x002A 0x002B
0x08 0x00
Sn_IMR (регистр маски прерывания сокета n) [R/W] [0x002C] [0xFF]
Sn_IMR маскирует прерывание Socket n. Каждый бит соответствует каждому биту Sn_IR.
Когда происходит прерывание по сокету n и соответствующий бит Sn_IMR равен «1»,
соответствующий бит Sn_IR становится равным «1». Когда оба соответствующих бита Sn_IMR
и Sn_IR равны «1», а n-й бит IR равен «1», хост прерывается установленным INTn
PIN-код низкий.
7 6 5 4 3 2 1 0
Сдержанный Сдержанный Сдержанный ОТПРАВИТЬ_ОК ТАЙМ-АУТ RECV ДИСКОН ПРОТИВ

4 СЕНДОК Sn_IR(SENDOK) Маска прерывания
3 ТАЙМ-АУТ Sn_IR(TIMEOUT) Маска прерывания
2 RECV Sn_IR(RECV) Маска прерывания
1 ДИСКОН Sn_IR(DISCON) Маска прерывания
0 ПРОТИВ Sn_IR(CON) Маска прерывания

Sn_FRAG (регистр фрагментов сокета n) [R/W] [0x002D-0x002E] [0x4000]
Sn_FRAG настраивает FRAG (поле фрагмента в заголовке IP).
Бывший)Sn_FRAG0 = 0x0000 (Не фрагментировать)
0x002D 0x002E
0x00 0x00
Sn_KPALVTR (Регистр поддержания активности сокета n) [R/W] [0x002F] [0x00]
Sn_KPALVTR настраивает таймер передачи пакета KEEP ALIVE(KA)

РОЗЕТКАn. Он действителен только в режиме TCP и игнорируется в других режимах. Единица времени
5 с.
Пакет KA может передаваться после изменения Sn_SR на SOCK_ESTABLISHED и после
данные передаются или принимаются к/от однорангового узла по крайней мере один раз. В случае
'Sn_KPALVTR > 0', W5500 автоматически передает пакет KA по истечении периода времени для
проверка TCP-соединения (Auto-keepalive-process). В случае «Sn_KPALVTR = 0»,

Процесс автоматического подтверждения активности не будет работать, и пакет KA может быть передан
Команда SEND_KEEP хостом (процесс ручного поддержания активности). Руководство по поддержанию жизни
процесс игнорируется в случае 'Sn_KPALVTR > 0'.
Бывший)Sn_KPALVTR = 10 (пакет Keep Alive будет передаваться каждые 50 секунд.)
0x002F
0x0A

5 Электрические характеристики
5.1 Абсолютные максимальные рейтинги
Символ Параметр Рейтинг Единица измерения
ВДД Напряжение питания постоянного тока - от 0,5 до 4,6 В
ВВ Входное напряжение постоянного тока - от 0,5 до 6 В
ВВНЕ Выходное напряжение постоянного тока - от 0,5 до 4,6 В
яВ входной ток постоянного тока -5 мА
ТОП Рабочая Температура - 40 до +85 -С
ТСТГ Температура хранения - 65 до +150 -С

* КОММЕНТАРИЙ: Нагрузка на устройство за пределами «абсолютных максимальных значений» может привести к
постоянное повреждение.
5.2 Абсолютные максимальные значения (электрическая чувствительность)
Электростатический разряд (ESD)
Максимум
Символ Параметр Условия испытаний Сорт Единица измерения
значение(1)
ВЭСД(ХБМ) Электростатический разряд TA = +25 °C в соответствии 2 2000 г. В

напряжение (тело человека согласно стандарту MIL-STD 883F
модель) Метод 3015.7

ВЭСД (мм) Электростатический разряд TA = +25 °C в соответствии Б 200 В
напряжение (человек-машина JEDEC EIA/JESD22
модель) А115-А
ВЭСД(CDM) Электростатический разряд TA = +25 °C в соответствии III 500 В

напряжение (зарядное устройство к JEDEC JESD22 C101-
модель) С
Статическая защелка
Максимум
Символ Параметр Условия испытаний Сорт Единица измерения
значение(1)
ЛУ Класс статической фиксации TA = +25 °C в соответствии я ≥ ±200 мА

к JESD78A

5.3 Характеристики постоянного тока
(Условия испытаний: Ta = от –40 до 85°C)
Символ Параметр Условия испытаний Мин. Тип Максимум Единица измерения
ВДД Напряжение питания Применить VDD, AVDD 2,97 3.3 3,63 В
ВИХ Вход высокого уровня 2.0 5,5 В

Напряжение
ВИллинойс Вход низкого уровня - 0,3 0,8 В

Напряжение
ВТ Пороговая точка Все входы, кроме XI 1.30 1,41 1,53 В
ВТ+ Триггер Шмитта от низкого до Все входы, кроме XI 1,53 1,64 1,73 В
Точка верхнего порога
ВТ- Триггер Шмитта High to Все входы, кроме XI 0,95 1,02 1,09 В
Нижняя пороговая точка
ТДж Соединение 0 25 125 °С

температура
ял Входная утечка -1 -А
Текущий
рПУ Подтягивающий резистор SCSn, RSTn, PMODE[2:0] 62 77 112 Ком
рПД Подтягивающий резистор RSVD (контакт 23, контакт 38 ~ контакт 48 85 174 Ком
42)
ВПР Выход низкого уровня ИОЛ = 8 мА, 0,4 В

Напряжение Все выходы, кроме XO
ВОЙ Выход высокого уровня IOH = 8 мА, 2,4 В

Напряжение Все выходы, кроме XO
яПР Выход низкого уровня VOL = 0,4 В, все выходы 8,6 13,9 18,9 мА
Текущий кроме ХО
яОЙ Выход высокого уровня VOH = 2,4 В, все выходы 12,5 26,9 47,1 мА
Текущий кроме ХО
яДД1 Ток питания VDD=3,3 В, AVDD=3,3 В, Та 132 мА

(Нормальная операция = 25°С
Режим)
яДД2 Ток питания режим PHY Power Down, 13 мА

(Режим отключения питания) VDD=3,3 В, AVDD=3,3 В, Та
= 25°С

5.4 Рассеяние мощности
(Условия испытаний: VDD=3,3 В, AVDD=3,3 В, Ta = 25°C)
Условие Мин. Тип Максимум Единица измерения
100M Ссылка - 128 - мА
10M ссылка - 75 - мА
Отменить связь(Режим автосогласования) - 65 - мА
100 м передачи - 132 - мА
10 м передачи - 79 - мА
Режим отключения питания - 13 - мА
5,5 Характеристики переменного тока
5.5.1 Время сброса

ТRC
RSTn
ТPL
ЗАМОК
(Внутренний)
Рисунок 22. Время сброса
Символ Описание Мин. Максимум
ТRC Сброс времени цикла 500 долларов США -
ТPL RSTn на внутреннюю PLOCK (блокировка PLL) - 1 мс
5.5.2 Время пробуждения
Время пробуждения регулятора напряжения:10us
5.5.3 Характеристики кристалла
Параметр Спектр
Частота 25 МГц
Допуск по частоте (при 25℃) ±30 частей на миллион
Емкость шунта 7 пФ Макс.
Уровень привода 59,12 мкВт/МГц
Емкость нагрузки 18пФ
Старение (в 25 лет℃) ±3ppm/год макс.

5.5.4 Синхронизация SPI
ТКС
ВИХ
SCSn ВИллинойс
ТCSS ТCSH
ВИХ
СКЛК ВИллинойс
Тбелый ТWL
ТДС ТЦТ
ВИХ
МОСИ ВИллинойс
ТОВ ТОЙ ТЧЗ
ВОЙ HI-Z
МИСОВПР HI-Z
Рисунок 23. Синхронизация SPI
Символ Описание Мин. Максимум Единицы
ФСКК Тактовая частота SCK 80/33,34 МГц
Тбелый SCK Высокое время 6 нс
ТWL Низкое время SCK 6 нс
ТКС SCSn Высокое время 30 нс
ТCSS Время установки SCSn 5 - нс
ТCSH Время удержания SCSn 5 нс
ТДС Данные во время установки 3 нс
ТЦТ Время удержания данных 3 нс
ТОВ Время действия вывода 5 нс
ТОЙ Время удержания выхода 0 нс
ТЧЗ SCSn High для вывода Hi-Z 2.15 нс
4Теоретическая гарантированная скорость
Несмотря на то, что теоретическая расчетная скорость составляет 80 МГц, сигнал на высокой скорости может быть искажен, потому что
перекрестных помех в цепи и длины сигнальной линии. Минимальная гарантированная скорость SCLK
составляет 33,3 МГц, которая была протестирована и измерена со стабильной формой волны.
Пожалуйста, обратитесь к примечаниям по применению SPI, в которых показаны тестовая среда WIZnet и результаты.
52,1 нс при нагрузке 30 пФ. Время короче с меньшей емкостью.

5.5.5 Характеристики трансформатора
Параметр Конец передачи Получить конец
Коэффициент поворота 1:1 1:1

Индуктивность 350 мкГн 350 мкГн
Рисунок 24. Тип трансформатора
5.5.6 MDIX
W5500 не поддерживает функцию автоматического MDIX.
Таким образом, пользователь должен использовать прямые кабели для подключения к другим коммутаторам или маршрутизаторам.
перекрестные кабели для подключения к таким устройствам, как серверы, рабочие станции или другой W5500.
Однако пользователь может использовать любой тип кабеля для подключения к другим устройствам с автоматическим MDIX.
включен, и интерфейс автоматически исправляет любые неправильные кабели.

6 Описание пакетов
Примечание
1. Эти размеры не включают форму
выступ.
2. ( ) является ссылкой.
3. [ ] сборное качество.
4. ЕДИНИЦА: мм
Рис. 25. Размеры упаковки

Информация об истории документа
Версия Дата Описания
Вер. 1.0.0 1 августа 2013 г. Первый выпуск
Исправлены повторяющиеся операторы и опечатки (стр.14, 23, 24, 28,
Вер. 1.0.1 13 сентября 2013 г. 39, 51)
Исправленные описания (стр. 35)
1.Измененный“описания булавкив 1.1 Описания контактов”(стр. 10)
от Он должен быть подключен к GND к NC (PIN38 ~ 42)
Вер. 1.0.2 14 ноября 2013 г. 2. Исправлена опечатка:
от 0x02 до 0x42 значения SOCK_MACRAW в сокете 4.2
Регистры(стр. 50)

Уведомление об авторских правах
Copyright 2013 WIZnet Co., Ltd. Все права защищены.

Техническая поддержка:support@wiznet.co.kr Продажи и
распространение:sales@wiznet.co.kr
Для получения дополнительной информации посетите наш веб-сайт по адресуhttp://www.wiznet.co.kr

W5500

Загружено:

Сведения о документе

Оригинальное название

Авторское право

Поделиться этим документом

Поделиться или встроить документ

Параметры публикации

Этот документ был вам полезен?

Это неприемлемый материал?

Авторское право:

W5500

Оригинальное название:

Загружено:

Авторское право:

Перевод: английский - русский - www.onlinedoctranslator.

© Copyright 2013 WIZnet Co., Ltd. Все права защищены.

Подключение к Интернету в своих приложениях только с помощью одного чипа, в котором

Стек TCP/IP, встроенный 10/100 Ethernet MAC и PHY.

реализовать приложение Ethernet, просто добавив простую программу сокетов. Это

может использовать 8 независимых аппаратных сокетов одновременно.

SPI (последовательный периферийный интерфейс) обеспечивает простую интеграцию с внешним

высокоскоростная сетевая связь. В целях снижения энергопотребления

- Поддерживает 8 независимых розеток одновременно

- Поддерживает режим отключения питания

- Поддерживает пробуждение по локальной сети через UDP

- Поддерживает высокоскоростной последовательный периферийный интерфейс (SPI MODE 0, 3)

- Внутренняя память 32 Кбайт для буферов TX/RX

- Встроенный 10BaseT/100BaseTX Ethernet PHY

- Поддерживает автоматическое согласование (полный и полудуплекс, 10 и 100 на основе)

- Работа при напряжении 3,3 В с допуском сигнала ввода/вывода 5 В

- Светодиодные выходы (полный/полудуплексный, канал, скорость, активный)

- 48-контактный бессвинцовый корпус LQFP (7x7 мм, шаг 0,5 мм)

2 / 66 Спецификация W5500, версия 1.0.2 (ноябрь 2013 г.)

- Домашние сетевые устройства: телевизионные приставки, PVR, цифровые медиаадаптеры

- Параллельно-Ethernet: POS / мини-принтеры, копировальные аппараты

- USB-to-Ethernet: устройства хранения данных, сетевые принтеры

- GPIO-to-Ethernet: датчики домашней сети

- Системы безопасности: видеорегистраторы, сетевые камеры, киоски

- Автоматизация заводов и зданий

- Медицинское оборудование для мониторинга

Спецификация W5500, версия 1.0.2 (ноябрь 2013 г.) 3 / 66

4 / 66 Спецификация W5500, версия 1.0.2 (ноябрь 2013 г.)

2.2.3 Фаза данных ................................................................ ................................ 17

2.3.1 Доступ для записи в VDM ....................................... ................... 18

2.4.1 Доступ для записи в FDM ....................................... ................... 25

5.2 Абсолютные максимальные значения (электрическая чувствительность) ..................... 59

5.3 Характеристики постоянного тока ................................................ ............................. 60

5.4 РАССЕЯНИЕ МОЩНОСТИ ................................................ ................................ 61

5.5.1 Время сброса ................................................................ ............................. 61

5.5.4 Синхронизация SPI ................................................................ ............................. 62

5.5.5 Характеристики трансформатора................................................... ........ 63

Спецификация W5500, версия 1.0.2 (ноябрь 2013 г.) 5 / 66

Рис. 2. Внешний эталонный резистор ....................................... ............. 11

Рисунок 6. Режимы SPI 0 и 3 ....................................... ................................ 13

Рисунок 11. Чтение кадра SPI в режиме VDM ................................................ ............ 21

Рис. 12. Чтение S7_SR в режиме VDM......................................... ................. 22

Рисунок 14. 1-байтовая запись данных кадра SPI в режиме FDM....................................... 25

Рисунок 20. Организация регистров и памяти ....................................... ...... 28

Рисунок 22. Время сброса....................................................... ............................. 61

6 / 66 Спецификация W5500, версия 1.0.2 (ноябрь 2013 г.)

Северная Каролина 12 25 СВЯЗАН

Рис. 1. Расположение контактов W5500

1.1 Описание контактов

мощность 3,3 В мощность

Спецификация W5500, версия 1.0.2 (ноябрь 2013 г.) 7/66

1 TXN - АО Пара сигналов TXP/TXN

2 TXP - АО Дифференциальные данные передаются на носитель по

Пара сигналов TXP/TXN.

3 АГНД - ЗАЗЕМЛЕНИЕ Аналоговая земля

4 АВДД - мощность Аналоговое питание 3,3 В

5 RXN - ИИ Пара сигналов RXP/RXN

6 RXP - ИИ Дифференциальные данные от носителя принимаются на

Пара сигналов RXP/RXN.

7 ДНК - AI/O Не подключать булавку

8 АВДД - мощность Аналоговое питание 3,3 В

9 АГНД - ЗАЗЕМЛЕНИЕ Аналоговая земля

10 EXRES1 - AI/O Внешний эталонный резистор

Он должен быть подключен к внешнему резистору (12,4 кОм,

1%), необходимого для смещения внутренних аналоговых цепей.