FAMILIA LOGICA RTL La lgica de resistencia-transistor RTL es una clase de circuitos digitales construido utilizando resistencias como la red

de entrada y la salida de transistores bipolares (BJTs) como dispositivos de conmutacin. RTL es la primera clase de lgica digital transistorizado circuito utilizado. Funcin Transistor de componentes en los circuitos de IBM1 nos informa, "La lgica de funcin se realiza por la entrada de resistencia de las redes y de invertir la funcin es realizada por el emisor del transistor de configuracin comunes."

Dos entradas RTL y puerta NOR.

Ventajas
y y Gran inmunidad al ruido Nmero mnimo de transistores utilizados

Desventajas
y La frecuencia mxima de funcionamiento de los CI con tecnologa resistencia-transistor fue de 5 MHz.

Tecnologa resistencia-Transistor Constituyeron un paso adelante en la concepcin de los circuitos digitales electrnicos. Consistieron en encapsular juntos los componentes de la puerta NO-O NOR, constituyendo de esta forma un bloque que el diseador de sistemas digitales poda utilizar como tal. En esta tecnologa se realizaron adems circuitos temporizadores junto con la secuencia de evolucin en el tiempo de sus seales.

Familia lgica DTL Las siglas DTL vienen de las inciales de las palabras inglesas Diode Transistor Logic. Es decir estamos tratando con una familia compuesta bsicamente por diodos y transistores (sin olvidar a las resistencias). Los diodos se encargan de realizar la parte lgica y el transistor acta como amplificador inversor. Esta separacin de funciones nos permite empezar a estudiar esta familia viendo como se construye la lgica con los diodos. Para obtener una puerta DTL bsica (tipo NAND) debemos incluir un par de diodos a la salida. El circuito presentado es muy sencillo de analizar. Cuando una de las entradas est a nivel lgico bajo, el diodo asociado conduce y por tanto colocaba en el punto P una tensin de 0,9v; por lo tanto el punto S est a nivel alto.

Compuerta NAND

FAMILIA LOGICA TTL TTL es la sigla en ingles transistor-transistor logic, es decir, "lgica transistor a transistor". Es una familia lgica o lo que es lo mismo, una tecnologa de construccin de circuitos electrnicos digitales. En los componentes fabricados con tecnologa TTL los elementos de entrada y salida del dispositivo son transistores bipolares.

Figura Puerta NAND en tecnologa TTL estndar

I1 I2 Q1 Q2 Q3 Q4 Y 0 0 ON OFF ON OFF 1 0 1 ON OFF ON OFF 1 1 0 ON OFF ON OFF 1 1 1 OFF ON OFF ON 0 Tabla de funcionamiento del circuito

Caractersticas
y y y y

Su tensin de alimentacin caracterstica se halla comprendida entre los 4,75v y los 5,25V (como se ve un rango muy estrecho). Los niveles lgicos de entrada vienen definidos por el rango de tensin comprendida entre 0V y 0.8V para el estado L (bajo) y desde 2.4V hasta Vcc para el estado H (alto). Los niveles lgicos de salida vienen definidos por el rango de tensin comprendido entre 0 y 0.4V para el estado L (bajo) y desde 2.4V hasta Vcc para el estado H (alto) La velocidad de transmisin entre los estados lgicos es su mejor base, si bien esta caracterstica le hace aumentar su consumo siendo su mayor enemigo. Motivo por el cual han aparecido diferentes versiones de TTL como FAST, LS, S, etc y ltimamente los CMOS: HC, HCT y HCTLS. En algunos casos puede alcanzar poco ms de los 250 MHz. Las seales de salida TTL se degradan rpidamente si no se transmiten a travs de circuitos adicionales de transmisin (no pueden viajar ms de 2 m por cable sin graves prdidas).

TTL trabaja normalmente con 5V.

Resea Histrica Aunque la tecnologa TTL tiene su origen en los estudios de Sylvania, fue Signetics la compaa que la populariz por su mayor velocidad e inmunidad al ruido que su predecesora DTL, ofrecida por Fairchild Semiconductor y Texas Instruments, principalmente. Texas Instruments inmediatamente pas a fabricar TTL, con su familia 74xx que se convertira en un estndar de la industria .

Familias TTL Los circuitos de tecnologa TTL se prefijan normalmente con el nmero 74 (54 en las series militares e industriales). A continuacin un cdigo de una o varias cifras que representa la familia y posteriormente uno de 2 a 4 con el modelo del circuito. Con respecto a las familias cabe distinguir: TTL: Serie estndar TTL-L (low power) : Serie de bajo consumo TTL-S (schottky) : Serie rpida (usa diodos Schottky) TTL-AS (advanced schottky) : Versin mejorada de la serie anterior TTL-LS (low power schottky) : Combinacin de las tecnologas L y S (es la familia ms extendida) TTL-ALS (advanced low power schottky) : Versin mejorada de la serie AS TTL-F (FAST : fairchild advanced schottky) TTL-AF (advanced FAST) : Versin mejorada de la serie F TTL-HCT (high speed C-MOS) : Serie HC dotada de niveles lgicos compatibles con TTL TTL-G (GHz C-MOS) : GHz ( From PotatoSemi)

Tecnologa La tecnologa TTL se caracteriza por tener tres etapas, siendo la primera la que le nombra:
y y y

Etapa de entrada por emisor. Se utiliza un transistor multiemisor. Separador de fase. Es un transistor conectado en emisor comn que produce en su colector y emisor seales en contrafase. Driver. Est formada por varios transistores, separados en dos grupos. El primero va conectado al emisor del separador de fase y drenan la corriente para producir el nivel bajo a la salida. El segundo grupo va conectado al colector del divisor de fase y produce el nivel alto.

Esta configuracin general vara ligeramente entre dispositivos de cada familia, principalmente la etapa de salida, que depende de si son bferes o no y si son de colector abierto, tres estados (ThreeState), etc. Mayores variaciones se encuentran entre las distintas familias

Aplicaciones Adems de los circuitos LSI y MSI descritos aqu, las tecnologas LS y S tambin se han empleado en: Microprocesadores, como el 8X300, de Signetics, la familia 2900 de AMD y otros. Memorias RAM Memorias PROM PAL, Programmable Array Logic, consistente en una PROM que interconecta las entradas y cierto nmero de puertas lgicas.

FAMILIA LOGICA ECL Emitter Coupled Logic ECL (lgica de emisores acoplados). Pertenece a la familia de circuitos MSI implementada con tecnologa bipolar; es la ms rpida disponible dentro de los circuitos de tipo MSI. Historia Puertas con diseos ECL se han implementado hasta con tubos de vaco, y por supuesto con transistores discretos. Y la primera familia con diseo ECL, la ECL I, apareci en el ao 62 con las primeras familias de circuitos integrados. Ya en aquella poca se trataba de la familia ms rpida (un retardo de propagacin tpico de 8ns.), y tambin, era ya, la que ms disipaba. En la actualidad puede parecer que 8ns es mucho cuando hay circuitos CMOS que con un consumo muy bajo (sobre todo esttico) superan con creces esta prestacin, pero en realidad la tecnologa ECL tambin ha evolucionado tanto en diseo como en fabricacin, y en la actualidad se consiguen retardos netamente inferiores al ns, con un consumo alto pero no desorbitado. Introduccin El principio que gua a la familia es tratar de evitar a toda costa que los transistores que configuran el circuito entren en saturacin. Por lo que las conmutaciones sern entre corte (o casi corte) y conduccin. Por lo tanto siempre vamos a tener transistores conduciendo, con lo que el consumo es continuo. Es decir no slo hay picos de corriente en las transiciones, sino que siempre tendremos un consumo apreciable en el circuito. Por otro lado la presencia de corrientes significativas en el circuito en todo momento, hace que el fan-out sea bueno.

Es la forma de lgica ms rpida, ya que los dispositivos activos se las arreglan para trabajar fuera de la saturacin. Estructura

Figura Compuerta OR y NOR Circuito tpico de una puerta de la familia ECL 10.000 de Motorola. La estructura ECL se basa en un par diferencial (Q1-Q2 y Q3) en el que una rama se conecta a una tensin de referencia, que determina el umbral ALTO / BAJO y la otra rama con n transistores en paralelo a las n entradas. Del diferencial se pueden obtener simultneamente dos salidas con la salida y la salida negada. Estas salidas se llevan, finalmente, a sendos seguidores de emisor para proporcionar ganancia en corriente y el fanout adecuado, que en muchos casos pueden alimentar lneas de 50 directamente. Es comn la presencia de pines de alimentacin separados para estos ltimos transistores ya que, a diferencia del par diferencial, su corriente vara con la seal si no estn los dos transistores conectados a impedancias iguales. Alimentndolos separadamente se evita que estas variaciones alcancen el par diferencial. Esta estructura produce simultneamente la salida OR / NOR: cualquier entrada a nivel alto provoca que el emisor de Q5 pase a nivel alto y el de Q6 a nivel alto. Por comparacin, la estructura TTL slo produce la funcin NAND.

A diferencia de otras tecnologas (TTL, NMOS, CMOS), la ECL se alimenta con el positivo (Vcc) conectado a masa, siendo la alimentacin entre 0 y -5'2V, habitualmente. Algunas familias permiten que VEE sea -5V, para compartir la alimentacin con circuitos TTL. Aplicaciones Adems de las familias lgicas ECL I, ECL II, ECL III, ECL10K y ECL100K, la tecnologa ECL se ha utilizando en circuitos LSI:
y y y y

Matrices lgicas Memorias (Motorola, Fairchild) Microprocesadores (Motorola, F100 de Ferranti) Para mejorar las prestaciones de la tecnologa CMOS, la ECL se incorpora en ciertas funciones crticas en circuitos CMOS, aumentando la velocidad, pero manteniendo bajo el consumo total.

FAMILIA LOGICA MOS

Metal Oxido Semiconductor (MOS), la necesidad de realizar circuitos integrados digitales, cada vez ms complejos, a fin de aumentar la fiabilidad y la inmunidad al ruido y reducir el tamao de los sistemas digitales, motivo la utilizacin de los transistores de efecto de campo MOS. El menor tamao de los transistores MOS, ha permitido obtener densidades de cinco a seis veces superiores a las de los circuitos bipolares. Los circuitos digitales que utilizan transistores MOS se dividen en tres grupos, los cuales son: y y y P-MOS utiliza solamente transistores MOSFET de canal P N-MOS utiliza solamente transistores MOSFET de canal N CMOS utiliza dispositivos de canal P y N

TECNOLOGA N-MOS Un ejemplo es el inversor que se muestra en la figura. Q1 es un transistor de carga, el cual est conectado a 5V permanentemente, Q2 cambiara de encendido a apagado dependiendo de la entrada, si la entrada es alto el transistor conduce, por lo que la salida es bajo, si la entrada es bajo el transistor no conduce por o que la salida es alto.

TECNOLOGA P-MOS La tensin de alimentacin Vgg es una tensin negativa y Vcc es una tensin positiva o masa, el transistor Q3 esta polarizado permanentemente para crear una resistencia de drenador fuente contante. Su nico propsito es funcionar como resistencia limitadora de corriente. Si se aplica un nivel alto a la entrada A o B entonces Q1 o Q2 no conducen y la salida se fuerza a una tensin prxima a Vgg lo que representa un nivel bajo. Cuando se aplica una tensin a nivel bajo a ambas entradas A y B, Q1 y Q2 entran en conduccin. Esto hace que la salida pase a nivel alto. Puesto que se produce un nivel bajo de salida cuando cualquier entrada o ambas estn a nivel alto, y un nivel alto de salida se produce solo cuando todas las entradas estn a nivel bajo, tenemos una puerta NOR.

TECNOLOGIA CMOS La combinacin de transistores de canal P y canal N en el mismo montaje ha dado lugar a una nueva tecnologa MOS denominada CMOS (Complementary MOS).

Figura Inversor con tecnologa CMOS

Cuando se aplica un nivel ALTO a la entrada, el MOSFET de canal p Q1 no conduce, y el MOSFET de canal n Q2 conduce (se satura). Esta condicin hace que la salida se conecte a tierra a travs de la resistencia de conduccin de Q2, produciendo un nivel BAJO de salida. Cuando se aplica un nivel BAJO a la entrada, Q1 se satura y Q2 no. Esta condicin hace que la salida se conecte a Vdd produciendo un nivel ALTO de salida.