LGICA SECUENCIAL Y COMBINATORIA: FLIP-FLOPS Y CONTADORES.

FLIP FLOPS Y CONTAODRES

Pgina 1 de 12

Introduccin a los sistemas secuenciales.

Una red combinacional es aquella que "combina" compuertas Y, O y Negadas. Una red secuencial es sta pero realimentada. Las salidas se llaman a los estados anteriores con letra minscula (q) para diferenciarlos de los presentes que se har con mayscula (Q), y los de la entrada con mayscula porque siendo presentes, tampoco cambiaron durante la transicin (x = X).

FLIP-FLOP Generalidades Siendo los Flip-Flop las unidades bsicas de todos los sistemas secuenciales, existen cuatro tipos: el RS, el JK, el T y el D. Con los flip flop del tipo RS pueden implementase los de los tipos JK, T y D. Todos pueden ser de dos tipos, a saber: Flip-Flop activado por nivel (FF-AN) o bien Flip-Flop maestro-esclavo (FF-ME). El primero recibe su nombre por actuar meramente con los "niveles" de amplitud 0-1, en cambio el segundo son dos FF-AN combinados de tal manera que el esclavo sigue al maestro. Un circuito flip-flop puede mantener un estado binario indefinidamente (Siempre y cuando se le este suministrando potencia al circuito) hasta que se cambie por una seal de entrada para cambiar estados. La principal diferencia entre varios tipos de flip-flops es el nmero de entradas que poseen y la manera en la cual las entradas afecten el estado binario. Circuito bsico de un flip-flop Un circuito flip-flop puede estar formado por dos compuertas NAND o dos compuertas NOR. Cada circuito forma un flip-flop bsico del cual se pueden construir uno ms complicado. La conexin de acoplamiento intercruzado de la salida de una compuerta a la entrada de la otra constituye un camino de retroalimentacin. Por esta razn, los circuitos se clasifican como FLIP FLOPS Y CONTAODRES Pgina 2 de 12

circuitos secuenciales asincrnicos. Cada flip-flop tiene dos salidas, Q y Q y dos entradas S (set) y R (reset). Este tipo de flip-flop se llama Flip-Flop RS acoplado directamente o bloqueador SR (SR latch). Las letras R y S son las iniciales de los nombres en ingls de las entradas (reset, set). Circuito flip-flop bsico con compuertas NOR La salida de una compuerta NOR es 0 si cualquier entrada es 1 y que la salida es 1 solamente cuando todas las entradas sean 0. Como punto de partida asmase que la entrada de puesta a uno (set) es 1 y que la entrada de puesta a 0 (reset) sea 0. Como la compuerta 2 tiene una entrada de 1, su salida Q debe ser 0, lo cual coloca ambas entradas de la compuerta 1 a 0 para tener la salida Q como 1. Cuando la entrada de puesta a uno (set) vuelva a 0, las salidas permanecern iguales ya que la salida Q permanece como 1, dejando una entrada de la compuerta 2 en 1. Esto causa que la salida Q permanezca en 0 lo cual coloca ambas entradas de la compuerta nmero 1 en 0 y as la salida Q es 1. De la misma manera es posible demostrar que un 1 en la entrada de puesta a cero (reset) cambia la salida Q a 0 y Q a 1. Cuando la entrada de puesta a cero cambia a 0, las salidas no cambian. Cuando se aplica un 1 a ambas entradas de puesta a uno y puesta a cero ambas salidas Q y Q van a 0. Esta condicin viola el hecho de que las salidas Q y Q son complementos entre si. En operacin normal esta condicin debe evitarse asegurndose que no se aplica un 1 a ambas entradas simultneamente. Un flip-flop tiene dos entradas tiles. Cuando Q=1 y Q=0 estar en el estado de puesta a uno (o estado 1). Cuando Q=0 y Q=1 estar en el estado de puesta a cero (o estado 0). Las salidas Q y Q son complementos entre si y se les trata como salidas normales y de complemento respectivamente. El estado binario de un flip-flop se toma como el valor de su salida normal. Bajo operacin normal, ambas entradas permanecen en 0 a no ser que el estado del flip-flop haya cambiado. La aplicacin de un 1 momentneo a la entrada de puesta a uno causar que el flip-flop vaya a ese estado. La entrada de puesta en uno debe volver a cero antes que se aplique un uno a la entrada de puesta a cero. Un 1 momentneo aplicado a la entrada de puesta a cero causar que el flip-flop vaya al estado de borrado (o puesta a cero). Cuando ambas entradas son inicialmente cero y se aplica un 1 a la entrada de puesta a uno o se aplica un 1 a la entrada de puesta a cero mientras que el flip-flop este borrado, quedaran las salidas sin cambio. Cuando se aplica un 1 a ambas entradas de puesta a uno y puesta a cero, ambas salidas irn a cero. Este estado es indefinido y se evita normalmente. Si ambas salidas van a 0, el estado del flip-flop es indeterminado y depende

FLIP FLOPS Y CONTAODRES

Pgina 3 de 12

de aquella entrada que permanezca por mayor tiempo en 1 antes de hacer la transicin a cero. Circuito flip-flop bsico con compuertas NAND El circuito bsico NAND opera con ambas entradas normalmente en 1 a no ser que el estado del flip-flop tenga que cambiarse. La aplicacin de un 0 momentneo a la entrada de puesta a uno, causar que Q vaya a 1 y Q vaya a 0, llevando el flip-flop al estado de puesta a uno. Despus que la entrada de puesta a uno vuelva a 1, un 0 momentneo en la entrada de puesta a cero causar la transicin al estado de borrado (clear). Cuando ambas entradas vayan a 0, ambas salidas irn a 1; esta condicin se evita en la operacin normal de un flip-flop.

Seales de Reloj.
Lgica secuencial sncrona Casi toda la lgica secuencial es lgica registrada o lgica sncrona: hay seal del reloj, y toda la memoria interna (la estado interno) cambia solamente en un borde de reloj. El elemento bsico del almacenaje en lgica secuencial es flip-flop. La ventaja principal de la lgica sncrona es su simplicidad. Cada operacin en el circuito se debe terminar dentro de un intervalo fijo del tiempo entre dos impulsos de reloj, llamado un ciclo de reloj. Mientras se resuelva esta condicin (no haciendo caso de ciertos otros detalles), el circuito est garantizado para ser confiable. La lgica sncrona tambin tiene dos desventajas principales, como sigue. 1. La seal del reloj se debe distribuir a cada flip-flop en el circuito. Pues el reloj es generalmente una seal de alta frecuencia, esta distribucin consume energa y disipa calor. Incluso los flip-flop que no estn haciendo nada consumen una cantidad pequea de energa, de tal modo generando el calor intil en la viruta. 2. La tarifa de reloj posible mxima es determinada por la trayectoria ms lenta de la lgica del circuito, si no conocida como la trayectoria crtica. Esto significa que cada clculo lgico, del ms simple al ms complejo, debe terminar en un ciclo de reloj. Una forma alrededor de esta limitacin es partir operaciones complejas en varias operaciones simples, una tcnica conocida como caera. Esta tcnica es prominente dentro de diseo del microprocesador, y ayuda a mejorar el ndice de reloj de procesadores modernos. Sistema secuencial registrado

FLIP FLOPS Y CONTAODRES

Pgina 4 de 12

En electrnica digital, un sistema secuencial registrado es un sistema que salida depende solamente de la corriente estado, que estado cambia solamente cuando una seal global del reloj cambia, y que siguiente-estado depende solamente del estado actual y de las entradas. Casi todos los dispositivos electrnicos digitales (microprocesadores, relojes digitales, telfonos mviles, telfonos sin cuerda, electrnico calculadoras, los etc.) se disean como sistemas secuenciales registrados. Las excepciones notables incluyen digital lgica asincrnica sistemas. Particularmente, casi todas las computadoras se disean como sistemas secuenciales registrados. Las excepciones notables incluyen computadoras anlogas y CPU clockless. Cada pedacito del estado se contiene tpicamente en sus el propio flipflop. Lgica Combinational descifra el estado en las seales de salida. La lgica ms combinational codifica el estado actual y las entradas en las seales del siguiente-estado. Las seales del siguiente-estado estn trabadas en los flip-flop bajo control de la seal global del reloj (un alambre conectado con cada flip-flop).

Flip flops RS, D, T, JK, asncronos y sncronos.

Flip flops maestro y esclavo.

Registros paralelos.

Registros serie.

Conteo de pulsos y divisin de frecuencia.

FLIP FLOPS Y CONTAODRES

Pgina 5 de 12

Contadores asncronos.

Contadores con mod<2n

Contadores sncronos.

FLIP FLOPS Y CONTAODRES

Pgina 6 de 12

En la actualidad, los sistemas digitales son muy utilizados y variados para diferentes tipos de aplicaciones las cuales en su mayora son aplicadas en la industria y en mayor parte de los equipos electrnicos. Es por esto que es necesario saber a grandes rasgos las aplicaciones, y cmo funcionan los diferentes tipos de sistemas digitales, as nosotros poder desarrollar la capacidad de aplicar y de poder trabajar con ellos sin ningn tipo de dificultad. Es por esto que a continuacin le presentamos el siguiente trabajo, destinado a comprender de mejor manera las distintas funciones y aplicaciones de los contadores. Contadores asncronos Este tipo de contadores donde cada salida del flip-flop sirve como seal de entrada CLK para el siguiente flip-flop, estos contadores no cambian de estado todos juntos por lo que se dice que no estn en sincrona, solo el primer flip flop responde a los pulsos del reloj ,luego para que al segundo flip-flop responda debe esperar que el primer flip-flop cambie de estado, y para que el tercer flip-flop se complemente debe esperar que el segundo flip-flop cambie de estado, y as sucesivamente con los dems flip-flop. Por lo tanto existe un leve retraso entre las respuestas de cada flip-flop, en los ff modernos este retraso es relativamente corto va del orden de los 10-40nsg. . En el diagrama lgico se muestra un contador asncrono binario ascendente de tres bits diseado a partir de flip-flop J-K en configuracin toggle con disparo por borde de subida. Debido a que posee tres flip-flop, su ciclo bsico se compone de ocho estados que van desde cero (000) hasta siete (111) en forma secuencial y repetitiva. Tambin podemos observar la tabla de verdad del circuito donde Q2 es el termino ms significativo.
Q2 0 0 0 0 1 1 1 1 Q1 0 0 1 1 0 0 1 1 Q0 0 1 0 1 0 1 0 1 N de pulsos del reloj 0 1 2 3 4 5 6 7

Asumiendo el estado inicial de la salida en 000, al llegar el primer pulso de reloj Q0 cambia de estado dicho cambio es detectado por el siguiente flipflop (J2-K2) el cual considera que este cambio como su seal de reloj que lo hace cambiar de estado.

FLIP FLOPS Y CONTAODRES

Pgina 7 de 12

En el diagrama lgico se muestra un contador asncrono binario ascendente de tres bits diseado a partir de flip-flop J-K en configuracin toggle con disparo por borde de subida. Debido a que posee tres flip-flops, su ciclo bsico se compone de ocho estados que van desde cero (000) hasta siete (111) en forma secuencial y repetitiva. Asumiendo el estado inicial de la salida en 000, al llegar el primer pulso de reloj Q0 cambia de estado dicho cambio es detectado por el siguiente flipflop (J2-K2) el cual considera que este cambio como su seal de reloj que lo hace cambiar de estado. Numero MOD. El contador de la figura anterior, tiene 8 estados diferentes del 000 al 111 por tanto se trata de un contador de rizos MOD 8, recordamos que el numero MOD siempre es igual al numero de estados por los cuales pasa el contador en cada ciclo completo antes que se recicle hacia su estado inicial. El numero MOD lo podemos aumentar, simplemente aumentando el numero de flip-flop al contador. Es decir el numero MOD es igual a 2N donde N es el numero de flip-flop conectados en la configuracin anterior. Contadores con numero MOD <2N El contador bsico puede ser modificado para producir nmeros MOD menores que 2N permitiendo que el contador omita estados que normalmente son partes de la secuencia de conteo. Unos delos mtodos para lograr esto se encuentra en la figura, donde se muestra un contador de rizos de 3 BIT, descartando la compuerta nand por un momento, podemos observar que el contador es un contador binario MOD 8 que contara en secuencia de 000 111. Sin embargo la presencia de la compuerta nand alterara esta secuencia como sigue: La salida de nand se conecta a las entradas asncronas reestablecer de cada flip-flop mientras que las salidas de nand sean altas, no tendr efecto sobre el contador. Sin embargo cuando pase abajo borrara todos los flipflop, de manera que el contador pase de inmediato al estado 000. Las entrada de la compuerta nand son las salidas de los flip-flip Q1 y Q0, de manera que la salida nand pasara bajo siempre que Q1=Q0= 1 esta condicin ocurrir cuando el contador pase por el estado 101 al 110. El estado bajo en la salida nand inmediatamente borrara el contador al estado

FLIP FLOPS Y CONTAODRES

Pgina 8 de 12

000. una vez que se hallan borrado los flip-flop, la salida de nand retornaran a alto por que la condicin Q1=Q0= 1 ya no existe. La secuencia de conteo es por lo tanto.
Q0 0 0 0 0 1 1 1 Q1 0 0 1 1 0 0 1 Q2 0 1 0 1 0 1 0

El estado 110 es un estado temporal que se necesita para limpiar el contador. Aunque el contador pasa por estado 110 solo permanece hay unos cuanto nanosegundos, antes de reciclarse al 000, de este modo podemos decir esencialmente que este contador cuenta de 000 (0) 101 (5) y se recicla a 000. En esencia, omite los estados 110 y 111 de manera que solamente pasa por 6 estados diferentes as se trata de un contador MOD 6.

Contadores Asncronos en CI. Existen varios contadores asncronos en CI, tanto TTL como CMOS. Uno de ello es el TTL 74293. la figura muestra el diagrama lgico para el 74293. note los siguientes puntos: El 74293 tiene cuatro flip-flop J-K con salidas Q0 Q1 Q2 Q3, donde Q0 corresponde al LSB y Q3 MSB. La distribucin de los flip-flops es tal que el LSB se encuentra en el extremo izquierdo para satisfacer la convencin de que las seales de entrada al circuito aparezcan a la izquierda. Cada flip-flops tiene una entrada CP ( pulso de reloj) que es solo otro nombre para la entrada CLK, se puede tener acceso externo a las entradas

FLIP FLOPS Y CONTAODRES

Pgina 9 de 12

de reloj para Q0 Y Q!, marcadas como CP0 Y CP1. la barras de inversin sobre estas entradas indican que se activan por un TPN. Cada flip-flops tiene una entrada asncrona borrar (CD). Estas se encuentran conectadas entre s a la salida de una compuerta nand de dos entradas MR1 y MR2, donde MR denota reiniciacin maestra. Ambas entradas MR deben estar altas para borrar el contador y ponerlo en 0000. Los flip-flops Q1,Q2,Q3, ya estn conectados como un contador de rizos de tres BIT, el flip-flops Q0 no esta conectado internamente a nada. Esto permite que el usuario opte por conectar Q0 a Q1 para formar un contador de 4 BIT o usar Q0 en forma separada si as lo desea.

Contador asncrono CMOS. En la familia CMOS existen varios contadores asncronos. La mayora son equivalentes a las versiones TTL. Si embargo existen varios contadores asncronos de CI que no tiene contraparte en la familia TTL, uno de ellos es 74HC4024. este CI es un contador de 7BIT con una entrada maestra de reestablecimiento asncrono. Los 7 flip-flops estn conectados internamente como un contador de rizos MOD 128. La entrada MR es activa en alto y puede emplearse para reiniciar todos los flip-flops hacia el estado cero.

Contador asncrono descendente. Es relativamente simple construir contadores asncronos descendentes os cuales contaran hacia abajo desde una cuenta mxima hasta cero. ahora examinaremos la secuencia de conteo para un contador de tres BIT
C B A

FLIP FLOPS Y CONTAODRES

Pgina 10 de 12

(7) (6) (5) (4) (3) (2) (1) (0)

1 1 1 1 0 0 0 0

1 1 0 0 1 1 0 0

1 0 1 0 1 0 1 0

A, B y C representan los estados de salidas del flip-flops cuando el contador recorre su secuencia puede observarse que el flip-flop A es LSB cambia de estado en cada etapa de la secuencia, como hace en el contador ascendente. El flip-flops B cambia de estado cada ves que A pasa de bajo a alto; C cambia de estado cada ves que B pasa de bajo a alto, de este modo en un contado descendente cada flip-flops, excepto el primero debe complementarse cuando el flip-flops anterior pase de bajo a alto. Los contadores descendentes no se utilizan tanto como los ascendentes. Su aplicacin principal es en situaciones donde debe saberse cuando a ocurrido un numero deseado de pulsos de entrada. En estas situaciones el contador descendente se prefija al numero deseado y luego se le permite contar hacia abajo cuando se aplican los pulsos. Cuando el contador llega al estado cero es detectado por una compuerta lgica cuya salida indica que ha ocurrido el numero prefijado de pulsos. Contadores sncronos paralelos. El problema que se encuentra en los contadores de rizo es ocasionado por los retrasos acumulados en la propagacin de los flip-flops dicho de otra manera no todos los flip-flops cambian en sincrona con los pulsos de entrada. Estas limitaciones pueden superarse con el uso de contadores sncronos o paralelos, en el que todos los flip flops se disparan en forma simultanea (en paralelo) por medio de los pulsos de reloj. Ya que los pulsos de entrada se aplican a todos los flip-flops debe utilizase algn medio para controlar cuando un flip-flops se dispare o permanezca inalterado por un pulso de reloj. Esto se logra utilizando la entradas J y K que en la siguiente figura para un contador MOD 16 de 4 BIT.

Contador sncronos descendentes y ascendentes. Pgina 11 de 12

FLIP FLOPS Y CONTAODRES

Los contadores ascendentes / descendente (up/down) tambin llamados contadores bidireccionales; son capaces de avanzar en cualquier sentido a lo largo de una secuencia definida y puede invertir su conteo en cualquier punto de su secuencia. En el diagrama lgico se muestra un contador ascendente / descendente sncrono binario de tres bits diseado a partir de flip-flops J-K en configuracin toggle con disparo por borde de subida. Debido a que posee tres flip-flops, su ciclo bsico se compone de ocho estados que van desde cero (000) hasta siete (111) en forma secuencial y repetitiva.

FLIP FLOPS Y CONTAODRES

Pgina 12 de 12