Академический Документы
Профессиональный Документы
Культура Документы
FACULTAD DE INGENIERA.
Divisin:
INGIENERIA EN ELECTRNICA.
PRACTICA 1. Semforo
Materia:
SISTEMAS DIGITALES II
Profesor:
Son ciertos circuitos secuenciales que tienen un nmero determinado de estados (2n). Pueden ser retroalimentados (flip flops, biestables) o mquinas sincrnicas temporizadas cuando utilizan las primeras para crear circuitos cuyas entradas son examinadas y cuyas salidas cambian con respecto a una seal de reloj controlada. En cualquier caso, se tienen unas entradas, unas salidas y unos estados.
MARCO TEORICO:
Lgica de estado siguiente (F): Una funcin de las entradas y del estado actual. Memoria de estados: Es un conjunto de n fil flops que almacenan el estado presente de la mquina, que tiene 2n estados diferentes. La seal de reloj controla el cambio de estado en tales flip flops. La seal de reloj: dispone el funcionamiento de los flip flops ya sea por disparo de flanco o por disparo de pulso Lgica de salida (G): Una funcin del estado actual y/o de las entradas Mquina de Mealy: Es la mquina de estado en la cual la salida depende tanto del estado presente como de las entradas externas. Mquina de Moore: Es la mquina de estado en la cual las salidas solo dependen del estado presente.
DESCRIPCION DE FUNCIONAMIENTO DEL CIRCUITO: El Circuito funciona como un semforo el cual esta hecho con una maquina de estado en la cual se va a tener tres diodos led uno rojo, verde y amarillo en el que el led verde estar prendido durante 30 segundo para despus cambiar de estado y encender el led amarillo durante 5 segundos para asi encienda el rojo 30 segundos y despus pasar al verde y asi sucesivamente Diagrama a bloques.
Entradas
Excitacin
Estado Presente
Lgica de salida G
Salidas
Seal de reloj
T0 0 0 1
I1=(A!)(B)=T0
U3
VCC QA QB QC QD ~BO ~CO 16 3 2 6 7 13 12
R2 LED3
4
U1C U2A
1Q 5 74LS08N
R1
1.0k
U1A
2 74LS08N 3 1D
~1PR
LED4 R6
74LS192D
LED2
1CLK ~1CLR 1
~1Q
1.0k
74LS74N
10
U2B
2Q 9
U1B
12 2D
~2PR
U4
15 1 10 9 11 14 5 4 8 A B C D ~LOAD CLR UP DOWN GND VCC QA QB QC QD ~BO ~CO 16 3 2 6 7 13 12 74LS32N
U6A
74LS32N
U6C U6B
U7A
74LS08N
74LS192D
U9A
74LS08D
U10B
74LS32N
U8
15 1 10 9 11 14 5 4 8 A B C D ~LOAD CLR UP DOWN GND VCC QA QB QC QD ~BO ~CO 16 3 2 6 7 13 12
U9B U9C
74LS08D 74LS08D 74LS08D
U9D
U15B
74LS32N
U13A
74LS05D
U16B
74LS32N
U18A U17B
74LS08N 74LS32N
U14B
74LS32N
74LS192D
HIPOTESIS: Segn el diseo realizado suponemos que funcionara correctamente pero puede que tengamos problemas con el sincronizado de relojes y hay un problema con el reloj de los flip flops.