Вы находитесь на странице: 1из 5

FUNDACION UNIVERSITARIA TECNOLOGICO COMFENALCO

FACULTAD DE INGENIERIA INGENIERIA DE SISTEMAS

TALLER DE ARQUITECTURA DE COMPUTADORES TEMA BUS PCI PROFESOR ING. ALEX JIMENEZ

ESTUDIANTES MANUEL CANTILLO PAREJA RONALD VEGA JIMENEZ ADANN PINEDA DURANGO

GRUPO VIII-SEMESTRE

CARTAGENA DE INDIAS D.T Y C. AO 2011

TALLER. 1. La Ley de Moore predijo una observacin y con el paso del tiempo cambi. Qu cambios sufri y cuales fueron sus consecuencias? R/ El primer cambio que sufri la ley de moore fue en 1975, en una reunin del IEEE (Institue of Electrical and Electronic Engineering), justo despus de comprobar el resultado de su prediccin, Moore pens que el ritmo se retardara, y decidi modificar el tiempo de duplicacin, fijndolo en 2 aos. El siguiente cambio se dio en los aos 80, las resistencias se dejaron de contabilizar en el nmero de componentes, y la Ley de Moore se comenz a conocer como la duplicacin del nmero de transistores en un chip cada 18 meses. Lo curioso del caso es que Moore nunca dijo 18 meses. Fueron sus compaeros en Intel quienes introdujeron esa cifra, al tener en cuenta que adems del nmero de transistores, se aumentaba la frecuencia de reloj. Al inicio de los 90, se entenda por Ley de Moore el duplicar la potencia de un microprocesador cada 18 meses. A finales de los 90, la interpretacin econmica tom ms fuerza. En 1968 con un dlar se poda comprar un transistor. En esos aos se podan comprar ms de 50 millones. Este dato favoreci la interpretacin de que dado un coste fijo, la potencia de computacin que se poda comprar con esa cantidad era el doble cada 18 meses. O dicho de otra forma, el coste de un computador disminuyendo a la mitad cada ao y medio. Las consecuencias son claras elaboracin de computadores con unas en

velocidades asombrosas con un ptimo rendimiento produccin de estas maquinas.

y menos gastos

2. El bus del futuro es el PCI de Intel? R/ Esto se dijo cuando los procesadores Pentium y las mayores velocidades de procesamiento, se evidenci que el lento y estrecho bus ISA se convertiran en un cuello de botella entre el procesador y los dispositivos de expansin. Intel cre el bus Peripheral Component interconnect (PCI) para resolver este problema. A diferencia del Bus VL, que fue diseado para trabajar a velocidades del bus del sistema, el bus PCI fue creado como un bus "mezzanine", que trabaja a su propia velocidad de reloj.

3. El bus PCI depende del reloj de la CPU? Explique R/ El bus PCI no depende del reloj de la CPU, porque est separado de ella por el controlador del bus. Si se instalara una CPU ms rpida en su ordenador no debera preocuparse porque las tarjetas de expansin instaladas no pudieran soportar las frecuencias de reloj superiores, pues con la separacin del bus PCI de la CPU stas no son influidas por esas frecuencias de reloj 4. A qu velocidad de reloj trabaja un bus PCI? Cuntos bits puede transferir? Cul es su ancho de banda? R/ La velocidad de este bus es de 20 MHz y transfiere 32 bits, y su ancho de banda es de 64 bits.

5. Que incidencia tiene en la velocidad del procesador el uso de varios dispositivos PCI al mismo tiempo? 6. La versin actual de bus PCI tiene especificaciones de dominio pblico (gracias a INTEL) y estn soportadas por una amplia banda de la industria de procesadores y perifricos, los productos PCI fabricados por compaas diferentes son compatibles. Qu beneficio obtiene INTEL?

7. Las tarjetas de expansin PCI pueden trabajan en todos los sistemas Pero pueden ser intercambiadas de la manera que se desee? Explique R/ Las tarjetas de expansin PCI trabajan eficientemente en todos los sistemas y pueden ser intercambiadas de la manera que se desee. Solamente los controladores de dispositivo deben naturalmente ser ajustados al sistema anfitrin (host) es decir a su correspondiente CPU. 8. Que solucin le dara usted a un problema de cuello de botella en un sistema de Bus Unico? R/ La solucin seria emplear una jerarqua de buses, gracias a que cuenta

con las siguientes ventajas:

El bus local entre el procesador y la cach asla el trfico de E/S del procesador.

Se puede transferir informacin entre la memoria y la E/S sin interrumpir la actividad del procesador.

El bus de expansin reduce el trfico en el bus del sistema. La transferencia entre cach y memoria principal se pueden realizar de forma ms eficiente.

Se pueden realizar una transferencia de memoria cach a memoria principal al mismo tiempo que el interfaz recibe datos desde un dispositivo de E/S

El procesador+cach o el coprocesador tienen la misma prioridad en el acceso al bus que todos los dispositivos conectados al bus de expansin de forma conjunta.

9. Qu problemas enfrentamos a la hora de conectar varios dispositivos a un sistema de bus Unico? R/


a) Disminucin del rendimiento global del sistema.

Aumenta el retardo de propagacin de las seales. El bus debe tener mayor longitud para soportar mayor nmero de dispositivos. El bus puede actuar como un cuello de botella. Si la demanda de transferencia es mayor que la capacidad del bus, los dispositivos debern esperar mucho tiempo para poder transmitir. La diferencia de velocidad de los dispositivos afecta

negativamente al rendimiento global. En el mismo tiempo que un dispositivo lento realiza una transferencia, uno rpido podra haber realizado miles de transferencias.
b) Incompatibilidad del bus con los dispositivos.

Existen dispositivos de E/S diseados para un determinado bus, que son incompatibles con otros computadores que utilizan un bus distinto. Solucin ideal: que todos los computadores utilizasen estndar de bus uniforme. Problema: cada fabricante disea sus propios buses optimizados para sus arquitecturas, por lo que es muy difcil que todos se pongan de acuerdo. un

Вам также может понравиться