Universidade Federal da Paraba Centro de Cincias Exatas e da Natureza Departamento de Informtica Programa de Ps-Graduao em Informtica - PPGI Disciplina: Arquitetura

de Computadores Professor: Alisson Brito Perodo: 2011.2

Aluna: Andrea Fernanda

Resenha 06 Memria
Referncia: JANG , H. B. et al. Reliable Cache Memory Design for Sensor Networks, Convergence and Hybrid Information Technology, 2008. ICCIT '08. Third International Conference on , vol.1, no., pp.651-656, 111 13 Nov. 2008 | doi: 10.1109/ICCIT.2008.125

Variaes no processo de produo dos dispositivos afetam a memria cache: como contornar esse problema

Com o avano das tecnologias de processadores, incluindo a diminuio contnua do tamanho dos componentes eletrnicos, o que torna a fabricao mais difcil e custosa, alguns parmetros crticos dos dispositivos so significativamente afetados pelas variaes ocorrentes no processo de produo de hardware, o que pode resultar em alta latncia de acesso, falha na alimentao, temperatura anormalmente alta, etc. Circuitos de memria cache so particularmente afetados por variaes de processo (VP) durante a fabricao do que outros componentes de hardware, devido densidade e tamanho reduzido de transistores em sua composio. Ainda, VPs diminuem o rendimento do chip e o tempo de vida da memria cache usada em dispositivos com recursos limitados, como sensores. Os autores desenvolveram uma tcnica usando uma metodologia de design adaptativo para a memria cache de dispositivos com recursos limitados sem uso de hardware adicional - para suportar falhas decorrentes de VPs, de modo a torn-los mais confiveis. A tcnica usa somente blocos de memria no afetado por VPs. Foram usadas polticas de substituio tradicionais, como least recently used block (LRU) e first-in-first-out (FIFO) e aleatrio. Foram realizados testes com uso de softwares da SPEC2000 Benchmark suit . Alguns mais sensveis a cache mostraram maior impacto na substituio de cache, j que a tcnica empregada no usa os blocos afetados por VPs, h menor nmero de blocos usveis para substituies, que ocorrero mais vezes, causando alguma degradao de desempenho ao sistema. Os experimentos mostraram que a tcnica reduziu o desempenho dos dispositivos, entretanto, em apenas 1% no caso de 12,5% dos blocos da cache no poderem ser utilizados. Em condies severas de VP, a tcnica proposta reduziu o desempenho em at 2%.
2

1 2

http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=4682100&isnumber=4681984 http://www.spec.org/cpu2000/

O trabalho mostra-se de extrema importncia para a confiabilidade dos dispositivos estudados, til especialmente naqueles com recursos limitados e instalados muitas vezes em ambientes de difcil acesso, como sensores em rede, onde a substituio de dispositivos muitas vezes invivel e qualquer tcnica que ajude a aumentar o tempo de funcionamento deles bem-vinda. Entretanto, no ficou claro como realizada a deteco de blocos de memria afetados por VPs e nem que mecanismo bloqueia o acesso a esses blocos afetados. O artigo ainda se mostrou um tanto prolixo, repetitivo demais. Ainda, no citou a respeito de que tipo de VP pode afetar um bloco de memria e de que maneira, ressaltou apenas que tais alteraes por VP causam algumas instabilidades no sistema.