Академический Документы
Профессиональный Документы
Культура Документы
Introduo Sadas da lgica sequencial dependem dos valores das entradas atuais e passados possui memria (curto prazo)! Prov uma sequncia para os eventos Usa realimentao (feedback) da sada para a entrada a fim de armazenar informao
Circuitos Sequenciais
Nos circuitos combinacionais, as sadas dependem nica e exclusivamente das entradas atuais. Ex: seletor de canais de TV Nos circuitos sequenciais, as sadas dependem tambm da histria passada do circuito. Isso possvel pela capacidade de armazenamento (memria) desse tipo de circuito. Ex: seletor de canais de TV com botes up/down (+/-)
Elementos de Estado O estado de um circuito influencia comportamento futuro Elementos de estado armazenam estados:
- Circuito biestvel - Latch SR - Latch D - Flip-flop D
seu
Circuito Biestvel Bloco construtivo fundamental para outros elementos de estado Duas sadas: Q, Q No possui entradas
I2
- Q = 1: ento Q = 0 e Q = 1 (consistncia)
0 1
I1
I2
O circuito biestvel armazena 1 bit de estado em uma varivel de estado, Q (ou Q) Entretanto, no existem entradas para controlar o estado!
8
S
- S = 1, R = 0 - S = 0, R = 1 - S = 0, R = 0 - S = 1, R = 1
N2
S = 0, R = 1: ento Q = 0 e Q = 1
R 1 1 0 0 N1 0 Q
N2
10
N2
Q
11
Resumo - Latch SR Latch SR (Set/Reset) armazena um bit de estado (Q) As entradas S e R so usadas para controlar qual valor ser armazenado
- Set: Faz com que a sada seja 1 (S = 1, R = 0 Q = 1) - Reset: Faz com que a sada seja 0 (S = 0, R = 1 Q = 0)
Algo precisa ser feito para evitar o estado invlido (quando S = R = 1)!
12
Funo
- Quando CLK = 1, D chega at Q (o latch transparente) - Quando CLK = 0, Q mantm seu valor anterior (o latch opaco) Smbolo Latch D
CLK D Q Q
13
CLK
R S
Q Q Q Q
CLK D Q Q
14
Smbolos Flip-Flop D
Q Q
15
Circuito Interno do Flip-Flop D Dois latches (L1 e L2) controlados por clocks complementares Quando CLK = 0:
- L1 transparente - L2 opaco - D chega at N1
Quando CLK = 1:
- L1 opaco - L2 transparente - N1 chega at Q
Flip-Flop D
D Q Q
17
Funo
- EN = 1 - D chega at Q na borda do clock - EN = 0 - o flip-flop mantm seu valor anterior
18
Dois tipos:
- Sncronos: reseta somente na borda do clock - Assncronos: reseta imediatamente quando Reset = 1
19
20
Flip-Flop SR Diferente do Latch SR que utiliza nvel lgico, o flip-flop SR se utiliza da borda de subida do clock para obter uma amostra das entradas S e R Assim como o Latch SR, possui um estado invlido
21
Flip-Flop JK Operao semelhante do flip-flop SR, porm no possui a condio proibida quando J=K=1 Nessa situao, a sada ser complementada, ou seja, o valor anterior ser invertido
22
Contadores Obtidos a partir de flip-flops Incrementam em cada borda do clock Usados para fazer a contagem de nmeros. Por exemplo:
- 000, 001, 010, 011, 100, 101, 110, 111, 000, 001,
A velocidade da sequncia gerada determinada pela frequncia dos pulsos de clock Exemplos de aplicaes:
- Displays de relgios digitais - Contador de programa (PC Program Counter): indica qual a instruo que est sendo executada
23
24
25
26
27
- O caso seguinte a N=5 ser 6, resultando nas sadas: Q2 = 1, Q1 = 1 e Q0 = 0 (1102), resultando em 0 (zero) nas entradas 28 Clear dos flip-flops
D0
Q0
CLK D3:0
4 4
D1
Q1
Q 3:0
D2
Q2
D3
Q3
29
Registradores Topologias
30
Shift Register (Registrador de Deslocamento) Desloca um novo valor a cada borda do clock Descarta um valor a cada borda do clock Conversor serial-paralelo: converte a entrada serial (Sin) em uma sada paralela (Q0:N-1)
31
- A cada pulso de clock, o valor contido nas entradas J e K transferido para a sada. Ao final de 4 pulsos, o valor da entrada, que foi transmitido serialmente, estar armazenado 32 no registrador
Cada bit transmitido a cada pulso de transferncia A transferncia serial mais lenta do que a paralela. Entretanto, requer menor nmero de conexes entre os registradores 34
Shift Register com Carga Paralela Quando Load = 1, age como um registrador normal de N-bits Quando Load = 0, age como um shift register Agora pode agir como um conversor serial-paralelo (Sin a Q0:N-1) ou um conversor paralelo-serial (D0:N-1 aSout)
D0 Load Clk S in D1 D2 DN-1
0 1
0 1
0 1
0 1
S out QN-1
35
Q0
Q1
Q2
36
37
Circuitos Geradores de Clock A maioria dos sistemas digitais usa um circuito gerador de clock Dependendo da aplicao, a preciso do clock um requisito fundamental Os menos precisos e menos estveis (dependendo da aplicao) utilizam resistores e capacitores Os mais precisos e estveis utilizam cristais de quartzo e com freqncias muito maiores do que os anteriores
38
39
40
41
Bibliografia
HARRIS, D.; HARRIS, S. Digital Design and Computer Architecture. 1st Ed. Elsevier Inc., 2007. STALLINGS, W. Arquitetura e Organizao de Computadores. 5a Ed. PrenticeHall, 2003. PATTERSON, D. A.; HENNESSY, J. L. Computer Organization and Design. 4th Ed. Elsevier Inc., 2009. TANENBAUM, A. S. Organizao Estruturada de Computadores. 5a Ed. PrenticeHall, 2006. MELO, M. O. Eletrnica Digital. 1a Ed. Editora da Udesc, 2002. http://minerva.ufpel.edu.br/~guntzel Notas de aula do professor Edino Mariano Lopes Fernandes, disponveis no site: http://www.joinville.udesc.br/portal/professores/edino/index.php?pg=materiais
42