Proceso de la fabricacin de los circuitos integrados

Un circuito integrado esta formado por un monocristal de silicio de superficie normalmente comprendida entre 1 y 10 mm de lado, que contiene elementos activos y pasivos. En este capitulo se describen cualitativamente los procesos empleados en la fabricacin de tales circuitos. estos procesos son: Preparacin de la oblea, Crecimiento Epitaxial, Difusin de Impurezas, Implantacin de Iones, Crecimiento del Oxido, Fotolitografia, Grabado Qumico y Mentalizacin. Se emplea el proceso mltiple que ofrece una excelente identidad de resultados en la produccin de un elevado numero de circuitos integrados a bajo costo.

TECNOLOGA DE LOS CIRCUITOS INTEGRADOS MONOLTICOS

El termino "monoltico" se deriva de las palabras griegas mono que significa nico, y lithos que significa piedra. As un circuito integrado monoltico se construye en una nica piedra o cristal de silicio. la palabra integrado se debe a que todos los componentes del circuito: transistores, diodos, resistencias, capacidades y sus interconexiones se fabrican como un ente nico. Obsrvese que no se incluyen inductancias: una de las consecuencias de la construccin de circuitos integrados semiconductores es precisamente que no pueden conseguirse valores de inductancia prcticos. La variedad de procesos con los que se fabrican estos circuitos se desarrollan sobre un plano nico y por tanto puede hablarse de tecnologa planar.

La figura 1(a) representa la estructura de un integrado bipolar, lo que es la materializacin del circuito de la figura 1(b). En la figura 2 se pueden ver varias capas que son: regiones de silicio dopadas n y p, el dixido de Silicio SiO2 denominada tambin capa de oxido, y las zonas metlicas. Las capas de silicio forman los elementos del sistema as como el Sustrato o Cuerpo en el que se construye el circuito integrado. Adems las zonas de silicio se emplean para aislar unos de otros componentes. para formar las capas de silicio se emplean tres procesos distintos que son el epitaxial, de difusin, y el de Implantacin de Iones.

La capa de oxido se utiliza para proteger la superficie del chip de los contaminantes externos y para permitir la formacin selectiva de las regiones n y p. El oxido se elimina por corrosin qumica que descubre las partes de la superficie en las que se debern formar esas regiones n y p. Las zonas a corroer se delimitan por tcnicas de fotolitografia. La fina capa metlica se obtiene por deposicin qumica de vapor de aluminio sobre la superficie del chip. Para delimitar los trazos se emplea la fotolitografia y mediante corrosin se elimina el aluminio sobrante dejando solo las conexiones entre componentes. Las figuras 1 y 2 son solo parte de un conjunto ms complejo, sobre una oblea nica de silicio se fabrican simultneamente muchos de tales circuitos. El cristal de silicio (oblea) forma el sustrato sobre el que se hacen todos los componentes del circuito. En la actualidad las obleas empleadas tienen un dimetro de 20 cm o ms, y su espesor es de 0,2 a 0,3 mm, da la suficiente resistencia mecnica para impedir su flexin. Completando el proceso de fabricacin la oblea se divide en 100 a 8000 partes rectangulares con 1 a 10 mm de lado. Cada una de estas partes constituye un circuito nico como la figura 3 que puede contener desde una decena hasta varios cientos de miles

La figura 4 es un detalle del chip de la figura 3. La figura 5 es una fotografa de una oblea que contiene una cantidad elevada de chips como los de la figura 3. Ahora podemos apreciar algunas de las significativas ventajas de la tecnologa microelectrnica. Si se fabrican de una sola vez un

conjunto de 20 obleas de 20 cm equivale a fabricar simultneamente hasta 160.000 circuitos integrados, y si el promedio de componentes por circuito fuera tan solo de 700 el conjunto contendra mas de 100 millones de componentes. Algunos de estos circuitos resultaran imperfectos debido a defectos de fabricacin, pero aun cuando los buenos fueran tan solo el 10% del total se habran producido 16.000 chips de una sola vez.

La tecnologa de los CI presenta las siguientes ventajas respecto a las tcnicas convencionales con elementos discretos interconectados: 1- Bajo costo 2- Tamao reducido 3- Gran confiabilidad (recurrir a este Seccin I) Todos los componentes se fabrican simultneamente sin soldar y se reducen las fallas tanto elctricas como mecnicas. 4- Mejores Prestaciones Debido a su bajo costo pueden emplear circuitos ms complejos para conseguir mejores caractersticas de funcionamiento. Se emplean circuitos redundantes a fin de lograr alta confiabilidad. 5- Igualdad de caractersticas. Dado que los transistores se fabrican simultneamente y por el mismo proceso, los parmetros correspondientes as como la variacin de caractersticas con la temperatura tienen prcticamente los mismos valores.

PROCESO PLANAR.
La tecnologa planar para la fabricacin de CI bipolares y MOS, comprende varios proceso a saber: A. Crecimiento del Cristal del Sustrato. B. Crecimiento Epitaxial. C. Oxidacin. D. Fotolitografia y Grabado Qumico. E. Difusin. F. Implantacin de Iones. G. Mentalizaci

Crecimiento del Cristal del SustratoProduccin de la Oblea Un fino cristal de silicio se sujeta a una varilla y se introduce en un crisol con silicio fundido al que se han aadido impurezas aceptadoras. Se retira muy lentamente en condiciones muy controladas la varilla del silicio fundido. A medida que se va extrayendo se va formando un lingote de cristal tipo p de unos 10 cm de dimetro y 50 cm de longitud. Esta tcnica se conoce como proceso CZOCHRALSKI o simplemente CZ. Se corta el lingote en obleas circulares de un espesor aproximado de 0,2 mm que formaran el sustrato sobre el que se fabricaran todos los componentes integrados. Una de las caras de la oblea se lapida y pule para eliminar las imperfecciones superficiales antes de proseguir con el siguiente paso. Crecimiento Epitaxial En la fabricacin de CI se emplea el proceso epitaxial para crecer una capa de silicio como ampliacin de la existente en la oblea del mismo material. Este crecimiento se lleva a cabo en un horno especial llamado reactor donde se introducen las obleas de silicio calentndolas hasta 900 a 1.000C. En la tecnologa corriente, como origen del silicio a recrecer se emplea la reduccin de los gases. Si H4 Si Cl4. El primero de estos tiene la ventaja de necesitar menos temperatura y tener un crecimiento ms rpido que con el segundo. La reaccin qumica para la reduccin del SiCl4 es: SiCl4 + 2H2 1200C Si + 4HCl (1) y para el SiH4 es: SiH4 H2 atmsfera 1000C Si + 2H2 (2) Una capa epitaxial de tipo n normalmente de 5 a 25 m (1m = 10-6 metros) de espesor se crece sobre un sustrato de resistividad aproximada de 10 cm, lo que corresponde a NA=1,4 x 10 a la 15 tomos / cm3. El proceso epitaxial descrito indica que se puede escoger la resistividad de la capa epitaxial de tipo n independientemente de la del sustrato. Para la capa tipo n se toman valores de 0,1 a 0,5 cm. Puesto que es necesario producir capas epitaxiales con una concentracin dada de impurezas, hay que introducir impurezas tales como PH3 para el dopado tipo n, B2H6 para el tipo p en los vapores de SiCl4 hidrgeno. Existe un aparato para el control preciso y fcil de impurezas que consiste en un tubo largo de cuarzo envuelto por una bobina de induccin a radiofrecuencia. Las obleas se colocan en un soporte de grafito y ste se introduce en el reactor calentando el grafito hasta unos 1200C. Un puesto de control introduce y elimina los gases requeridos para acrecentar debidamente las capas epitaxiales. Con esto se puede formar una unin abrupta pn semejante a la de la figura 6.

Oxidacin Para el xito de la tecnologa del silicio se requiere habilidad para depositar una capa de oxido sobre la superficie del silicio. Las caractersticas sobresalientes del SiO2 (dixido de silicio) como pasivador son: 1. - Puede eliminarse con cido fluorhdrico HF al que la capa de silicio es resistente. 2.- Las impurezas empleadas para el dopado del silicio no penetran en el dixido SiO2. As cuando se emplean tcnicas de enmascaramiento se puede lograr un dopado selectivo de zonas especificas del chip. La oxidacin trmica del silicio se lleva a cabo en presencia de vapor de agua. La reaccin qumica es: Si + 2H2O Sio2 +2H2 El espesor de las capas de oxido esta generalmente comprendida entre 0,02 y 2 m, y el valor que se elija depende de la barrera para evitar la penetracin del dopante. En el espesor de la capa de SiO2 influyen varios factores tales como la temperatura del proceso, la concentracin de impurezas y el tiempo de procesado. A menudo se emplea como pasivador se emplea el nitruro de silicio Si3N4, debido a sus propiedades para el enmascarado. Es frecuente emplearlo como separador entre dos capas de SiO2. El nitruro impide la penetracin dopante en la capa subyacente de SiO2 (esencial en los MOS). La capa exterior de dixido de silicio obtenida por deposicin qumica de vapor recubre completamente el chip al que sirve de proteccin contra roces y daos mecnicos. Fotolitografa La tcnica monoltica descripta requiere la eliminacin selectiva del SiO2 para formar aberturas por donde puedan difundirse las impurezas.

El proceso empleado para esta eliminacin es el foto corrosin representado en la figura 7. Durante el proceso fotolitogrfico se recubre la oblea con una pelcula uniforme de una emulsin fotosensible. Se dibuja una representacin amplia en blanco y negro de las zonas que han de quedar abiertas y cerradas, reducindose fotogrficamente. El negativo ya reducido a la dimensin adecuada se coloca a manera de mascara sobre la emulsin como se ve en la figura 7(a). Sometiendo la emulsin a los rayos ultravioleta a travs de la mascara se polimeriza la fotorresina bajo las zonas transparentes de la mascara. Se retira luego dicha mascara y se revela la oblea mediante un producto qumico como el tricloroetileno que disuelve las partes no expuestas o polimerizadas de la emulsin dejando la superficie como en la figura 7 (b). La emulsin que no se ha eliminado con el revelado se fija para que resulte resistente a los productos corrosivos que se emplearan a continuacin. El chip se sumerge en una solucin corrosiva de cido fluorhdrico que eliminara el oxido de las zonas a travs de las que deber difundirse el dopante. Las porciones de SiO2 protegidas por la pelcula no quedan afectadas por el cido en figura 7(c).

Una vez difundidas las impurezas, la mascara restante se elimina mediante un disolvente qumico como el H2SO4 caliente y por abrasin mecnica. En el proceso descrito se emplea una fotorresina negativa, aunque tambin se emplea la positiva en la que las partes del polmetro expuestas son eliminadas con lo que se retiene el material no expuesto. Los siguientes pasos del proceso son independientes del tipo de fotorresina empleada. La confeccin de la mascara fotogrfica es una cuestin complicada y costosa. Una vez determinada la disposicin del circuito se prepara un dibujo en escala de tamao grande en el que figure la localizacin de las aberturas en las que deber eliminarse el SiO2 para un determinado paso del proceso. La disposicin del chip se obtiene con la ayuda de un ordenador. El dibujo se hace a escala de alrededor de 500:1 quedando de un tamao mas fcilmente manejable para el dibujante. Esta tcnica permite controlar 1 m en el proceso de produccin, con una resolucin entre lneas adyacentes de 2 m. El dibujo del circuito se subdivide en varios niveles, denominados niveles de enmascarado, que se usan en la fabricacin del chip. Por ejemplo en un dispositivo MOS la disposicin de puertas esta en un nivel, las ventanas de contacto de fuente y drenaje en otro, etc. Por medio de procedimientos pticos manejados por ordenador se convierte el dibujo en informacin digital y se transfiere a una lamina fotosensible. Esta lamina, en la que el modelo queda reducido unas 100 veces, puede usarse directamente sobre el chip o en combinacin con una cmara para una segunda reduccin de tamao de 5 a 10 veces. Las imgenes bidimensionales en las varias laminas constituyen las mas caras empleadas para cada uno de los pasos siguientes en la fabricacin de los CI. Los menores detalles que se pueden obtener con el proceso fotolitogrfico descrito quedan limitados porla longitud de onda mucho ms corta que las radiaciones pticas y son capaces de definir zonas mucho ms pequeas. Actualmente para la preparacin de mascaras se emplea la litografa con haces de electrones. Una haz muy fino de electrones barre una mascara recubierta con una resina sensible a los electrones. De esta manera el diseo queda impreso en la mascara. Esta forma de preparar las mascaras posee ventajas que consisten en una mayor precisin, la supresin de dos etapas de reduccin fotogrfica y la reduccin de tiempo. En la produccin industrial, el mayor costo del equipo necesarios queda compensado por las ventajas que aporta. Difusin La introduccin de impurezas con concentraciones controladas se llevan a cabo en un horno de difusin a unos 1000C y durante 1 2 horas. Un horno de difusin aloja normalmente 20 obleas en un soporte de cuarzo dentro de un tubo tambin de cuarzo. La temperatura debe regularse cuidadosamente de forma que sea uniforme en toda la zona. Las fuentes de impurezas pueden ser gases, lquidos o slidos puestos en contacto con las superficies de silicio en el interior del horno. Como impurezas gaseosas generalmente se utilizan Hidruros de Boro, Arsnico, y Fsforo. Un gas inerte nitrgeno conduce los tomos de impurezas hasta la superficie de las obleas desde donde se difunde en el silicio. Para mayor simplicidad de los dibujos, en todas las secciones transversales que figuran en los esquemas de este capitulo, las zonas de difusin lateral figura 8(a) se ilustran como verticales cuando en realidad si se abre una ventana en la capa de SiO2 y por ella se introducen impurezas, se difundirn lateralmente la misma distancia que lo hacen verticalmente. Las impurezas avanzaran por debajo de la capa pasivadora de oxido y el perfil de las uniones debera trazarse mas real como la figura 8(b). En un transistor bipolar BJT se emplean dos difusiones de impurezas. Para un dispositivo npn la primera es la difusin de la base tipo p en el colector recrecido epitaxialmente de tipo n. Y la segunda es la regin emisor de tipo n en la base tipo p. La figura 9 representa el perfil de impurezas tpico de un transistor monoltico npn con

doble difusin. La concentracin NBC en colector epitaxial esta representada por la lnea de trazos de la figura 9. La concentracin N de Boro es alta 5x10 a la 18 atomos/cm3 en la superficie y va decreciendo dentro del silicio como puede verse en la figura. A la distancia x = xj en la que N se iguala a NBC la densidad neta de impurezas es nula. Para x < xj la concentracin neta de impurezas es positiva, y si x > xj ser negativa. Por tanto xj es la distancia desde la superficie a la que se forma la unin de colector. Para el transistor cuyo perfil de impurezas es el de la figura 9, xj= 2,7 m. La difusin de emisor Fsforo parte con una concentracin superficial mucho ms alta, prxima a la solubilidad slida de unos 10 a la 21 atomos/cm3 y penetra hasta 2m en donde se forma la unin de emisor. Puede verse que el espesor de la base de este transistor monoltico es de 0,7 m. Normalmente se trata la unin emisor.

Implantacin de Iones La implantacin de iones es un segundo procedimiento para introducir impurezas. Un haz de iones de Boro para el tipo p y Fsforo para el tipo n, se aceleran con energa entre los 30 y 200 K electrn V. La profundidad de penetracin se determina por la energa de aceleracin y por la concentracin de iones dopantes. Este procedimiento se emplea frecuentemente donde se requieran capas finas desilicio dopado como es en la regin de emisor de un BJT, el canal en un MOSFET y la regin de puerta de un JFET. En estas zonas finas la implantacin de iones permite controlar mejor la concentracin de dopado que el procedimiento de difusin. La capa de SiO2 pasivada forma una verdadera barrera frente a los iones implantados con lo que solo quedan dopadas las zonas definidas fotolitogrficamente. Tambin es ventajosa la implantacin de iones porque se realiza a baja temperatura. En consecuencia, lasregiones previamente difundidas o implantadas tienen menos tendencia a extenderse lateralmente. Otra particularidad del proceso de implantacin de iones es que el potencial de aceleracin y la concentracin de iones dopantes se regulan elctricamente desde fuera del aparato en que se produce la implantacin. Por el contrario, en el proceso de difusin debe controlarse la temperatura sobre toda la superficie dentro del horno. Todas estas ventajas han hecho que la implantacin de iones se convierta en el principal procedimiento en la fabricacin de circuitos integrados.

Mentalizacin La mentalizacin se emplea para formar las interconexiones entre los componentes de un chip. Estas conexiones se forman depositando una tenue capa de aluminio sobre toda la superficie del chip. La deposicin se consigue por evaporacin en alto vaco en el interior de un recipiente. Se calienta el aluminio hasta que se vaporice. Las molculas gaseosas formadas irradian uniformemente en todas direcciones y cubren completamente la superficie de la oblea. Las trayectorias de las conexiones se definen con una mascara eliminando por corrosin el aluminio sobrante. La deposicin en vaco requiere un vaco del orden de 10 a la-4 a 10 a la -6 TORR y se usa para vaporizar una amplia gama de materiales por ejemplo: plata, oro, cromo, aluminio, aleaciones de ferroniquel, "Cermets" (CrSiO) y dielctricos tales como monxido de silicio, anhdrido silcico y fluoruro de magnesio. En una configuracin tpica usada para deposicin en el vaco, la fuente calefactora evapora el material, que sube a travs de la mascara o plantilla y se deposita segn el molde prefijado sobre un sustrato aislante o activo. Se muestran en la figura 10 algunas configuraciones de canoas, canastas y filamentos usados como recipientes y calefactores de los materiales. Estos recipientes se consiguen comercialmente o pueden fabricarse fcilmente con hojas de metal refractario o alambre. En la mayora de los casos el calentamiento por can electrnico es superior al calentamiento por resistencia ya que provoca el calentamiento directo del material en el lugar de conduccin del calor desde un dispositivo calentado por resistencias. El can electrnico proporciona un mtodo de calentamiento limpio,concentrado y exacto. Adems se pueden cargar y evaporar mayores cantidades de material en una sola pasada. La deposicin en el vaco provee un mtodo conveniente para evaporar fcilmente una amplia gama de materiales.

Tcnica de Pelcula Delgada

Hay muchos procesos que sirven para construir circuitos de pelcula delgada. Depende de muchos factores entre los cuales estn el conocimiento disponible, los equipos y el presupuesto. Exceptuando el proceso de serigrafa, todos los dems son variantes de tcnicas fotogrficas y qumicas. La serigrafa consiste en la aplicacin directa del material del circuito sobre el sustrato, a travs de una mascara. Su uso esta normalmente limitado a circuitos de mucha superficie cuyas tolerancias no son estrictas. En los mtodos fotogrficos se depositan pelculas delgadas de material por medio de una serie de plantillas fotograbadas. El diagrama de flujo de la figura 2.10 muestra los pasos de produccin de circuitos de pelcula delgada. El diseo: del sustrato y la distribucin del resto de los componentes agregados al microcircuito. Las plantillas de precisin: para los resistores, conductores, electrodos y dielctricos. Estas plantillas se cortan generalmente de una lamina de material con base transparente o traslucida, cubierta con una pelcula que se quita sin daar la base. Esta tira de pelcula suele ser roja ya que la mayora de los materiales fotogrficos de alta resolucin son insensibles a la luz roja. Material de Base: puede ser vidrio plstico flexible del tipo de Acetato de Celulosa, Tereftalato de Polietileno Mylar. La exactitud de los elementos depende de este proceso. Corte de la Lamina de Mylar: se usa el Coordenadografo, un instrumento de desplazamiento muy preciso, con dos cabezales de corte que se mueven ortogonalmente con una exactitud de 3 . La plantilla se puede hacer de 25 a 100 veces mayor que el circuito final, dependiendo de la cmara de fotorreduccion disponible y del grado de exactitud requerido. 1) Se corta la forma del resistor junto con marcas de gua indicadoras, en posiciones prefijadas. Lo mismo se hace con las formas de los conductores sobre una segunda plancha de Mylar superpuesta a la de los resistores. La exactitud en las dimensiones lineales en la reduccin 1 : 1, puede mantenerse en el 1%.

Los negativos 1:1 se insertan en un brazo del punzonador de precisin y se punzonan los agujeros de gua indicadores. Estos se usaran luego para todos los requerimientos de registro. Cmaras Fotogrficas: Se disponen de tres tipos de cmara bsicos: soporte bajo, soporte superior y soporte vertical. Para evitar la distorsin, tanto el soporte de copiado como el de lentes y la caja de la cmara deben estar rgidamente montados en posicin perpendicular al eje ptico de las lentes. Aislar la cmara de las vibraciones para evitar el movimiento relativo de sus componentes. Mascaras: En base a los negativos fotogrficos se fabrica una mascara electroformada, por medio de aplicaciones fotorresistivas y revelado, seguido por un metalizado y grabado. En el punzonador de precisin se inserta una placa base de un espesor de 0,13 mm de cobre y Berilio, y se punzonan las perforaciones de registro. Se desengrasa la placa se limpia y recubre con material fotorresistente. Se ubica la placa en un bastidor fotorresistente. Se ubica la placa en un bastidor al vaco con el negativo arriba.

Resistencias
Las regiones de distinta difusin tienen diferente resistencia. El pozo n en general se utiliza para resistencias de valor medio, mientras que las difusiones n+ y p+ son tiles para resistencias de valor bajo. Cuando se disea un valor real de una resistencia se hace a travs del cambio de la longitud y el ancho de las regiones difundidas. Todas las resistencias difundidas estn autoaisladas por las uniones pn polarizadas a la inversa. Sin embargo una desventaja es que estn acompaadas por una sustancial capacitancia parsita de unin que los hace no muy tiles en el uso de frecuencias altas. Adems, es posible que exista una variacin en el valor real de la resistencia cuando se aumenta el voltaje debido a un efecto llamado JFET. Para obtener un valor ms exacto, se recomienda que se fabrique con una capa de polisilicio que se coloca encima del grueso campo de xido.

Capasitores
Existen 2 tipos de estructura de condensador en los procesos CMOS, condensadores MOS y de interpolietileno. La capacitancia de compuerta MOS es bsicamente la capacitancia de compuerta a fuente de un MOSFET, la cual depende del rea de dicha compuerta; este condensador exhibe una gran dependencia del voltaje, para eliminar este problema, se requiere un implante n+ adicional para formar la placa inferior de los condensadores. Estos dos condensadores MOS estn fsicamente en contacto con el sustrato, lo que produce una gran capacitancia parsita en la unin pn en la placa inferior. El condensador interpoli exhibe caractersticas casi ideales pero a expensas de la incluir una segunda capa de polisilicio en el proceso CMOS, donde los efectos parsitos se mantienen al mnimo. Para los 2 tipos de condensadores anteriormente (interpoli y MOS), los valores de capacitancia pueden controlarse hasta un margen de error de 1%. Esta propiedad es extremadamente til para disear circuitos CMOS anlogos de precisin.

Transistor pnp lateral

Cuando se utilizan este tipo de dispositivos electrnico, el pozo n sirve como regin de base n con difusiones p+ como emisor y colector. La separacin de entre las dos difusiones determina el ancho de la base. Como el perfil de dopaje no est perfeccionado para las uniones base-colector, y como el ancho de la base est limitado por la resolucin de fotolitogrfica mnima, el desempeo de este dispositivo no es muy bueno.

Resistores de base p y de base derecha

La difusin en la base p se puede utilizar para formar un resistor de base p directo. Como la regin de la base es, por lo general, de un nivel de dopaje relativamente bajo y con una profundidad de unin moderada, es adecuada para resistores de valor medio. Si se requiere un resistor de valor grande, se puede utilizar el de base estrecha; ya que exhiben malos coeficientes de tolerancia y temperatura pero una coincidencia relativamente buena.

Bibliografa
R. Boleystad y L. Nashelsky, Electrnica: Teora de Circuitos, Prentice-Hall. S. y. Smith, Circuitos Microelectrnicos (5 Edicin ed., pgs. 1050-1086). McGrawHill.
http://www.edutecne.utn.edu.ar/microelectronica/02-FABRICACION%20DE%20CIRCUITOS%20INTEGRADOS.pdf

INSTITUTO POLITCNICO NACIONAL

UNIDAD PROFESIONAL INTERDISCIPLINARIA DE BIOTECNOLOGA

MATERIA: ELECTRONICA II

ALUMNO: GUARNEROS LPEZ JUAN BENONI

TRABAJO: INVESTIGACION DEL PROCESO DE LA FABRICACION DE LOS CIRCUITOS INTEGRADOS

GRUPO: 5MM1

CARRERA: INGENIERA BIOMDICA