TRABAJO DE ARQUITECTURA

JOHANED QUINTO FRAGOZO KATHERINE PAOLA MUNIVE PEREZ DALGUIS THOMAS HEREDIA MIELES YEINER PLATA OSPINO

PABLO GUERRA DOCENTE

UNIVERSIDAD POPULAR DEL CESAR INGENIERAS DE SISTEMA GRUPO:02

VALLEDUPAR-CESAR 2010

1. Ingresen al sitio: http://tams-www.informatik.unihamburg.de/applets/hades/webdemos/toc.html 2. Trabajen con los applest de los bloques: a. Memories ROM demonstration (1024x8 bit) TTL-series 74189 SRAM demonstration TTL-series 74219 SRAM demonstration CMOS 6116 2Kx8 SRAM b. Ralu, minicpu RALU RALU mit Bus RALU mit Leitwerk RALU mit RAM MiniCPU MiniCPU mit Adressregister

MEMORIES ROM DEMO (1024X8 BIT).

Una demostracin de la simulacin de Hades componente de memoria de slo lectura. Componente que se muestra aqu, la clase es hades.models.rtl.ROM_1Kx8, tiene una capacidad de 1024 palabras de 8 bits, pero los modelos de simulacin similar con mayor capacidad (8Kx8, 64Kx8,) estn tambin disponibles. Para jugar con la ROM, seleccione una direccin de memoria a travs de la hexagonal, interruptores, y permitir que la memoria ROM de conduccin tanto en su NCS de entrada de seleccin de chip y el permitir la salida-NOE de bajos insumos. (Tras habilitar por separado las entradas no es estrictamente necesario para una ROM, pero pueden ahorrar ms componentes de seleccin de chip en las grandes configuraciones y asegura un control constante de la interfaz en todos los componentes de la

memoria).

De forma ms sencilla, la simulacin es de solo lectura, el botn nOutputEnable: habilita o deshabilita, es una entrada inversa si est en 0 habilita y en 1 deshabilita dependiendo del estado, nOE. El nChipSelect: habilita o deshabilita el integrado dependiendo del estado, nCS. A0 Hasta A9: son las direcciones de memoria. Y0 Hasta Y7: son las salidas, de Y0-3 son los nibles ms bajos o menos significativos y de Y4-7 son los nibles altos o ms significativos.

TTL-series 74189 SRAM demonstration

Este applet muestra el TTL de la serie 74189 16x4 el circuito de SRAM poco. La matriz de la memoria consta de 64 cierres organizada como 16 (2 ^ 4) palabras de 4 bits cada una, accesible a travs de entrada y de lneas de salida. Una entrada de 4 bits de direcciones selecciona una de las 16 palabras de la memoria. Utilice el editor de propiedades (men emergente-> editar) para abrir la interfaz de usuario con el editor de la memoria. Se muestra una tabla con los datos actuales contenidos de la memoria (hexadecimal codificado), con las direcciones de memoria a la izquierda y los datos almacenados en la direccin de la derecha. Adems, la palabra de la memoria la ltima lectura y escritura son resaltados en colores verde y cian (a menos que utilice una combinacin de colores personalizados). Para editar el contenido de la RAM, mueva el ratn a la celda de memoria en cuestin, haga clic en el

botn izquierdo y, a continuacin introducir el nuevo valor como un nmero hexadecimal a travs del teclado. La memoria RAM almacena 74.189 slo 4 bits por palabra de la memoria, de modo que un solo golpe de teclado ('0 '.. '9', 'a' .. 'f') es suficiente. La captura de pantalla siguiente se muestra el editor de Hades ejecutando la demo de RAM 74.189 con el editor de memoria abierta:

El comportamiento del circuito 74189 es controlado por dos lneas de control activobajo, a saber, la seleccin de chip y de lectura / escritura de entradas: * NCS = 1: las salidas de datos son tri-dijo y la seal de reloj para los cierres en la matriz de la memoria est deshabilitada. * NCS = 0, lectura / nWrite = 1: las salidas de datos estn habilitados y es arrastrada por el contenido de la palabra de la memoria ocupa en la actualidad. Cuando la entrada de la direccin se cambia, el contenido de la palabra de la memoria que acaba de seleccionar aparecer en las salidas de datos, retrasado por el tiempo de acceso de memoria. * NCS = 0, lectura / nWrite = 0: la seal del reloj de la memoria ocupa en la actualidad los cierres est habilitada, por lo que los valores en el bus de datos de entrada se copia en la palabra de la memoria seleccionada (cierres transparentes).

Adems, las salidas de datos estn habilitadas. Cambie la lectura y nWrite seal de nuevo a la alta (1) Estado de almacenar los datos. Para familiarizarse con el comportamiento de la SRAM, es un buen ejercicio para tratar de escribir algunas palabras de pocos datos en la memoria.

TTL-series 74219 SRAM demonstration

Este applet muestra el TTL de la serie 74219 16x4 circuito de SRAM poco. La matriz de la memoria consta de 64 cierres organizada como 16 (2 ^ 4) palabras de 4 bits cada una, accesible a travs de entrada y de lneas de salida. Una entrada de 4 bits de direcciones selecciona una de las 16 palabras de la memoria. La familia TTL de circuitos integrados tambin contiene otros dos chips de memoria RAM 16x4 bits que son muy similares a los 74.219, es decir, el 7489 y 74.189 circuitos. Por alguna razn oscura aplicacin, tanto en los circuitos de 7.489 y 74.189 integrada del uso de productos invertida - los valores en el bus de salida son la inversa de los datos previamente escritos en la memoria RAM.

El comportamiento del circuito 74219 es controlado por dos lneas de control activobajo, a saber, la ECN (chip enable) y ENO (escribir permite) entradas: * NCE = 1: las salidas de datos son tri-dijo y la seal de reloj para los cierres en la matriz de la memoria est deshabilitada. * NCE = 0, ENO = 1: las salidas de datos estn habilitados y es arrastrada por el contenido de la palabra de la memoria ocupa en la actualidad. Cuando la entrada de la direccin se cambia, el contenido de la palabra de la memoria que acaba de seleccionar aparecer en las salidas de datos, retrasado por el tiempo de acceso de memoria. * NCE = 0, ENO = 0: la seal del reloj de la memoria ocupa en la actualidad los cierres est habilitada, por lo que los valores en el bus de datos de entrada se copia en la palabra de la memoria seleccionada (cierres transparentes). Adems, las salidas de datos estn habilitadas. Cambie el ENO (escribir permite) la seal de vuelta a la alta (1) Estado de almacenar los datos.

CMOS 6116 2KX8 SRAM

Este applet muestra el circuito CMOS SRAM 6116. Consiste en una matriz de la memoria de 2048 (2K) palabras de 8 bits cada uno, dirigida por 11 entradas de la direccin (A10 .. A0) y se accede a travs de 8 pines de datos bidireccional (D7 .. D0). Debido al menor tamao del transistor y la disipacin de energa mucho ms bajo, las memorias CMOS se puede construir con una capacidad muy superior RAM bipolar (como el 74189 se muestra en el applet anterior). Naturalmente, technologoy CMOS actual permite la fabricacin de memorias mucho mayor que el 6116 con sus 2 KBytes (que fue popuplar de las microcomputadoras a principios de 8 bits).

La tabla que describe el CMOS SRAM 6116 es la siguiente: CS 1 0 0 OE X 0 1 W X 1 0 DATA IN Z Z VALID DATA OUT Z VALID Z MODE DESELECT READ/DESELECT WRITE

VALID

WRITE

Z: Alta impedancia para que no halla cruce de informacin. LECTURA La memoria ram consta de tres botones de control: El nChipSelect: Habilita o deshabilita el chip, nCS. El nWriteenable: Escribir, nWE. El nOutputenable: Leo, nOE. El nEnableDriver: Se habilita el bfer. Dependiendo de la actividad que se desee realizar, sea leer o escribir. De acuerdo con la tabla de verdad. A0 Hasta A10: Estas son las direcciones de memoria. 2A1Hasta 2A4 y 1A1 Hasta 1A4: Son las entradas de datos al bfer. 2Y1 Hasta 2Y4 y 1Y1 Hasta 1Y4: Son las salidas del bfer. D0 Hasta D7: Son 8 pines bidireccionales. Se necesitara un bfer tri-estado debido a que la entrada va a ser la misma salida.

Este circuito est controlado por tres lneas de control activo-bajo, a saber, la seleccin de chip, permiten escribir y la salida permite la entrada. Primeramente debemos presionar nWE para habilitar W que es escritura, para seguidamente escoger la direccin de memoria y posteriormente los datos.

ESCRITURA

El proceso de escritura no vara en gran parte, nicamente cambiamos en la seleccin del botn nOE, escogemos la direccin de memoria y para finalizar ingresamos los datos.

RALU, MiniCPU

El applet combina dos de datos de 4 bits registrarse antes de las dos entradas A y B, con lo conocido de los circuitos ALU anterior de 4 bits. Este circuito corresponde a la RALU (registro UTA). El circuito consta de cuatro entradas para la aritmtica de dosoperandos A y B (A0.. A3 y B0 B3..), las entradas de control para seleccionar la funcin de la ALU (S1, S0, CMPL, Cin) y las entradas de control los dos registros. Estas son las seales del reloj AC y BC, y el restablecimiento de los insumos Ar (en este caso a cero, pero constante) y el H., en contra de la disposicin en el applet anterior es el llevar a la salida de la derecha del tiempo ALU.

la siguiente tabla probamos el applet dndole valores a cada registro:

SUMA A+B

RESTA A-B

Como se puede observar, Bc carga el valor del nmero y Br resetea la ram.

RALU MIT BUS

El ncleo del circuito es de nuevo la ALU de 4 bits conocido con los registros de aguas arriba, lo que se conoce como un acumulador (ACCU) y RegB. Las entradas de datos de ambos registros no son angsteuert ya con los interruptores externos, sino que estn conectados directamente al bus de datos comn que une todas las paradas entre s. Alrededor de dos controlador de triple, los datos ya sea desde la unidad de entrada (hexagonal en la parte superior derecha) o suministrados por la salida de la ALU. Los dos pilotos de los tres estados son controlados por las seales de 'Gate' (Aluge e ING). Mientras los dos pilotos de los tres estados se encuentran inactivos, los datos permanecen en un nivel definido (valor lgico "Z", de color amarillo-naranja). Si los

dos pilotos de triple estn activos simultneamente, puede ocurrir en funcin de los valores de datos especficos a los circuitos cortos (valor de la lgica 'X', magenta).

Los pasos para probarlo son los siguientes: Se Activa El Bus Triestado y desactivamos la alu, cargamos el un nmero en este caso 5 y habilitamos el accu. Se carga un registro pulsando una vez y haciendo un cambio de flanco en vc y habilito el alu para la operacin. Deshabilito el bfer tri estado de la entrada y habilito el alu y por ltimo cargo el resultado de la operacin A-B en el registro de salida con el botn OUT.

RALU mitLeitwerk

El direccionamiento de la ROM a travs de cuatro interruptores (OP3, Op2, Op1, OP0) directamente a las entradas de la direccin A6, A5, A4, A3 estn conectados, y un contador binario de 3 bits que proporciona las direcciones A2, A1, A0. El contador es controlado por el interruptor C (reloj) y R (reset) y permite una secuencia de ocho pasos para ejecutar de forma automtica a la vez. Los valores de datos en el almacenamiento ROM son pre-programados para la funcin del circuito general de los valores de cambio (OP3, Op2, Op1, OP0) de la cuenta corriente de 0 a 7 de la cuenta contador binario en cada caso la siguiente operacin:

Realizando una prueba trabajemos de la siguiente forma: Seleccionamos la operacin que deseada teniendo en cuentaa la tabla, en este caso la add(suma), y se habilita la entrada cp3 y cp1, secarga el primer valor y damos 1 salto y carga en el registro b.

Se carga otro dato en el otro registro damos en IN para habilitar la entrada, se ingresa datos al acumulador LDA y ejecutamos la suma.

RALU mit RAM

El ncleo del circuito es de nuevo la ALU de 4 bits conocido con los registros de aguas arriba (Accu y RegB) que estn conectados con la unidad del archivo de entrada y el registro de la salida en el bus de datos comn. Las seales de control de todos los componentes a su vez (cada bit 256x8) de dos ROM son ledos. Debido a las seales de control adicional para el registro de la instruccin (reloj) y la memoria principal (la salida permite habilitar y escritura) es poco para controlar este circuito ya se requiere un total de 13 del ROM. El contador binario de 3 bits de nuevo se hace cargo de la asignacin de direcciones de los bits de direccin ms tres, para que cada instruccin de mquina como en el ejemplo anterior se divide en ocho barras individuales. Por el contrario, las direcciones ms alto es el ROM en este circuito controlado directamente por el registro de instruccin (IR, registro de instruccin, a la izquierda centro). Otra novedad es la memoria principal, aqu se dio cuenta de que una memoria RAM de tipo TTL 74 219 con una capacidad de slo 16 palabras un poco 4 (inferior derecha). El direccionamiento de la memoria RAM es de cuatro interruptores (A3, A2, A1, A0). Para observar el acceso a la memoria y cambiar los datos almacenados en la memoria RAM (y al igual que la ROM!) Contactar con el editor de la memoria correspondiente en el men emergente (popup-edicin) para abrir.

La tabla de funciones es la siguiente:

Para el control de la simulacin o haga clic directamente sobre los diversos modificadores, o escriba la secuencias de teclas siguientes: Clave comentario de entrada '1' '2' '3' '4' 'c' 'r' A0 A1 A2 A3 C R RAM Direccin bit 0 RAM Direccin bit 1 RAM Direccin bit 2 RAM Direccin bit 3 Reloj contador Cero el contador

Al utilizar el applet: Por favor, primero desencadenar un pulso de reajuste y establecer la direccin de memoria RAM 0000, para restablecer el circuito a un estado definido.