Академический Документы
Профессиональный Документы
Культура Документы
Apuntes y Transparencias
Manuel Toledo Qui nones
Catedr atico Asociado
Departamento de Ingeniera El ectrica y de Computadoras
Universidad de Puerto Rico
Mayag uez, Puerto Rico
11 de agosto de 2004
Indice general
1. Repaso 3
1.1. Ejemplo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
1.1.1. An alisis del Punto de Operaci on de la Primera Etapa . . . . . . . . . . . . . 4
1.1.2. An alisis del Punto de Operaci on de la Segunda Etapa . . . . . . . . . . . . . 6
1.1.3. Ganancia de Voltaje de la Segunda Etapa . . . . . . . . . . . . . . . . . . . . 6
1.1.4. Ganancia de Voltaje de la Primera Etapa . . . . . . . . . . . . . . . . . . . . . 7
1.1.5. Ganancia Total . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
1.2. Problemas de Pr actica . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
2. Respuesta de Frecuencia 9
2.1. An alisis de la Conguraci on Emisor/Fuente Com un . . . . . . . . . . . . . . . . . . 9
2.1.1. Frecuencias Bajas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
2.2. An alisis de Frecuencias Altas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
2.2.1. Teorema de Miller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
2.3. Conguraci on Base Com un a Frecuencias Altas . . . . . . . . . . . . . . . . . . . . . 16
2.4. Colector Com un a Frecuencias Altas . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
2.5. Frecuencia de Ganancia Unitaria . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
2.6. Problemas de Practica . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
3. Filtros Activos 20
3.1. Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
3.2. Butterworth Filters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
3.2.1. Polynomial Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
3.3. Filter Implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
3.3.1. First Order Stage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
3.3.2. Sallen-Key Filters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
3.3.3. Low-pass Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
3.3.4. High-pass Filters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
3.3.5. Finding the Filters Order and Corner Frequency . . . . . . . . . . . . . . . 25
3.3.6. Practice Problems . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
4. Amplicadores Retro-alimentados 27
4.1. Conceptos B asicos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
4.1.1. Efecto de la retro-alimentaci on en la sensitividad del amplicador . . . . . 28
4.1.2. Efecto de la retro-alimentaci on en la respuesta a se nales de baja frecuencia . 29
4.1.3. Efecto de la retro-alimentaci on en la respuesta a se nales de alta frecuencia . 29
4.1.4. Efecto de la retro-alimentaci on en la distorsi on . . . . . . . . . . . . . . . . . 29
4.2. Topologas Empleadas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
4.2.1. Resumen de las Formulas de Retro-alimentaci on . . . . . . . . . . . . . . . . 31
4.2.2. Discrete Feedback Ampliers . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
1
INDICE GENERAL 2
4.3. Amplier Stability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
4.3.1. Nyquist Theorem . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
4.4. Practice Problems . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
5. Osciladores Senosoidales 40
5.1. Barkhousen Criterion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
5.2. Wein-Bridge Oscillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
5.3. LC Oscillators: Colpitts Oscillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
5.4. Practice Problems . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
5.4.1. Extra Practice Problems . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
6. Amplicadores Operacionales 50
6.1. Introducci on . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
6.2. Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
6.3. Basic Opamp Circuits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
6.4. Limitations and Second Order Effects on Real Opamps . . . . . . . . . . . . . . . . 57
6.4.1. Gain, Input and Output Resistance . . . . . . . . . . . . . . . . . . . . . . . . 57
6.4.2. Input Bias and Offset Current . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
6.4.3. Input Offset Voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
6.4.4. Offset Nulling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
6.5. Practice Problems . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
7. Circuitos usados en Amplicadores Operacionales 64
7.1. Differential Ampliers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
7.2. Current Sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
7.2.1. Basic Conguration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
7.2.2. Current Source with Base-current Compensation . . . . . . . . . . . . . . . 68
7.2.3. Wilson Current Source . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
7.2.4. Source with Emitter Resistors . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
7.2.5. Widlar Source . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
7.2.6. Output Resistance of Current Sources . . . . . . . . . . . . . . . . . . . . . . 70
7.3. Active Loads . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
7.4. Small Signal Analysis of the uA741 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
7.4.1. Device Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
7.4.2. First Stage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
7.4.3. Second Stage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
7.4.4. Voltage Gain of Stages One and Two . . . . . . . . . . . . . . . . . . . . . . . 78
7.4.5. Output Stage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
7.5. Practice Problems . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
8. Amplicadores de Potencia 81
8.1. Introducci on . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
8.2. Amplicadores Clase A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
8.2.1. Punto de Operaci on . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
8.2.2. Eciencia . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
8.2.3. Requisitos del Transistor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
8.3. Amplicadores Clase B y AB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
8.3.1. Polarizaci on y Distorsi on . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
8.3.2. Eciencia . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
8.3.3. Potencia disipada en los Transistores . . . . . . . . . . . . . . . . . . . . . . . 88
Cap tulo 1
Repaso
1.1. Ejemplo
El siguiente diagrama muestra un amplicador de dos etapas.
V
CC
=15V
V
out
R
L
1k
C
4
R
E
C
5
R
C
1k
R
B
100k
R
D
5k
C
2
R
S
R
G
R
TH
5k
C
1
C
3
v
S
JFET:
V
P
=-2 V
BJT:
=50
1
st
stage 2
nd
stage
TWO-STAGE AMPLIFIER
1k
K=10mA/V
2
G
S
D
La etapa de entrada utiliza un transistor de efecto de campo con junta (JFET). Su conjunto de
curvas caractersticas de salida luce como sigue:
3
CAP
ITULO 1. REPASO 4
V
P
ohmic saturation
cutoff
i
D
v
DS
v
GS
v
GS
=0
v
GS
=v
GS1
v
GS
=v
GS2
v
GS
=v
GS3
v
GS
=v
GS4
v
GS1
v
GS2
v
GS3
v
GS4
I
DSS
=KV
P
2
neg)
La segunda etapa utiliza un transistor bipolar (BJT).
Utilizamos an alisis incremental para representar los transistores por los siguientes modelos
lineales:
C
gd
C
gs
g
m
v
gs
r
o
D G
S S
C
g
m
v
gs
r
O
small-signal incremental model
r
g
m
v
B C
E
E E
B C
r
ITULO 1. REPASO 5
Adem as, la conexi on con los componentes externos impone la siguiente relaci on:
v
GS
= v
G
v
S
= R
S
i
D
o
i
D
=
v
GS
R
S
R
D
5k
C
2
R
S
R
G
DC equivalent circuit 1
st
stage
1k
G
S
D
15V
V
P
=-2 V
K=10mA/V
2
Para el circuito en nuestro ejemplo,
v
GS
1k
= 10
mA
V
2
(v
2
GS
+ 4v
GS
+ 4)
Esta ecuaci on cuadr atica puede resolverse para obtener dos soluciones,
v
GS
= 2,5V, 1,6V
Solo el segundo valor es consistente con la presunci on de que el transistor opera en la regi on
de saturaci on. El primer valor es una soluci on valida desde el punto de vista matem atico, pero
fsicamente es equivocada. Por lo tanto,
v
GS
= 1,6V
De esto, deducimos que
i
D
= 1,6mA
v
DS
= 15V 1,6mA (5k + 1k) = +5,4V
Debemos vericar que este valor de v
DS
cumple con el requisito v
DS
> v
GS
V
P
, y que por lo
tanto es consistente con nuestra presunci on de que el transistor opera en le regi on de saturaci on.
CAP
ITULO 1. REPASO 6
1.1.2. An alisis del Punto de Operaci on de la Segunda Etapa
R
E
R
C
1k
R
B
100k
2
nd
stage
15V
=50
Aplicando la ley de voltajes de Kirchoff en el lazo de la base obtenemos que
15V (100k)i
B
0,7V = 0
i
C
= 50
14,3V
100k
= 7,15mA
v
CE
= 15V 1k i
C
= 7,85V
Los siguientes diagramas muestran los resultados obtenidos junto a las lineas de carga de las
dos etapas. Los puntos de operaci on deben siempre estar en la linea de carga, pues esta ultima
representa el conjunto de todos los puntos de operaci on posibles. En un buen dise no, los puntos
de operaci on deben estar cerca del centro de la linea, como muestran nuestros resultados.
i
D
v
DS
i
C
v
CE
15V 15V
2.5mA 15mA
7.85V
7.15mA
Q-point
5.4V
1.6mA
Q-point
1.1.3. Ganancia de Voltaje de la Segunda Etapa
r
g
m
v
B
E
+ -
C
r
=
V
T
i
C
= 174,8
g
m
=
r
= 0,29S
CAP
ITULO 1. REPASO 7
v
.29v
B
E
+ -
174.8
C
v
OUT
v
b
+
-
v
out
= 0,29 v
500 = 145v
b
1.1.4. Ganancia de Voltaje de la Primera Etapa
v
gs
g
m1
v
gs
G
+ -
v
g
+
-
S
D
v
b
R
D
||R
in2
g
m1
= 2 K (v
GSQ
V
P
) = 8mA/V
R
in2
= 100k [[ r
175
v
b
v
g
= 8mA/V 5k [[ 175 = 1,35
Normalmente debemos incluir la carga la primera etapa impone sobre la fuente de se nal,
v
s
5k
R
G
v
g
pero en este caso somos libre de escoger el valor de R
G
. Si escogemos
R
G
= 1M R
TH
= 5k
entonces podemos despreciar la reducci on en ganancia que produce esta carga. Si la resistencia
de entrada de la primera etapa fuese comparable a la resistencia de Thevenin de la fuente de
entrada, entonces tendramos que a nadir un divisor de voltaje en nuestro calculo de la ganancia
total.
CAP
ITULO 1. REPASO 8
1.1.5. Ganancia Total
v
out
v
s
=
v
out
v
b
v
b
v
g
v
g
v
s
= 145 1,35 1 = 195
1.2. Problemas de Pr actica
Capitulo 4: problemas 83, 89 y 96.
Capitulo 5: problemas 57 y 75.
Capitulo 6: problema 121.
Respuesta: (a) I
C1
= 1,02mA, I
C2
= 0,99mA , I
C3
= 0,97mA. (b) R
in
= 2,37k, R
out
= 120 (c)
v
o
/v
i
2,81 10
4
V/V
Cap tulo 2
Respuesta de Frecuencia
La ganancia de un amplicador es funci on de la frecuencia de operaci on. Se consideran tres
grupos, o bandas de frecuencia:
frecuencias bajas: la ganancia es reducida por los acumuladores de acoplamiento y de by-
pass.
frecuencias altas: efectos de acumulaci on de carga en las juntas de los transistores, normal-
mente representados como acumuladores par asitos, reducen la ganancia a frecuencias altas.
frecuencias intermedias: en esta banda los acumuladores de acoplamiento y de bypass son
corto-circuitos, y los parasticos son tan peque nos que se pueden considerar circuitos abier-
tos. En esta banda la ganancia de voltaje es la que hemos estimado hasta ahora.
Dividimos el an alisis en tres partes que corresponden a cada banda.
2.1. An alisis de la Conguraci on Emisor/Fuente Com un
2.1.1. Frecuencias Bajas
El an alisis completo consistira en representar los acumuladores de acoplamiento y bypass
por sus impedancias, y proceder a analizar el circuito.
R
G1
R
S
R
D
R
L
C
S
C
C2
C
C1 R
S
v
S
V
DD
1/sC
C1
1/sC
S
1/sC
C2
R
G2
v
out
+
-
9
CAP
s
s +
1
C
C1
(R
S
+R
G
)
A
3
=
R
L
R
L
+R
D
s
s +
1
C
L
(R
L
+R
D
)
Podemos observar que los polos est an localizados en frecuencias iguales al rec proco de
unos tiempos caracter sticos. Cada tiempo esta dado por el producto de la capacitancia y la
resistencia equivalente conectada a el acumulador.
Para investigar el efecto del acumulador de bypass, debemos determinar la ganancia A
2
;
R
S
R
D
V
DD
C
S
1/sC
S
v
g
v
d
R
S
C
S
1/sC
S
v
d
v
g
v
gs
+ -
g
m
v
gs R
D
v
d
= g
m
v
gs
R
D
v
gs
= v
g
v
s
= v
g
g
m
v
gs
Z
s
CAP
L
=
n
i=1
p
i
j=1
z
j
donde
pn
representa la frecuencia del iesimo polo y
z
j
la del jesimo cero.
CAP
g
m
v
r
O
small-signal incremental model
E E
B C
r
H
=
n
i=1
1
p
i
donde
pn
representa la frecuencia del iesimo polo.
Usualmente los ceros de alta frecuencia se encuentran a frecuencias muy altas y pueden igno-
rarse.
Aunque el unico modo de cambiar las capacitancia de los acumuladores parasticos es rem-
plazando los transistores, veremos que la respuesta de un amplicador vara mucho con las
conguraciones que se escogen.
Considere el siguiente circuito:
R
1
R
2
R
E
R
C
R
L C
E
C
C2
C
C1 R
TH
v
S
V
CC
A frecuencias altas, el circuito equivalente es
R
B
R
LL
=R
C
||R
L
R
TH
v
S
C
g
m
v
E
B
r
v
C
R
B
=R
1
||R
2
La resistencia equivalente para C
es
R
= r
[[ R
B
[[ R
TH
La que corresponde a C
v
test
i
test R
B
||R
TH
||r
g
m
v
Debe vericar que comprende el proceso que nos lleva este circuito equivalente.
Observe que
v
= i
test
(R
B
[[ R
TH
[[ r
)
Aplicando la ley de voltajes de Kirchoff al lazo exterior obtenemos que
v
test
= v
+ (i
test
+g
m
v
)R
LL
= i
test
(R
B
[[ R
TH
[[ r
)
+(1 +g
m
(R
B
[[ R
TH
[[ r
))i
test
R
LL
Por los tanto
R
=
v
test
i
test
= R
B
[[ R
TH
[[ r
+R
LL
+g
m
(R
B
[[ R
TH
[[ r
)R
LL
Las frecuencias de los polos son pues
=
1
CR
y
=
1
CR
.
Veamos ahora un m etodo alterno m as simple que utiliza un teorema de an alisis de redes
el ectricas y que muchas veces puede aplicarse a la conguraci on de colector com un.
2.2.1. Teorema de Miller
Considere la siguiente situaci on
A
m
Y=sC
v
in
v
out
i
IN
i
OUT
donde asumimos que la ganancia A
m
es independiente
1
de la admitancia Y . Entonces v
OUT
=
A
m
v
IN
, v
IN
= v
OUT
/A
m
y por lo tanto .
1
El teorema de Miller es exacto si esta condici on aplica. En el an alisis de amplicadores esto es cierto solo aprox-
imadamente. Los resultados que obtenemos de su uso son, pues, aproximados y no exactos.
CAP
+
-
g
m
v
R
C
||R
L
R
LL
v
OUT
Podemos observar que, al no tener un acumulador parastico conectando las secciones de
entrada y salida, el circuito no reejara el efecto de Miller.
Note que, dado que el potencial que controla la fuente dependiente esta directamente conec-
tado a la misma, podemos desde la izquierda por una resistencia. Obtenemos el siguiente dia-
grama:
v
S
R
TH
R
E
r
+
-
g
m
v
R
C
||R
L
R
LL
v
OUT
1/g
m
De esta gura podemos determinar las resistencias equivalentes para cada acumulador por in-
specci on. Las frecuencias de los polos correspondientes son:
H1
=
1
C
= R
TH
[[ R
E
[[ r
[[ 1/g
m
1/g
m
y
H2
=
1
C
R
LL
Conguraci on de Cascode
V
CC
v
OUT
R
TH
v
S
R
E
V
BIAS
I
Trate de determinar la frecuencia de los polos y la ganancia de frecuencia intermedia.
CAP
g
m
v
R
L
v
OUT
+
-
v
+
-
2.5. Frecuencia de Ganancia Unitaria
Debido a la dicultad que representa la medici on directa de la capacitancia de C
, la mayor
parte de los fabricantes no incluyen su valor en la especican del transistor. En su lugar es otro
par ametro, llamado la frecuencia de ganancia unitaria f
y C
g
m
v
r
v
i
c
i
b
i
c
i
b
Z
b
Note que la ausencia de componentes externos hace que la respuesta de frecuencia de h
fe
este determinada solamente por las caractersticas internas del transistor. Aplicando la ley de
corriente de Kirchoff al nodo del colector obtenemos que
i
c
= g
m
v
sC
donde
v
= i
b
Z
b
Z
b
= r
[[
1
sC
[[
1
sC
=
1
1
r
+sC
+sC
=
r
1 +sr
(C
+C
)
CAP
sr
1 +sr
(C
+C
h
fe
0
1 +sr
(C
+C
)
A frecuencias intermedias h
fe
h
fe
0
= g
m
r
h
fe
=
1
r
(C
+C
)
Como dijimos antes, f
2
h
fe
=
h
fe
_
h
2
fe
0
1 h
fe
0
h
fe
=
h
fe
0
r
(C
+C
)
La hoja de especicaciones del transistor usualmente especica f
y C
como
C
=
h
fe
0
2f
. Esta es
otra raz on por la cual es mas conveniente para el fabricante especicar f
y C
.
2.6. Problemas de Practica
Problemas 8, 10, 14, 21, 23, 29, 31, 41, 43, 44, 46, 51, 52, 58, 67, 68, 72 y 86 del capitulo 7.
Cap tulo 3
Filtros Activos
3.1. Introduction
An electronic lter is a device that transforms an input signal in some specied way to pro-
duce the output signal. The lters discussed in this chapter are specied in the frequency do-
main, and attenuate a range of frequencies.
Filters are classied according to the way groups of frequencies are transmitted, as low-pass,
high-pass, pass-band, and band-stop. The frequency response of ideal lters are depicted in gure
3.1.
The transfer function of a real lter will only approximate these response. For the linear lters
that we will discuss, lters can be approximated by
A
v
(s) = A
v
0
1
P
n
(s)
where P
n
(s) is a polynomial in s with left half-plane zeros. Filter design techniques will generally
rely on representing higher order P
n
(s) as the product of rst and second order terms, which nd
simple implementation.
3.2. Butterworth Filters
3.2.1. Polynomial Generation
Butterworth polynomials can be used to approximate the lters transfer function. The poly-
nomials B
n
(s) are easier to dene by considering the square of the transfer function, i.e. the
product
A
v
(s)A
v
(s) =
A
2
v0
B
n
(s)B
n
(s)
=
A
2
v0
1 + (1)
n
s
2n
where n is the lters order.
Notice that since
[A
v
(s)[
2
= [A
v
(s)A
v
(s)[ =
[A
2
v0
[
[B
n
(s)[
2
= [
A
2
v0
1 + (1)
n
s
2n
[
Setting s = j
0
, where
0
is the lters corner frequency,
[B
n
(s)[ =
1 + (1)
n
(j)
2n
_
0
_
2n
=
1 +
_
0
_
2n
For >>
0
, [B
n
()[ (
0
)
n
. Thus the lter rolls off at approximately n20 decibels per decade.
20
CAP
<
m(180
) + 90
n
< 90
+
R
1
R
2
v
0
v
S
R
C
Figura 3.4: First order lter.
+
z
1
z
2
z
3
z
4
R
1
R
2
v
0
v
S
Figura 3.5: Quadratic lter.
and R
1,2
set the gain of the non-inverting amplier.
To obtain the transfer function of this lter, invoke the superposition principle at the non-
inverting input to obtain
v
+
=
z
4
z
2
+z
4
_
z
3
(z
2
+z
4
)
z
1
(z
2
+z
3
+z
4
) +z
3
(z
2
+z
4
)
v
S
+
z
1
(z
2
+z
4
)
z
3
(z
1
+z
2
+z
4
) +z
1
(z
2
+z
4
)
v
O
_
Setting v
+
= V
O
/A
v0
and rearranging gives
v
O
A
V 0
=
z
3
z
4
z
1
(z
2
+z
3
+z
4
) +z
3
(z
2
+z
4
)
v
S
+
z
1
z
4
z
3
(z
1
+z
2
+z
4
) +z
1
(z
2
+z
4
)
v
O
or
_
1
z
1
z
4
z
3
(z
1
+z
2
+z
4
) +z
1
(z
2
+z
4
)
_
v
O
=
z
3
z
4
z
1
(z
2
+z
3
+z
4
) +z
3
(z
2
+z
4
)
v
S
which, after rearranging yields
v
O
v
S
=
z
3
z
4
z
3
(z
1
+z
2
+z
4
) +z
1
z
2
+z
1
z
4
(1 A
v0
)
A
v0
where A
v0
= 1 +R
2
/R
1
.
To obtain a Sallen-Key lter, let z
1
= z
2
= R and z
3
= z
4
=
1
sC
. Then
v
O
v
S
=
1
s
2
C
2
1
sC
(2R +
1
sC
) +R
2
+
R
sC
(1 A
v0
)
A
v0
which can be rearranged to obtain
v
O
v
S
=
A
v0
s
2
(RC)
2
+ (3 A
v0
)(RC)s + 1
CAP
= j
,
v
O
v
S
=
A
v0
s
2
+ (3 A
v0
)s
+ 1
whose denominator is of the form
s
2
+ 2s + 1
Thus, the Sallen-Key lter can be used to implement the quadratic factors in a Butterworth
lter by just setting 3 A
v0
= 2. The lters corner frequency is given by 1/RC.
3.3.3. Low-pass Examples
1. Design a fourth-order Butterworth with a cut-off frequency of 1kHz.
2. Design a fth-order Butterworth with a cut-off frequency of 1kHz.
3.3.4. High-pass Filters
If, in a low-pass lter, s/
0
is replaced by
0
/s, a high-pass lter is obtained. In the above lter
design strategy, this is equivalent to interchanging the positions of capacitors C and resistors R.
Thus, an easy way to design a high-pass lter is to design a low-pass with similar specications,
and then exchanging the positions of R and C.
3.3.5. Finding the Filters Order and Corner Frequency
If the lters specs are given in terms of attenuation at two frequencies, the lter order must
be determined. Assume that the spec requires a gain a
1
at frequency
1
and a
2
at frequency
2
.
We can write
[A
v
(
1
)[ = a
1
=
A
v0
_
1 +
_
0
_
A similar expression can be written at
2
.
To design the lter, we need to determine n and
0
. Assuming that the d.c gain is specied,
then this can be done as follows. Rearrange the above equation to obtain
_
0
_
2n
=
_
A
v0
a
1
_
2
1
Taking the logarithm and rearranging,
2nlog
1
2nlog
0
= log
_
_
A
v0
a
1
_
2
1
_
A similar equation can be written at
2
,
2nlog
2
2nlog
0
= log
_
_
A
v0
a
2
_
2
1
_
Subtracting these two expressions and solving for n we obtain that
n =
log
_
_
_
_
A
v0
a
1
_
2
1
_
A
v0
a
2
_
2
1
_
_
_
2nlog
_
2
_
CAP
LOAD
w
S
w
i
w
F
w
O
A
NF
muestra un sistema general que emplea retro-alimentaci on. En el mismo el smbolo w puede
representar una se nal de voltaje o de corriente.
Deniciones y observaciones:
La se nal de salida es w
O
.
La red de retro-alimentaci on, representada por en el diagrama, normalmente se imple-
menta con un circuito resistivo de dos compuertas - o sea un divisor de voltaje o de corri-
ente en alguna de sus formas.
La ecuaci on fundamental de cualquier sistema con retro-alimentaci on es
w
O
= A
NF
w
i
= A
NF
(w
S
w
O
)
w
O
=
A
NF
1 +A
NF
w
S
= A
F
w
S
=
A
NF
D
(4.1)
A
NF
es la ganancia del sistema cuando la retro-alimentaci on es removida, pero en su cal-
culo se debe tomar en cuenta los efectos de carga de la red de retro-alimentaci on.
La ganancia del lazo, tambi en conocida como la raz on de retorno, se dene como el producto
L = A
NF
.
27
CAP
A
NF
(1 +A
NF
)
2
_
=
P
A
NF
dA
NF
dp
_
1
A
NF
1 +A
NF
_
=
P
A
NF
dA
NF
dp
1
1 +A
NF
= S
A
NF
P
1
1 +A
NF
Vemos que el uso de retro-alimentaci on reduce la sensitividad por el factor de mejoramiento.
CAP
s
s +
L
1+A
mid
Podemos ver que el polo de baja frecuencia se redujo por el factor de mejoramiento.
4.1.3. Efecto de la retro-alimentaci on en la respuesta a se nales de alta fre-
cuencia
Asumiendo que el amplicador sin retro-alimentaci on puede representarse por su ganancia
de frecuencia intermedia y un solo polo,
A
NF
= A
mid
H
s +
H
entonces
A
F
(s) =
A
mid
H
s+
H
1 +A
mid
H
s+
H
=
A
mid
H
s +
H
+A
mid
H
=
A
mid
H
s +
H
(1 +A
mid
)
=
A
mid
1 +A
mid
H
(1 +A
mid
)
s +
H
(1 +A
mid
)
As que el polo se mueve a el producto de su frecuencia y el factor de mejoramiento.
4.1.4. Efecto de la retro-alimentaci on en la distorsi on
Debido a los aspectos no-lineales de la respuesta del amplicador, las se nales de entrada y
salida tendr an formas diferentes. Si denotamos la distorsi on por w
D
, podemos representar al
amplicador por
CAP
LOAD
w
S
w
i
w
F
w
O A
NF
w
D
w
O
= w
D
+A
NF
w
i
= w
D
+A
NF
(w
S
w
O
)
=
w
D
1 +A
NF
+
A
NF
w
S
1 +A
NF
Podemos ver que el efecto de la distorsi on es reducido por el factor de mejoramiento.
4.2. Topolog as Empleadas
Amplicadores usan retro-alimentaci on en una de cuatro conguraciones. Cada una se iden-
tica por el tipo de se nal que se muestrea (voltaje o corriente) y el que se sustrae en la entrada.
La gura 4.1 muestra ejemplos de como se conecta la red de retro-alimentaci on para cada con-
guraci on o topologa.
CAP
v
1
v
2
[
i
1
=0
v
1
i
2
[
i
1
=0
i
1
i
2
[
v
1
=0
i
1
v
2
[
v
1
=0
A
f
A
V
1+A
V
G
M
1+G
M
A
I
1+A
I
R
M
1+R
M
R
if
R
i
(1 +A
V
) R
i
(1 +G
M
)
R
i
1+A
I
R
i
1+R
M
R
of
Ro
1+A
V
R
o
(1 +G
M
) R
o
(1 +A
I
)
Ro
1+R
M
Cuadro 4.1: Formulas para amplicadores retro-alimentados.
tipo voltaje-voltaje voltaje-corriente corriente-corriente corriente-voltaje
fuente de entrada Thevenin Thevenin Norton Norton
fuente dependiente Norton Thevenin Thevenin Norton
R
11
v
1
i
1
[
v
2
=0
v
1
i
1
[
i
2
=0
v
1
i
1
[
i
2
=0
v
1
i
1
[
v
2
=0
v
1
v
2
[
i
1
=0
v
1
i
2
[
i
1
=0
i
1
i
2
[
v
1
=0
i
1
v
2
[
v
1
=0
R
22
v
2
i
2
[
i
1
=0
v
2
i
2
[
i
1
=0
v
2
i
2
[
v
1
=0
v
2
i
2
[
v
1
=0
Cuadro 4.2: Formulas para simplicar la red de retro-alimentaci on.
4.2.1. Resumen de las Formulas de Retro-alimentaci on
4.2.2. Discrete Feedback Ampliers
The following four circuits are examples of feedback ampliers that use discrete components.
For each,
1. identify the type of feedback being used
2. draw a diagram of the feedback network
3. nd the 11, 12 and 22 two-port network parameters that correspond to the type of feedback
4. drawa diagramof the non-feedback amplier, including the loading effects of the feedback
network. Assume caps are shorts.
5. nd the non-feedback amplier gain that correspond to the type of feedback being used
(i.e. A
v
, A
i
, G
M
or R
M
)
6. nd the non-feedback amplier input and output resistance, R
i
and R
o
7. nd the feedback amplier gain, input and output resistance.
8. nd the feedback amplier voltage and current gains, A
v
=
vo
vs
and A
i
=
io
is
, respectively,
where v
s
= R
TH
i
s
.
Use r
100
10k
47k
33k
50F
10F
50F
50F
F
F
i
O
v
O
10k
150k
4.8k
4.7k
ANSWER:
1. Feedback is voltage-sampling, voltage-mixing.
2. The feedback network is:
100
4.7k
v
2
v
1
+
-
+
-
i
1
i
2
3. For voltage-sampling, voltage-mixing,
R
11
=
v
1
i
1
[
v
2
=0
= 4,7k [[ 100 = 98
R
22
=
v
2
i
2
[
i
1
=0
= 4,7k + 100 = 4,8k
=
v
1
v
2
[
i
1
=0
=
100
4,7k + 100
=
1
48
V/V
4. The non-feedback amplier is:
47k||150k
98
33k||47k||10k
v
O
=2.4k
=6.6k
36
v
S
10k
4.8k||4.8k
5. The voltage gain is
A
v
=
10k
10k +R
in
A
v1
A
v2
A
v2
= g
m2
R
c2
=
50
1100
2,4k = 109,1V/V
CAP
, if
[ A(
180
) [> 1
the amplier is unstable. Otherwise, it is stable.
Nyquist theorem allows us to answer questions about the stability of A
f
by analysing A.
Gain Margin
Dened as the number of decibels below zero of the loop gains magnitude at
180
.
Loop gain: L() A()
Phase Margin
m
Number of degrees above 180
at
1
, where
1
is dened as the frequency at which the
ampliers gain magnitude is 1, or 0 db.
Stability
The amplier is unstable if the gain/phase margins are negative. If the margins are zero, the
amplier is marginally stable.
We normally want
m
45
.
Easier Way
Observation: for us
= 0.
Express L() in decibels,
L
db
= 20 log L() = 20 log A = A
db
20 log
1
Thus examine stability by examining the difference between the two plots.
4.4. Practice Problems
From chapter 8: problems 1, 3, 7, 9, 11, 15, 19, 21, 23, 31, 35, 37, 39, 41, 43, 48, 50, 51, 53, 55, 61,
63, 65, 67 and 69.
Cap tulo 5
Osciladores Senosoidales
5.1. Barkhousen Criterion
AMPLIFIER
FEEDBACK
NETWORK
v
O
v
i
v
f
If the loop gain L = A()() is real and larger than one at a frequency
0
, the circuit will
produce a sinusoidal output voltage with frequency
0
.
v
f
v
i
= A(
0
)(
0
) = M(
0
)
(
0
) = +1
This means that the magnitude M(
0
) must be unity and the phase angle
(
0
) = 0
.
Strategy:
nd loop gain L = A()()
nd frequency
0
at which the loop gain is real; the imaginary part is zero
determine the amplier gain required to make the loop gain larger than 1
the criterion must be satised at a single, well dened
0
the amplier gain A will depend on the input impedance of the feedback network, unless
the ampliers output impedance is zero (i.e. op amps)
40
CAP
+
R
1
R
2
R C
R
C
v
O
z
2
z
1
(s) =
v
+
v
O
=
z
2
z
1
+z
2
z
1
=
1
sC
+R =
sCR + 1
sC
z
2
=
1
1
R
+sC
=
R
sCR + 1
(s) =
R
sCR+1
sCR+1
sC
+
R
sCR+1
=
sCR
sCR + (sCR + 1)
2
=
sCR
s
2
C
2
R
2
+ 3sCR + 1
=
jCR
2
C
2
R
2
+j3CR + 1
The loop gain is
L() = A = (1 +
R
2
R
1
)
jCR
2
C
2
R
2
+j3CR+ 1
For this to be real, denominator must be imaginary. Thus
2
0
C
2
R
2
= 1;
0
=
1
RC
To satisfy the magnitude requirement,
1
3
(1 +
R
2
R
1
) 1
Example: Design a Wein-bridge Oscilator for a frequency of 400kHz
CAP
+
-
g
m
v
. Then
Z
IN
=
1
sC
1
+
1
sL+
1
sC
2
=
1
sC
1
+
sC
2
1+s
2
LC
2
The amplier gain is
A(s) = g
m
RZ
IN
R +Z
IN
The feedback networks is
(s) =
1
sC
2
sL +
1
sC
2
=
1
s
2
LC
2
+ 1
which is a real quantity. The loop gain can then be expressed as
L(s) = A(s)(s)
= g
m
R(s)
Z
IN
R +Z
IN
= g
m
R(s)
1
1 +
R
Z
IN
Since is real,for L to be real Z
IN
must be real. This is satised for a frequency
0
=
C
1
+C
2
LC
1
C
2
=
1
LC
eq
At this frequency, Z
IN
= and (
0
) =
C
1
C
2
. Thus the magnitude of the loop gain is M(
0
) =
g
m
R
C
1
C
2
, which should be greater than 1 for sustained oscilations, and
g
m
R
C
1
C
2
Since we neglected r
0
C
2
CAP
+
v
out
R
1
R
2
R
out
R
R
C
C
2. The following circuit is used as the phase-shifting network for a two-stage FET oscilla-
tor. Find the circuits beta, (s) =
v
f
vo
. Determine the frequency of oscillation and the gain
required from the amplier. (30 points)
v
o
v
f
+
-
+
-
R
R
C
C
3. Design a 680kHz Wein-bridge oscillator. Use an ideal op-amp as your active element.
4. For the oscilator circuit shown below, the two transistors have g
m
= 1,6mA/V . Each part
below is 5 points.
a) Draw a diagram of the phase shift network.
b) Find (s) =
v
i
vo
from the diagram drawn in part (a).
c) Determine the loop gain, A(s)(s). HINT: THE GAINWILLDEPENDONTHE PHASE
SHIFT NETWORK.
d) Apply the Barkhausen Criterion to nd the frequency of oscillation.
e) Find the minimum value of R
D
that would satisfy the Barkhausen Criterion.
CAP
+
R
R C
C
R
1
R
2
v
O
6. For the Colpitts oscillator shown below, nd values for L
2
, C
3
and R
D
appropriate to pro-
duce sustained oscillations at 100kHz if C
1
= 10nF. Use g
m
= 1mA/V .
R
D
C
1
C
3
L
2
v
O
CAP
0
=
1
RC
At =
0
, =
1
3
; thus the amplier gain should be grater or equal than 3.
3. From your lecture notes,
0
=
1
RC
and 1 +
R
2
R
1
3. So for
0
= 2 680kHz, select R = 1k
and C = 0,234F. You can set the gain to 10 by selecting R
2
/R
1
= 9, or R
2
= 9k and
R
1
= 1k.
The resulting circuit is the following:
+
1k
234nF
234nF 1k
1k 9k
v
OUT
CAP
= R +sL +
1
sC
=
s
2
LC +sCR + 1
sC
so that the impedance connected to the drain is
Z
d
= R
D
[[ Z
= R
D
s
2
LC +sCR + 1
s
2
LC +sC(R +R
D
) + 1
A
v
= (g
m
R
D
) (g
m
Z
d
)
= g
2
m
R
2
D
s
2
LC +sCR + 1
s
2
LC +sC(R +R
D
) + 1
A
v
= g
2
m
R
2
D
sCR
s
2
LC +sC(R +R
D
) + 1
d) The frequency of oscillation is
0
=
1
LC
= 100, 000r/s
e) The minimum value of R
D
that would satisfy the Barkhausen Criterion should be
found from the gain at
0
. For minimum R
D
,
A
v
(
0
) = g
2
m
R
2
D
R
R +R
D
= 1
From this the second order equation
2,56R
2
D
R
D
10
6
= 0
is obtained. The solution is R
D
= 313.
5. The feedback network is identical to the one shown in problem 1. Thus
1 +
R
2
R
1
1
R
2
R
1
2
CAP
0
=
C
1
+C
3
L
2
C
1
C
3
Selecting C
1
= 10nF and C
3
= 1nF leads to
0
=
11nF
10
17
L
2
= 10
5
or
L
2
= 110H
To select R
D
, apply the magnitude criterion which requires that
g
m
R
D
2
0
L
2
C
3
1
R
D
2
0
L
2
C
3
g
m
For the component values chosen,
R
D
1100
A good selection would be R
D
= 3k.
Cap tulo 6
Amplicadores Operacionales
6.1. Introducci on
Los amplicadores operacionales (opamps) son uno de los modulos m as importantes en el
dise no de circuitos anal ogicos. Muchas veces usados en conjunto con redes de retro-alimentaci on
poco complejas, los opamps permiten el desarrollo de un sinfn de circuitos a un bajo costo y uti-
lizando pocos componentes. Una buena comprensi on del uso correcto del amplicador opera-
cional, asi como de sus limitaciones, es parte esencial del arsenal de herramientas de un buen
ingeniero de circuitos anal ogicos.
6.2. Introduction
The operational amplier (opamp for short) is perhaps the most important building block
for the design of analog circuits. Combined with simple negative feedback networks, opamps
allow engineers to build many circuits in a simple fashion, at low cost and using relatively few
discrete components. Good knowledge of the opamp characteristics and aplications is essencial
for a sucessful analog engineer.
Opamps are differential ampliers, and their output voltage is proportional to the difference of
the two input voltages. The opamps schematic symbol is shown below. The two input termi-
nals, called the inverting and non-inverting, are labeled with - and +, respectively. Most opamps
require two supplies that are most often connected to positive and negative voltages of equal
magnitute. The supply connections may or may not be shown in a schematic diagram.
+
V
CC
-V
EE
v
O
inverting
non-inverting
An ideal opamp has innite gain and input impedance, and its input terminals take no input
current. Negative feedback causes the voltage between inverting and non-inverting inputs to
vanish. It is said that they are virtually connected. When one of the two inputs is connected to
ground, the other one is said to be a virtual ground.
6.3. Basic Opamp Circuits
1. Inverting amplier
50
CAP
+
v
i
v
o
R
f
R
1
2. Summing amplier
A KCL at the inverting input yields
v
1
R
1
+
v
2
R
2
+... +
v
n
R
n
=
v
o
R
f
Thus
v
o
=
_
R
f
R
1
v
1
+
R
f
R
2
v
2
+... +
R
f
R
n
v
n
_
+
v
1
v
o
R
f
R
1
v
2
R
2
v
3
R
3
v
n
R
n
3. Non-inverting amplier
Since the two opamp terminals must be at the same voltage,
i
1
=
v
i
R
1
and
i
2
=
v
i
v
o
R
2
But no current ows into the inverting terminal, so i
1
= i
2
. Substituting into this equation
and solving for v
o
yields
v
o
=
_
1 +
R
2
R
1
_
v
i
Input impedance R
i
is innite. Output impedance is very low.
+
v
o
R
f
R
2
v
i
CAP
+
v
i
v
o
5. Difference amplier
This circuit provides an output voltage that is proportional to the difference of the two
inputs. Applying KCL at the inverting terminal yields
i
1
=
v
1
v
R
1
= i
2
=
v
v
o
R
2
Solving for v
o
and reordering terms gives
v
o
=
R
1
+R
2
R
1
v
R
2
R
1
v
1
Since v
= v
+
=
R
4
R
3
+R
4
v
2
,
v
o
=
R
1
+R
2
R
1
R
4
R
3
+R
4
v
2
R
2
R
1
v
1
By choosing R
1
= R
3
and R
2
= R
4
one gets that
v
o
=
R
2
R
1
(v
2
v
1
)
+
v
o
R
2
v
1
R
1
v
2
6. Current-to-voltage converter
Since the source current i
s
can not ow into the ampliers inverting input, it must ow
thorugh R
f
. Since the inverting input is virtual ground,
v
o
= i
s
R
f
Also, the virtual ground assumption implies that
R
i
= 0
for this circuit.
+
i
s
v
o
R
f
CAP
+
v
o
R
1
Z
L
v
in
i
L
i
in
8. Instrumentation amplier
This amplier is just two buffers followed by a differential amplier. So it is a differential
amplier but the two sources see an innite resistance load.
+
v
o
v
1
v
2
R
1
R
2
R
3
R
4
+
9. Integrator
Let v
in
be an arbitrary function of time. The current through the capacitor is i
in
=
v
in
R
1
. From
the capacitor law,
i
C
= C
dv
C
dt
or
v
o
= v
C
=
1
C
_
i
C
dt =
1
R
1
C
_
v
in
dt
+
v
o
R
1
v
in
i
in
C
10. Active low-pass lter
Here we assume that the input is sinusoidal. Thus we can use the concepts of impedance
and reactance and work in the frequency domain. Thus, the circuit is an inverting amplier,
but the feedback resistor as been replaced with Z
f
, the parallel combination of R
2
and C.
Therefore,
Z
f
=
1
sC
R
2
1
sC
+R
2
=
R
2
1 +sCR
2
From the expression for the inverting ampliers gain,
v
o
(s) =
Z
f
R
1
=
R
2
R
1
1
1 +sCR
2
v
i
(s)
CAP
+
v
o
R
1
v
in
i
in
C
R
2
11. Differentiator
Here the input current is determined by the capacitor law,
i
in
= C
dv
in
dt
Thus
v
o
= R
f
i
in
= R
f
C
dv
in
dt
+
v
o
R
f
v
in
C
12. Active high-pass lter
Like in the low-pass lter, we consider v
in
to be sinusoidal and apply impedance concepts.
The conguration is again like the inverting amplier, but the resistor R
1
as been replaced
with Z
1
, which is R
1
in series with C. Thus
Z
1
= R
1
+
1
sC
=
sR
1
C + 1
sC
and
v
o
=
R
f
Z
1
=
sCR
f
sR
1
C + 1
which is small for s small.
+
v
o
R
1
v
in
i
in
C
R
2
13. Precision half-wave rectier
In this circuit, the diode conducts when the opamp output is positive and larger than 0,7V ,
i.e. when the non-inverting inputs exceeds the inverting by
0,7
A
openloop
volts, where A
openloop
represents the opamp open-loop gain, taken to be innity for an ideal device. Thus as soon
as the input becomes negative, the diode conducts and the output becomes virtual ground.
If the input is positive, the diode is an open circuit and the output is directly connected to
the input.
CAP
+
v
o
v
in
14. logarithmic amplier
Here output and diodes voltage are equal in magnitude and of opposite signs. Since
i
D
I
S
exp
_
v
D
V
T
_
where V
T
is the thermal voltage, equal to 25mV at room temperature. It follows that
v
o
= v
D
= V
T
(log(v
in
/R
1
) logI
s
)
and is thus proportional to the logarithm off the input.
+
v
o
R
1
v
in
i
in
15. Antilogarithmic amplier
The current i
IN
is given by
i
D
I
S
exp
_
v
D
V
T
_
or
i
IN
I
S
exp
_
v
IN
V
T
_
Thus the output voltage is
v
O
= i
IN
R
f
I
S
R
f
exp
_
v
IN
V
T
_
+
v
o
R
1
v
in
i
in
16. Comparator
An opamp can be used as a comparator in a circuit like the one shown below. This is a
non-linear circuit in which the output saturates to about 90 % of the positive and negative
supply voltages. The polarity of the output voltage depends on the sign of the differential
input, v
i
v
REF
.
The sketch shows non-ideal characteristics tipically found in opamps. The offset voltage,
v
OFFSET
, is on the order of few millivolts and causes the transition from low to high to
CAP
+
v
O
v
i
v
REF
v
i
-v
REF
+V
SAT
-V
SAT
v
OFFSET
v
O
17. Zero-crossing detector
If the inverting input of a comparator is connected to ground, the devices output switches
from positive to negative saturation when the input goes from positive to negative, and
viceversa. Output v
O1
on the following sketch displays this vehavior.
+
v
i
v
O1
v
O2
v
O3
C
R R
L
v
i
v
O1
v
O2
v
O3
18. Timing-marker generator
If an RC network is connected to the output of a zero-crossing detector, capacitor charging
and discharging produce the waveform v
O2
shown in the above sketch. This signal is rec-
tied to produce the waveform labeled v
O3
. The circuit is called a timing-markers generator,
or TMG, for obvious reasons.
19. Phase meter
Combining two TMG and an adder, as shown in the following gure, one can build the so
called phase meter. The time difference T
1
is proportional to the phase difference between
the two sinusoidal inputs.
CAP
v
1
v
2
v
O
v
O
v
2
v
1
T
1
20. Square Wave Generator
This circuit is an oscillator that generates a square wave. It is also known as an astable
multivibrator. The opamp works as a comparator. Lets assume that the opamp output goes
high on power-on, thus making v
O
= +V
Z
. The capacitor charges with a time constant
= RC. When the capacitor voltage reaches v
O
=
R
3
R
2
+R
3
, the opamp output switches low,
and v
O
= V
Z
as shown in the graph.
+
C
R
R
1
R
2
R
3
V
Z
V
Z
v
O
v
O
v
O
v
O
v
O
6.4. Limitations and Second Order Effects on Real Opamps
6.4.1. Gain, Input and Output Resistance
Real operational ampliers have nite input resistance and gain, as well as non-zero out-
put resistance. We can represent the opamp by its two-port equivalent network, shown below.
Analysis of circuits consist on replacing the opamp by its two-port equivalent and performing
network analysis.
+
-
v
d
r
d
av
d
r
O
non-inverting
inverting
CAP
v
O
/ +v
O
R
2
Multiplying the whole expression by R
2
gives
R
2
R
1
v
i
+
R
2
R
1
v
O
=
_
R
2
r
d
+ + 1
_
v
O
After rearrangement,
A
v
=
v
O
v
i
=
R
2
R
1
1 + +
R
2
r
d
||R
1
A well designed inverting amplier will use R
2
>> r
O
to avoid excesive loading at the
output, and R
1
<< r
d
to avoid excesive loading at the input. Under these conditions,
A
v
=
v
O
v
i
=
R
2
R
1
a
1 +a +
R
2
R
1
Input Resistance
CAP
r
O
aR
2
r
O
v
i
where b
1
and b
2
are dened in the equation. To simplify this expression further, lets invoke the
good design rule previously established: to avoid output loading, select R
2
>> r
O
. Assuming
that the rule is followed,
v
d
1
a
v
O
1
a
r
O
R
2
v
i
Since for ampliers ussually v
i
< v
O
, the second term can be neglected and
v
d
v
O
/a
Applying KCL at node A and replacing v
d
for
v
O
a
yield
v
O
/a
r
d
=
v
i
v
O
/a
R
1
+
v
i
v
O
/a v
O
R
2
Multiplying the whole expression by aR
2
gives
R
2
r
d
v
O
=
R
2
R
1
av
i
R
2
R
1
v
O
+av
i
v
O
av
O
which, after rearrangement, becomes
A
v
=
v
O
v
i
=
_
1 +
R
2
R
1
_
a
1 +a +
R
2
r
d
||R
1
Input Resistance
Applying a test source at the input and applying KCL at node A gives
i
TEST
=
v
d
r
d
=
v
i
v
d
R
1
+
v
i
v
d
av
d
R
2
where r
O
as been neglected. Solving for v
d
gives
v
d
=
r
d
[[R
1
[[
R
2
a+1
R
1
[[R
2
v
i
CAP
+
R
1
R
2
R
X
I
p
I
n
i
R
1
i
R
2
E
O
CAP
R
x
R
1
I
p
)R
2
If, for example, we neglect the offset current and assume that I
p
= I
n
= 80nA, R
x
= 0,
R
1
= 22k and R
2
= 2,2M, the output error is 2,2 10
6
80 10
9
= ,176V , a quantity
unaceptable for many applications. We can see, however, that by reducing the size of R
2
the
error can be reduced. Also, if we select
R
x
= R
1
[[R
2
we can completely cancel out the error due to I
B
, and be left out with smaller error due to I
OS
.
For further reductions we can select an amplier with smaller values of I
B
and I
OS
, or trim the
error down manually.
6.4.3. Input Offset Voltage
If the two inputs of an opamp are connected together, ideally the output voltage should be
zero. An actual opamp, due to unavoidable fabrication errors, will yield a non-zero output even
if the inputs are tied together. To make the output zero, a suitable correcting voltage must be
applied at the input. This voltage is called the input offset voltage and is represented by V
OS
.
The polarity of V
OS
is not known in advance. A value of 1mV is typical, with something like
5mV being the maximum. This voltage is amplied with the same gain than the input signal,
and can thus lead to a large output error. If the ampliers gain is, for instance, 1000, the output
error can be up to 5V !
6.4.4. Offset Nulling
The reduction of errors due to both V
OS
and I
OS
can be achieved by applying an external dc
input voltage such that the output voltage is made zero when no input is present. The required
voltage can be obtained from the supplies using a voltage divider network. The correction must
be adjusted once the circuit is assembled by means of adjusting a potentiometer.
Setups that can be used for offset nulling are shown below for both inverting and nonin-
verting ampliers. Resistor values must be selected to make possible to correct for the largest
possible offset. It is a good practice to select R
B
< R
C
to avoid loading the potentiometers volt-
age divider. For the inverting amplier, R
A
should be much smaller that R
x
to avoid altering the
resistance levels. Likewise, R
A
<< R
1
to avoid altering the gain of the non-inverting amplier.
If this is not feasible, R
1
should be decreased to incorporate R
A
and still have the same gain.
CAP
+
R
1
R
2
R
x
R
A
R
B
R
C
+V
CC
-V
EE
v
O
v
i
+
R
1
R
2
R
x
v
i
v
O
R
C
+V
CC
-V
EE
R
B
R
A
inverting non-inverting
Offset Nulling Networks
6.5. Practice Problems
From chapter 2: problems 22 and 30. Also see old exams.
Cap tulo 7
Circuitos usados en Amplicadores
Operacionales
7.1. Differential Ampliers
Differential Stage
v
od
R
C
R
C
v
b2
v
b1
I R
TAIL
+ -
V
CC
-V
EE
v
b1
= v
CM
+
v
d
2
; v
b2
= v
CM
v
d
2
Superposicion: consider
differential mode
v
d
2
common mode v
CM
Differential mode
64
CAP
Common mode
v
od
R
C
R
C
I R
TAIL
+ -
V
CC
-V
EE
v
CM
v
od
R
C
R
C
I/2
2R
TAIL
+ -
V
CC
-V
EE
v
CM
v
CM
I/2 2R
TAIL
-V
EE
A
CM
=
v
c1
v
CM
=
R
C
r
+ ( + 1)2R
TAIL
g
m
R
C
r
+g
m
2R
TAIL
CMRR =[
A
d
A
CM
[=
1
2
(1 + 2g
m
R
TAIL
)
where A
d
=
v
c1
v
d
=
1
2
g
m
R
C
.
CAP
+ ( + 1)2R
TAIL
Input Offset Voltage
Due to fabrication errors, even if we connect the two transistor bases to ground, v
o
,= 0. The
input offset voltage is dened as
v
OS
=
v
o
A
d
Example: R
C1
= R
C
+
R
C
2
, R
C2
= R
C
R
C
2
v
C1
= V
CC
I
2
(R
C
+
R
C
2
)
v
C2
= V
CC
I
2
(R
C
R
C
2
)
v
o
= v
C1
v
C2
=
I
2
R
C
Using A
d
= g
m
R
C
=
I/2
V
T
R
C
v
OS
= V
T
R
C
R
C
Input Bias and Offset Currents
If perfectly symmetric
I
B
= I
B1
= I
B2
=
I/2
+ 1
Offset current: I
B1
,= I
B2
, I
OS
[ I
B1
I
B2
[
Example:
1
= +
2
,
2
=
2
I
B1
=
I/2
+
2
+ 1
I
B2
=
I/2
2
+ 1
Let
1
+ 1
2
1
+ 1
_
1
2
_
Then
I
OS
=
I
2( + 1)
= I
B
where I
C1
and I
C2
refer to the collector currents of Q
1
and Q
2
. After rearranging, we get that
I
o
=
+ 2
I
ref
We can scale the collector cuurents by an arbitrary factor by fabricating the transistor with
different areas. The ratio of the areas is also the scale factor. Thus,
I
o
=
A
Q2
A
Q1
+ 2
I
ref
where A
Q2
and A
Q1
stand for mirror and reference transistor areas, respectively.
In hand analysis it is usual to consider large, approximate the base-to-emitter voltage to
0,7V , and neglect the two base currents. Thus
I
o
A
m
A
ref
V
CC
+V
EE
0,7
R
7.2.2. Current Source with Base-current Compensation
By adding a third transistor to buffer the two base currents, reference transistors collector
and reference currents become related by
I
C1
= I
ref
2I
B
+ 1
replacing I
B
for
I
C1
, setting I
o
= I
C1
and rearranging yields
I
o
=
2
+
2
+ + 2
I
ref
7.2.3. Wilson Current Source
Q
3
s emitter transistor current is
I
E3
=
+ 1
I
o
= 2I
B
+I
C2
Setting I
B
=
I
C1
and I
C2
= I
C1
gives
+ 1
I
o
=
+ 2
I
C1
CAP
2
+ 2 + 2
I
ref
where
I
ref
V
CC
+V
EE
1,4V
R
7.2.4. Source with Emitter Resistors
Applying KVL on the bottom loop gives, after rearranging
I
o
V
BE
1
V
BE
2
+I
ref
R
1
R
2
which, assuming equal base-emitter voltages, gives
I
o
R
1
R
2
I
ref
with
I
ref
V
CC
+V
EE
0,7V
R
1
+R
7.2.5. Widlar Source
Applying KVL on the left branch gives
I
ref
=
V
CC
+V
EE
0,7V
R
In the bottom loop, KVL yields
V
BE
2
= V
BE
1
+ 1
I
o
R
M
The base-to-emitter voltages can be expressed in terms of the currents
V
BE
1
= V
T
ln(
I
C1
I
S
) = V
T
ln(I
C1
) V
T
ln(I
S
)
where I
S
is the reverse saturation current, a transistor parameter. Similarly
V
BE
2
= V
T
ln(
I
o
I
S
) = V
T
ln(I
o
) V
T
ln(I
S
)
Thus
V
T
ln(I
o
) = V
T
ln(I
C1
)
+ 1
I
o
R
M
which after setting
+1
1, yields
I
o
=
V
T
R
M
ln(
I
C1
I
o
)
which can be solved iteratively to obtain I
o
.
CAP
2
v
+
g
m
g
m
1
v
1
v
1
R
1
R
2
I
ref
R
1
R
2
I
ref
II
II
o
o
o
Mirror with emitter resistors small-signal equivalent circuit
Q1 Q2
Q1
Q2
Figura 7.2: Mirror with emitter resistors and equivalent circuit.
7.2.6. Output Resistance of Current Sources
Ideal current sources have innite output resistance. The above circuits will approximate
an ideal current source as long as the mirror transistor works in the active region. To estimate
their output resistances in a more or less general way
1
, we will consider the mirror with emitter
resistors, shown in gure 7.2.
The equivalent circuit is shown in the right side of the gure.
Since the voltage accross Q1s dependant current source is v
1
, the source is equivalent to a
resistor of value
1
gm
1
. Thus the Q1 side of the circuit can be replaced by its Thevenin resistance
R
TH
=
1
g
m
1
| r
1
+R
1
Replacing g
m
1
=
r
1
gives
R
TH
=
r
1
+ 1
+R
1
Our objective is to nd the output resistance, so we will apply a test voltage source to the
output node and replace the independent current source with an open circuit. The resulting
circuit is shown in gure 7.3.
Applying KVL to the right hand side loop gives
v
TEST
= (i
TEST
g
m
2
v
2
)r
o
+i
TEST
((r
2
+R
TH
) | R
2
) (7.1)
To nd v
2
in terms of i
TEST
, nd the voltage at node A and apply the voltage divider rule. This
yields
v
2
= i
TEST
((R
TH
+r
2
) | R
2
)
r
2
R
TH
+r
2
which after some algebra gives
v
2
= i
TEST
r
2
R
2
R
TH
+r
2
+R
2
1
Indeed, you can apply the results of this section to any circuit consisting of a transistor with resistors R
TH
and
R
2
at base and emitter, respectively.
CAP
2
v
g
m
R R
2
Q2
o
2
v
2
2
+
r
r
2
v
g
m
R
1
R
2
Q2
TH
+
I
TEST
v
TEST
A
Figura 7.3: Test circuit with Q1 replaced by R
TH
.
Substituting into equation 7.1 and simplifying yields
R
OUT
=
v
TEST
i
TEST
= r
o
_
1 +
R
2
R
TH
+r
2
+R
2
_
+R
P
r
o
_
1 +
R
2
R
TH
+r
2
+R
2
_
(7.2)
where
R
P
= (R
TH
+r
2
) | R
2
For the Midlar mirror, R
1
= 0 and R
TH
r
1
+1
r
2
+ R
2
. If r
2
is also much larger that R
2
,
then
R
OUT
r
o
(1 +g
m
2
R
2
)
CAP
+
-
B
E
r
O
g
m
v
+
-
B
E
r
O
g
m
v
E
C
C
C
v
Q
3
Q
3
Q
1
Q
2
5
r
O
E
r
O
g
m
v
E
C
C
v
1/g
m
Q
1
Q
2
Q
3
6
i
test
v
test
+
-
i
2
To nd an expression for R
out
, observe that v
1
= v
2
. If we neglect the effect of r
o
in Q
1
,
i
1
= i
2
=
1
2
i
test
v
3
=
1
2
i
test
r
3
v
test
= r
o3
_
i
test
+
1
2
g
m3
i
test
r
3
_
+
1
2
i
test
1
g
m
r
o3
_
1 +
2
_
i
test
R
out
=
v
test
i
test
1
2
r
o3
CAP
25mV
9,5A
= 2,63k
r
O4
V
Apnp
I
C4
=
50V
9,5A
= 5,26M
r
O6
V
Anpn
I
C6
=
125V
9,5A
= 13,16M
R
OQ4
5,26M
_
1 + 0,38
mA
V
2,63k
_
= 10,5M
R
OQ6
13,16M
_
1 + 0,38
mA
V
1k
_
= 18,16M
R
O1
10,5M [ [18,16M = 6,65M
Transconductance
G
M1
=
i
O1
v
d
Use i
O1
= i
C6
i
C4
= 2i
e1
and i
e1
= (
N
+ 1)
v
d
/2
2r
= v
d
1
4r
e1
. Thus
G
M1
=
1
2r
e1
=
1
2
g
m1
=
1
2
9,5A
25mV
= 0,19
mA
V
7.4.3. Second Stage
Q16
Q17
v
o2
b17
e16
c16
b16
e17
c17
R8
100
R8
100
R9
50k
R9
50k
r
r
16
R
o17
17
g
m
v
16
g
m
17
16
v
o2
v
o2
i
o1
i
o1
v
17
v
17
v
16
v
16
+ - + -
r
o
13B
Input Resistance
R
in2
= r
16
+ (
N
+ 1) (R9 [ [ (r
17
+ (
N
+ 1)R
8
))
Using I
C16
= 16,2A and I
C17
= 550A, we get r
16
= 200
25mV
16,2A
= 308,6k and r
17
=
200
25mV
550A
= 9,09k. Thus we get
R
in2
= 308,6k + 201 (50k [ [ (9,09k + 201 100)) = 4M
CAP
v
O2
v
b16
The output voltage at the collector of Q
17
depends on the collector resistance. Let this resis-
tance be R
c17
. Then
R
c17
= r
o17
(1 +g
m17
R
8
) [ [r
o13B
From I
C17
= I
C13B
= 550A, r
o17
=
V
Anpn
I
C17
=
125V
550A
= 227k and r
o13B
=
50V
550A
= 90,9k. Thus
R
c17
= 90,9k [ [227k
_
1 +
550A
25mV
100
_
= 80,8k
Using this value, we get
R
M2
= R
in2
R
e16
r
e16
+R
e16
g
m17
R
c17
1 +g
m17
R
8
= 4M
18,43k
18,43k +
25mV
16,2A
550A
25mV
80,8k
1 +
550A
25mV
100
= 4M 0,92 556 = 2044M
Notice that this can be expressed as a transconductance
G
M2
=
i
O2
v
i1
=
v
O2
R
c17
i
i1
R
i2
=
R
M2
R
i2
R
c17
=
2044M
4M 80,8k
= 6,3
mA
V
Compare this result with the textbooks of G
M2
= 6,5mA/V (see page 829).
Output Resistance
R
o2
= R
c17
= 80,8k
7.4.4. Voltage Gain of Stages One and Two
The voltage gain can be found from the following two-port representation
input stage intermediate stage
r
d
=4r
1
+
-
G
M1
v
d
v
d
R
O1
R
in2
R
M2
i
i2
i
i2
v
O2
+
-
R
O2
Using the current divider rule:
A
v
=
v
o2
v
d
= G
M1
R
o1
R
o1
+R
i2
R
M2
Using our previous results,
A
v
=
v
o2
v
d
= 0,19
mA
V
6,65M
6,65M + 4M
2044M = 2,42 10
5
CAP
18
v
18
g
m
18
v
18
g
m
19
v
19
+ -
R10
r
18
v
18
g
m
18
v
18
g
m
19
+ -
R10
1
+
v
i
TEST
TEST
Figura 7.5: Simplied circuits used to nd R
EQ
(see text).
7.4.5. Output Stage
The output stage, shown in gure 7.4, consists of a push-pull amplier. Transistors Q18 and
Q19 provide the diode drops necessary for class AB operation.
In analysis, we will replace the Q18/Q19 network by an equivalent resistor, R
EQ
, whose value
we shall now determine. Consider gure 7.5. A source transformation yields the circuit shown
on the right-hand-side sketch. Applying the voltage divider rule to the two resistors on the left
gives
v
b
18
= v
18
=
R
R +
1
gm
19
where
R R
10
| r
18
Applying KCL on the top node yields
i
TEST
= g
m
19
(V
TEST
v
18
) +g
m
18
v
18
= g
m
19
V
TEST
+ (g
m
18
g
m
19
)v
18
CAP
i
C
18
N
_
R
10
Thus,
R
10
V
T
ln
_
i
C
18
I
s
_
I
13A
i
C
18
i
C
18
N
which is one equation in one unknown, i
C
18
, and can be solved by sucesive approximations to
obtain i
C
18
= 168A. From this, we get that i
C
19
= 15A, and R
EQ
= 165.
Not done yet!
The analysis is not done yet. We still need to calculate the input resistance of the output stage.
This is the load of the second stage, and we can combine it with our previous results for the rst
and second stages to obtain the overall voltage gain of the amplier. We also need to gure out
the the ampliers output resistance, which is the output resistance of the third stage.
7.5. Practice Problems
From chapter 6: problems 1, 3, 7 (R
C
= 1,7k, +7,8V ), 12, 18, 26, 30, 36, 42, 43, 46, 48, 51, 69,
71, 74, 78, 116, 118 and 120.
From chapter 10: problems 3, 9, 11, 15, 21, 23, 26, 27 and 31.
Cap tulo 8
Amplicadores de Potencia
8.1. Introducci on
Un amplicador usualmente consiste de varias etapas. La etapa de entrada es responsable del
interfase con el sensor que provee la se nal de entrada. Las etapas intermedias se encargan de
amplicar la se nal hasta que la misma alcanza el nivel adecuado para la aplicaci on. Eventual-
mente, la se nal es amplicada lo suciente y se vuelve necesario incorporar un etapa especial
que provea un interfase adecuado con la carga. Esta ultima etapa usualmente se llama etapa de
salida o etapa de potencia. En este capitulo estudiamos conguraciones capaces de cumplir esta
funci on.
La etapa de potencia tiene dos funciones principales. Por un lado debe permitir que el am-
plicador tenga la capacidad de entregarle a la carga la potencia requerida por la aplicaci on.
Adem as, usualmente es deseable reducir la impedancia de salida del amplicador. Debido a
esto, la etapa de potencia usualmente esta basada en la conguraci on colector com un.
Los amplicadores de potencia que se utilizan en etapas de salida se clasican en diferentes
clases. Los amplicadores clase A, clase B, y clase AB son de uso general y se describen en las
siguientes dos secciones. El uso de sumideros de potencia y algunos detalles sobre transistores de
potencia tambi en se describen.
8.2. Amplicadores Clase A
Un amplicador clase A diere de la conguraci on colector com un que hemos visto antes en
que est a dise nado para manejar se nales de salida de alta potencia y magnitud. La gura 8.1
muestra un ejemplo de una etapa clase A que utiliza una fuente de corriente para jar el punto
de operaci on. Debido a esto, esta conguraci on es apropiada para implementarse en un circuito
integrado. Hay tres puntos importantes que debemos discutir sobre este tipo de amplicador:
como jar el punto de operaci on, cuan eciente puede ser y como escoger los transistores para
que puedan disipar la potencia necesaria.
8.2.1. Punto de Operaci on
Analicemos la etapa descrita en la gura 8.1. Hemos incluido una fuente ja de 0,7V para
polarizar la etapa de tal modo que v
L
= 0V cuando v
i
= 0. Como esencialmente tenemos un
colector com un,
v
L
v
i
81
CAP
20w 50 = 31,6V
Si escogemos
I
EE
= V
CC
/R
L
= 31,6V/50 = 632mA
entonces nuestra se nal de salida podr a alcanzar valores pico de aproximadamente 31V .
Este resultado tambi en es correcto si I
EE
> 632mA.
Si escogemos I
EE
= 500mA, entonces Q
1
alcanzar a corte cuando esta sea la corriente a
trav es de la carga. Esto ocurrir a cuando v
L
sea igual a I
EE
R
L
= 0,5A50 = 25V .
O sea que v
L
podr a alcanzar voltajes entre 25V y +31V .
2. Aun cuando los transistores se mantengan operando en la regi on activa, la se nal de salida
puede mostrar distorsi on signicativa debido a que la caracterstica de los aparatos no es
lineal del todo. Para prevenir esto podemos evitar que el voltaje de salida se acerque a las
fuentes de potencia utilizando potenciales m as altos.
Supongamos que en el ejemplo anterior se escogi o V
CC
= 45V en lugar de 31,6V . Determine
los valores que podr a alcanzar v
L
si I
EE
= 632mA como en el ejemplo anterior.
Respuesta: Si v
L
> 0, Q
1
entrar a en saturaci on cuando la salida v
L
se acerque a +V
CC
. La
fuente de corriente constante debe operar en la regi on activa para cualquier valor positivo
de v
L
.
Si v
L
se vuelve negativo, Q
1
permanecer a en la regi on activa mientras i
C
q1
> 0. De otro
modo entrar a en la regi on de corte. Cuando toda la corriente I
EE
= 632mA uye a trav es
de R
L
, la corriente del colector se vuelve cero y Q
1
entra en corte. Esto ocurre cuando
v
L
= 632mA 50 31,6V . No es posible obtener voltajes menores que 31,6V a
trav es de la carga.
8.2.2. Eciencia
Dado el hecho que un amplicador de potencia debe manejar cantidades relativamente grandes
de potencia, su eciencia es un aspecto importante. Para determinar la eciencia m axima de un
amplicador clase A, recordemos que la potencia que removemos de la fuente de potencia es el
CAP
max
=
P
L,max
P
DC
100 % = 25 %
Debemos notar que si la se nal de salida es inferior a la m axima, la eciencia ser a obviamente
inferior al 25 %. Adem as nuestro analisis a tomado en consideraci on unicamente la potencia
que disipa el transistor de salida de la fuente de corriente. Usualmente la fuente se implementa
con un espejo de corriente y por lo tanto la fuente disipar a m as potencia, as que la eciencia
ser a inferior a la estimada.
Ejemplos
1. Dise ne un amplicador clase A capaz de entregar un m aximo de 20 watts a una carga de
50. Asuma que la fuente de corriente constante I
EE
= V
CC
/R
L
, seg un lo descrito en los
p arrafos anteriores. Determine la eciencia del amplicador cuando la potencia de la se nal
de es 20 watts. Tome en cuenta la potencia que se disipa en secci on de referencia de la
fuente de corriente constante.
Respuesta: Para obtener una potencia de 20 watts a trav es de la carga R
L
= 50, necesita-
mos utilizar una fuente de potencia con un voltaje
V
CC
=
_
2 R
L
P
L,max
=
2000V
2
= 44,7V
La fuente de corriente es de I
EE
= V
CC
/R
L
= 44,7V/50 0,9A. Si implementamos esta
fuente con un espejo de corriente como el que muestra la siguiente gura,
-V
CC
+V
CC
Q
1
Q
2
Q
3
R
ref
v
L
R
L
v
in
1
Las siglas rms representan la raz cuadrada de el promedio de los cuadrados y provienen de el nombre ingles
de esta cantidadroot mean square.
CAP
2 50w 20 45V
as que la fuente de corriente constante debe tener
I
EE
= V
CC
/R
L
= 45V/20 = 2,24A
La corriente de colector promedio ser a igual a I
EE
. La corriente de colector instant anea
m axima ser a I
EE
m as el m aximo de corriente en la carga,
i
c,max
= I
EE
+V
CC
/R
L
= 2I
EE
= 4,48A
El voltaje de rompimiento debe ser igual o mayor al voltaje m aximo que podemos tener de
colector a emisor. El voltaje de colector es jo e igual a V
CC
. El emisor puede llegar a tener
un voltaje igual a V
CC
, as que el voltaje de rompimiento del transistor debe ser mayor
que 2V
CC
= 90V .
CAP
max
4
100 % 79 % (8.5)
lo cual compara muy favorablemente con la del clase A. Esto, combinado con el hecho de que
casi no se disipa potencia cuando la se nal es peque na, hacen del amplicador clase AB la con-
guraci on de potencia m as popular.
Debemos observar que la eciencia m axima de 79 % esta presente solo si salida es una se nal
de amplitud constante V
CC
. Le ecuaci on 8.4 nos provee un medio de estimar la eciencia
para cualquier amplitud de la se nal de salida. De esta ecuaci on podemos ver que la eciencia es
proporcional a v
L,pico
- o sea que si el pico es
1
2
V
CC
, =
79 %
2
= 39,5 %.
8.3.3. Potencia disipada en los Transistores
Podemos obtener una expresi on para la potencia que disipan los transistores observando que
la misma es igual a la diferencia entre la potencia extrada de la fuente y la entregada a la carga,
P
Qs
= P
DC
P
L
=
2
V
CC
v
L,pico
R
L
v
2
L,pico
2R
L
(8.6)
CAP
V
CC
Sustituyendo este valor de v
L,pico
en la ecuaci on 8.6 obtenemos que ambos transistores deben ser
capases de disipar
P
Qs,max
=
2
2
V
2
CC
R
L
Esto signica que, si asumimos que la se nal de salida puede asumir cualquier valor, debemos
requerir que cada transistor sea capaz de disipar al menos una potencia
P
req,Q
1
= P
req,Q
2
1
2
V
2
CC
R
L
Debemos notar que la ecuaci on 8.6 nos permite calcular la potencia que disipar an ambos
transistores para cualquier valor de la se nal de salida. Si, por ejemplo, la se nal de salida muestra
un v
L,pico
V
CC
, entonces P
Qs
=
2
V
2
CC
R
L
V
2
CC
2R
L
=
4
2
V
2
CC
R
L
. Dado que la potencia que extraemos de
la fuente es
2
V
2
CC
R
L
la fracci on de esta potencia que se disipa internamente en el amplicador es
4
2
2
=
4
4
= 1
4
Este resultado esta de acuerdo con la ecuaci on 8.5, que especica que la potencia disipada en la
carga es una fracci on
4
de la potencia total.
Ejemplos
1. Dise ne un amplicador clase B capaz de entregarle una potencia de 10 watts a una carga
de 10.
2. Determine la eciencia de un amplicador clase B que opera continuamente con una se nal
senosoidal de salida de amplitud igual a
2
V
CC
.