You are on page 1of 5

Benemrita Universidad Autnoma de Puebla, Facultad de Ciencias de la Computacin.

Dispositivos Lgicos Programables, Primavera 2012

Multiplexor 4 a 1
Mario Pedraza Flores, Celia Sosa Cervantes, Williams Vzquez Moreno, Elsa Chavira Martnez Benemrita Universidad Autnoma de Puebla, Facultad de Ciencias de la Computacin 14 Sur y Av. San Claudio, Ciudad Universitaria s/n, Col. San Manuel, Tel. +52-222-229-5500 Ext.7200, C. P. 72570, Puebla, Pue. Mxico empief@hotmail.com, cefe_26@hotmail.com, wako_2189@hotmail.com y echavira@cs.buap.mx

Abstract - In this paper shows how to design a 4 to 1 multiplexer using Hardware Description Language (VHDL) and Spartan card 6 or also called Nexys 3. Keywords- circuit, switch, FPGA, frequency multiplexing, Spartan, VHDL. Resumen- En este documento se muestra como disear un multiplexor 4 a 1 usando un Lenguaje de Descripcin de Hardware, Hardware Description Language (VHDL) y la tarjeta Spartan 6 o tambin llamada Nexys 3. Palabras clave- circuito, interruptor = switch, conmutador, FPGA, frecuencia, multiplexor, Spartan, VHDL.

informacin nico. Por lo tanto, es equivalente a un conmutador de varias entradas y una salida. Dentro de la gran variedad de multiplexores que existen en el mercado, hay varios tipos que conviene destacar a causa de su gran utilidad en circuitos digitales, estos son: Multiplexor de 8 entradas. Multiplexor de 16 entradas. Doble multiplexor de 4 entradas. En el campo de la electrnica el multiplexor se utiliza como dispositivo que puede recibir varias entradas y transmitirlas por un medio de transmisin compartido. Para ello lo que se hace es dividir el medio de transmisin en mltiples canales, para que varios nodos puedan comunicarse al mismo tiempo. Una seal que est multiplexada debe demultiplexarse en el otro extremo. Segn la forma en que se realice esta divisin del medio de transmisin, existen varias clases de multiplexacin: Multiplexacin por divisin de frecuencia Multiplexacin por divisin de tiempo Multiplexacin por divisin de cdigo Multiplexacin por divisin de longitud de onda. III. DESARROLLO EXPERIMENTAL En esta seccin se describir el mtodo experimental empleado para realizar la prctica multiplexor 4 a 1, como se muestra en la Fig. 1 cuando s (1) = 0 es v, la salida de U2 que recibe a travs de z. Si s (0) = 0 en U2 entonces es C (0) que recibe a travs de v y por tanto z. Si s (0) = 1 en U2 entonces es C (1) que recibe a travs de v y por tanto z

I. INTRODUCCIN

E presenta la informacin necesaria para la evaluacin de una prctica de la materia dispositivos lgicos programables, en este documento se da una breve definicin de que es un multiplexor as como tambin la descripcin de los pasos a seguir para llegar al objetivo de la prctica; el cual es implementar o desarrollar un multiplexor de 4 entradas y 1 salida, con un dispositivo lgico programable de campo, el FPGA (Field Programmable Gate Array), Nexys 3, de la empresa Xillinx.

II. MARCO TERICO Los multiplexores son circuitos combinacionales con varias entradas y una salida de datos, y estn dotados de entradas de control capaces de seleccionar una, y slo una, de las entradas de datos para permitir su transmisin desde la entrada seleccionada a la salida que es nica. La entrada seleccionada viene determinada por la combinacin de ceros (0) y unos (1) lgicos en las entradas de control. La cantidad que necesitaremos ser igual a la potencia de 2 que resulte de analizar el nmero de entradas. As, por ejemplo, a un multiplexor de 8 entradas le correspondern 3 de control. Podemos decir que la funcin de un multiplexor consiste en seleccionar una de entre un nmero de lneas de entrada y transmitir el dato de un canal de

Benemrita Universidad Autnoma de Puebla, Facultad de Ciencias de la Computacin. Dispositivos Lgicos Programables, Primavera 2012
Para poder realizar la prctica necesitamos usar el programa Xilinx ISE Desing Suite 12.4 que se podr descargar de la pgina oficial de Xilinx www.xilinx.com despus de crear una cuenta en la cual se piden datos personales como nombre, apellidos y establecer una contrasea, despus de descargarlo abrimos la carpeta ISE 12.4, ejecutamos el archivo xsetup.exe y seguimos los pasos necesarios para terminar la instalacin. Tambin se necesita el programa Adept 2.8 que de igual manera se podr descargar de la pgina de internet antes mencionada este programa es para programar las tarjetas Nexys 3. Para un mejor funcionamiento de estos programas los requisitos mnimos de la computadora son los siguientes: Sistema operativo Windows xp o Windows 7, Memoria RAM: 1GB, espacio libre de disco duro: 5.56 GB. Despus de tener instalado los dos programas anteriores comenzamos a trabajar con el desarrollo de la prctica Multiplexor 4 a 1, comenzaremos abriendo el programa Xilinx 12. 4 creamos un proyecto nuevo en la opcin File de la barra de herramientas superior como se muestra en la Fig. 2.

Fig. 1 Multiplexor 4 a 1 contiene cuatro 2 a 1 MUXs [1]

Si por el contrario, s (1) = 1 en U1 entonces es w, la salida de U3 que recibe a travs de z. Si s (0) = 0 en U3 entonces es C (2) que recibe a travs de w y por lo tanto a z. Si s (0) = 1 en U3 entonces es C (3) que recibe a travs de w y por lo tanto la a z. por lo tanto se puede ver que el circuito de la Fig. 1 se pone en prctica la tabla de verdad, ver TABLA I.
TABLA I. TABLA DE VERDAD MUX 4 A 1

s0 0 0 1 1

s1 0 1 0 1

z c0 c1 c2 c3

El cdigo necesario para el desarrollo de MUX 4x1, es el que se describe a continuacin:


Ejemplo 7b: 4-to-1 MUX using logic equation library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity mux41b is port ( c : in STD_LOGIC_VECTOR (3 downto 0); s : in STD_LOGIC_VECTOR (1 downto 0); z : out STD_LOGIC ); end mux41b; architecture mux41b of mux41b is begin z <= (not or(not or( or( end mux41b; s(1) s(1) s(1) s(1) and not s(0) and c(0)) and s(0) and c(1)) and not s(0) and c(2)) and s(0) and c(3));

Fig. 2 Nuevo proyecto

En el campo de Name escribimos el nombre que llevara el proyecto el cual ser Multiplexor4a1 y seleccionamos la ruta de donde se guardara el archivo como se muestra en la Fig. 3.

Benemrita Universidad Autnoma de Puebla, Facultad de Ciencias de la Computacin. Dispositivos Lgicos Programables, Primavera 2012

Fig. 3 Nombre_de_proyecto

Fig. 5

En el siguiente paso establecemos los campos como lo muestra la figura siguiente Fig. 4

Para crear un archivo de edicin en el cual se escribir el programa tenemos que crear un archivo nuevo llamado New Source para ello en la ventana Desing en la opcin xc6slx16-3csg324 le damos clic con el botn secundario del mouse y ejecutamos seleccionamos la primera opcin New Source despus de ello se abrir una ventana como la de la figura Fig. 6.

Fig. 4 Configuracin

Fig. 6 Nombre_archivo

Una vez terminados los pasos anteriores nos llevara a una ventana como la siguiente, Fig. 5. .

IV. RESULTADOS Para verificar el funcionamiento de la prctica activamos los interruptores (hay dos tipos: los de presin Pushbutomm o de deslizamiento) switches como se muestra en la Fig. 1 siendo los primeros cuatro los correspondientes a c y los siguientes dos para s un ejemplo es el siguiente: activamos c(1), c(3) y s(0), en la Fig. 4 y Fig. 5 podemos comprobar que el funcionamiento de la prctica es el correcto.

Benemrita Universidad Autnoma de Puebla, Facultad de Ciencias de la Computacin. Dispositivos Lgicos Programables, Primavera 2012
Libros:
[1] Richard E. Haskell, Darrin M. Hanna, Introduction to Digial Desing Using Digilent FPGA Boards Block Diagram /VHDL Examples . New York: Wiley Oakland University, Rochester Michigan 2008, p. 40,41. M. Morris Mano, Diseo Digital Tercera edicion . Calofornia state university, Los angeles 2003.

[2]

Fig. 4 Funcionamiento MUX 4 a 1

V. AGRADECIMIENTOS Los autores agradecen las contribuciones de la profesora Elsa Chavira Martnez por su apoyo en la revisin de este documento. As como tambin a los colaboradores de laboratorio que nos dieron la facilidad de acceso al material, a los tcnicos que mantuvieron en buen estado los laboratorios, limpios, iluminados.

Fig. 5 Funcionamiento MUX 4 a 1

VI. REFERENCIAS

Benemrita Universidad Autnoma de Puebla, Facultad de Ciencias de la Computacin. Dispositivos Lgicos Programables, Primavera 2012