UNIVERSIDAD NACIONAL DE COLOMBIA

Contador en Anillo con Inversores Concatenados Informe

Omar Camargo ogcamargov@unal.edu.co Cod 285524 Universidad Nacional de Colombia
Abstract this report explains the implementation and operation of a circuit implemented with inverting gates, analyzing the response voltage and the delay times, and finally analyzing the condition of resonance of the circuit. Keywords Compuertas NOT, Tiempo de Retardo, Vih,Vil,Voh,Vol.

I.

Introduccin.

En este artculo se describe el funcionamiento de un circuito implementado con compuertas NOT concatenadas. El circuito recibe seales cuadradas a diferente frecuencia, para analizar el tiempo que tarda en responder ante un cambio de tensin , de estado alto a estado bajo ,tambin se analizan los lmites de voltaje para los cuales las compuertas generan respuesta . Y por ltimo se analiza la condicin de resonancia al hacer la conexin de realimentacin del circuito.

II. III.

Marco Terico Implementacin

Anlisis de Resultados Inicialmente se evalan las caractersticas de respuesta de una de las compuertas incluidas en el integrado 74LS04, el diagrama del integrado se muestra a continuacin:

Se observa que la compuerta inicia la respuesta cuando la seal de entrada llega al Vil, en la hoja de datos del integrado 74LS04 se especifica Vil = 0,8 V; en la prctica se ha obtenido un valor aproximado de 1,1 V Y el tiempo de retardo en la respuesta fue de 60nS, resultado mayor al especificado en la hoja de datos de 15 nS. El voltaje de salida (Voh) fue aproximadamente 3,8V, este fue mayor al mnimo especificado por el fabricante de 3.4V . Las caractersticas dadas por el fabricante describen el funcionamiento del integrado a 25C y con alimentacin Vcc= 5V, las variaciones en los resultados se deben a que la prctica no se desarroll bajo esas condiciones por la temperatura ambiente del laboratorio, la humedad y a la inexactitud de los instrumentos usados. Posteriormente se hace el anlisis de la respuesta de la compuerta ante el cambio en la seal de entrada de bajo a alto, la grfica del resultado se muestra a continuacin:

Fig.1 Diagrama 74LS04 Se introduce a la compuerta una seal tren de impulsos, con frecuencia de 100kHz variando la amplitud de cero a cinco voltios. A continuacin se muestra la grfica obtenida para el cambio de alto a bajo en la seal de entrada:

Se observa la respuesta de la compuerta ante el cambio en la seal de entrada, el Vih especificado en la hoja de

UNIVERSIDAD NACIONAL DE COLOMBIA A. ROJAS, M. ECHEVERRY, O. CAMARGO. PRCTICA I INFORME

datos es de 2V como mnimo para que sea tomado como alto (1 lgico), el resultado obtenido para el Vih es de 1,4 V aproximadamente. El Vol obtenido en la prctica es muy cercano a 0V, se encuentra dentro de los parmetros especificados por el fabricante. Circuito Realimentado Y Condicin de Resonancia

IV.

Bibliografa