UNIVERSIDAD POLITCNICA SALESIANA

INGENIERA ELECTRNICA

CIRCUITOS DIGITALES AVANZADOS

DISPOSITIVOS LGICOS PROGRAMABLES (PLD)

NOMBRE: JOSE LUIS TAFUR GRUPO: 1- NIVEL 7 FECHA: 2012-03-18

OBJETIVO:
Conocer todos los dispositivos lgicos programables, saber cules son sus diferencias y funcionamientos, y para qu sirve cada dispositivo.

INTRODUCCIN: La lgica programable, como el nombre implica, es una familia de componentes que contienen conjuntos de elementos lgicos (AND, OR, NOT, LATCH, FLIP-FLOP) que pueden configurarse en cualquier funcin lgica que el usuario desee y que el componente soporte. Hay varias clases de dispositivos lgicos programables: ASICs, FPGAs, PLAs, PROMs, PALs, GALs, y PLDs complejos.

PAL
Las PAL son dispositivos de matriz programable. La arquitectura interna consiste en trminos AND programables que alimentan trminos OR fijos. Todas las entradas a la matriz pueden ser combinadas mediante AND entre si, pero los trminos AND especficos se dedican a trminos OR especficos. Las PAL tienen una arquitectura muy popular y son probablemente el tipo de dispositivo programable por usuario ms empleado. Si un dispositivo contiene macroclulas, comnmente tendr una arquitectura PAL. Las macroclulas tpicas pueden programarse como entradas, salidas, o entrada/salida (e/s) usando una habilitacin tri-estado. Normalmente tienen registros de salida que pueden usarse o no conjuntamente con el pin de e/s asociado. Otras macroclulas tiene ms de un registro, varios tipos de retroalimentacin en las matrices, y ocasionalmente realimentacin entre macroclulas.

PLA
Un Array Lgico Programable (PLA), es un circuito PLD que puede programarse para ejecutar una funcin compleja. Normalmente se utilizan para implementar lgica combinacional, pero algunos PLA pueden usarse para implementar diseos lgicos secuenciales. El PLA es una solucin con un solo circuito integrado a muchos problemas lgicos, que pueden tener muchas entradas y muchas salidas. Se trata de una solucin AND-OR de dos niveles combinacional que puede programarse para realizar cualquier expansin lgica de suma de productos, sujeta a las limitaciones del producto. Estas limitaciones son el nmero de entradas (n), el nmero de salidas (m) y el nmero de trminos productos (p). Se puede describir como un PLA n x m con p trminos productos. Por tanto su utilidad est limitada a funciones que puedan expresarse en forma de suma de productos usando p o menos trminos productos.

GAL
Los dispositivos GALs, surgen como respuesta a la necesidad de incrementar las interconexiones internas de los dispositivos, teniendo sus salidas conectadas a macroceldas, las cuales pueden ser configuradas a sistemas combinatorios o de lgica con registros. Las estructuras GAL son, bsicamente estructuras CMOS PAL, son bsicamente la misma idea que la PAL pero en vez de estar formada por una red de conductores ordenados en filas y columnas

en las que en cada punto de interseccin hay un fusible, el fusible se reemplaza por una celda CMOS elctricamente borrable (EECMOS). Mediante la programacin se activa o desactiva cada celda EECMOS y se puede aplicar cualquier combinacin de variables de entrada, o sus complementos, a una compuerta AND para generar cualquier operacin producto que se desee. Una celda activada conecta su correspondiente interseccin de fila y columna, y una celda desactivada desconecta la interseccin. Las celdas se pueden borrar y reprogramar elctricamente. Una GAL permite implementar cualquier expresin en suma de productos con un nmero de variables definidas, por ejemplo este diagrama muestra la estructura bsica de una GAL para dos variables de entrada y una salida. El proceso de programacin consiste en activar o desactivar cada celda E2CMOS con el objetivo de aplicar la combinacin adecuada de variables a cada compuerta AND y obtener la suma de productos. Las celdas E2CMOS activadas conectan las variables deseadas o sus complementos con las apropiadas entradas de las puertas AND. Las celdas E2CMOS estn desactivadas cuando una variable o su complemento no se utiliza en un determinado producto. La salida final de la puerta OR es una suma de productos. Cada fila est conectada a la entrada de una puerta AND, y cada columna a una variable de entrada o a su complemento. Mediante la programacin se activa o desactiva cada celda E2CMOS, y se puede aplicar cualquier combinacin de variables de entrada, o sus complementos, a una puerta AND para generar cualquier operacin producto que se desee. Una celda activada conecta de forma efectiva su correspondiente fila y columna, y una celda desactivada desconecta la fila y la columna

SPLD
Los SPLDs es una combinacin de un dispositivo lgico (arreglo de compuertas AND, seguido por otro arreglo de compuertas OR, uno o ambos arreglos programables, algunos incluyen Flip Flops) y una memoria. La memoria se utiliza para almacenar el patrn el que se le ha dado al chip durante la programacin. La mayora de los mtodos para almacenar datos en un circuito integrado han sido adaptados para el uso en SPLDs. Entre estos se incluyen: antifusibles de silicio, SRAMs, Clulas EPROM o EEPROM y memoria flash.

Los antifusibles de silicio son elementos de almacenamiento utilizados en las PAL, el primer tipo de SPLD. Estos antifusibles se encargan de formar conexiones mediante la aplicacin de

voltaje en un rea modificada del chip. Se le llama antifusibles porque funcionan de manera opuesta a los fusiles normales, los cuales permiten la conexin hasta que se rompen por exceso de corriente elctrica.

CPLD
Un CPLD (del acrnimo ingls Complex Programmable Logic Device) que extienden el concepto de un SPLD a un mayor nivel de integracin ya que permite implementar sistemas ms eficaces, ya que utilizan menor espacio, mejoran la fiabilidad del diseo, y reducen costos. Un CPLD se forma con mltiples bloques lgicos, cada uno similar a un PLD. Los bloques lgicos se comunican entre s utilizando una matriz programable de interconexiones, lo cual hace ms eficiente el uso del silicio, conduciendo a una mejor eficiencia a menor costo.
Existen dos tipos de arquitectura de los CPLD: 1) Arquitectura de Matriz de suma de productos y 2) Arquitectura, Look-up Table (LUT), tabla de datos.
1) Arquitectura de Matriz de suma de productos

Se relacionan con un mayor nmero de interconexin de secciones de compuertas programables, tales secciones pueden ser otros PLD, es decir el CPLD puede contener similares PLD de baja densidad, "PAL", interconectados entre s, en un solo chip.
2) Arquitectura, Look-up Table (LUT), tabla de datos. Tabla de datos (Look-Up Table)

Esta arquitectura se basa en la implementacin lgico de bus de interconexin de filas y columnas, estas interconexiones tambin proveen conexin al bloque de matriz lgicos (LAB). El LAB consiste de varios elementos lgicos (LE); segn el modelo pueden ser 10 LE, por cada LAB. Los LE es una pequea unidad lgica que proveen una eficiente implementacin de funciones lgicas del usuario. El Multitrack Interconnect provee una rpida conexin entre los LAB.

ASIC
ASIC significa Circuitos Integrados de Aplicacin Especfica y son dispositivos definibles por el usuario. Los ASICs, al contrario que otros dispositivos, pueden contener funciones analgicas, digitales, y combinaciones de ambas. En general, son programables mediante mscara y no programables por el usuario. Esto significa que los fabricantes configurarn el dispositivo segn las especificaciones del usuario. Se usan para combinar una gran cantidad de funciones lgicas en un dispositivo. Sin embargo, estos dispositivos tienen un costo inicial alto, por lo tanto se usan principalmente cuando es necesaria una gran cantidad. Los ASIC modernos a menudo incluyen otros elementos prediseados tales como: Procesadores de 32-bit. Bloques de memoria RAM, ROM, EEPROM y memoria flash. DSP. Amplificadores analgicos.

FPAA
Una matriz analgica programable en campo (FPAA) es un dispositivo integrado que contiene bloques analgicos configurables (CAB) y las interconexiones entre estos bloques. A diferencia de su primo digital, la FPGA, los dispositivos tienden a ser ms la aplicacin de propsito general conducido, ya que puede ser el modo de corriente o voltaje de los dispositivos de modo. En los dispositivos de modo de tensin, cada bloque contiene generalmente un amplificador operacional en combinacin con la configuracin programable de componentes pasivos. Los bloques pueden, por ejemplo, actuar como veranos o integradores. FPAAs generalmente operar en uno de dos modos: tiempo continuo y tiempo discreto. Tiempo discreto dispositivos poseen un reloj de muestreo del sistema. En un diseo de condensador conmutado, todos los bloques de muestras de sus seales de entrada con un circuito de muestreo y retencin compuesto de un conmutador semiconductor y un

condensador. Esto alimenta una seccin amplificadora operacional programable que se puede encaminar a un nmero de otros bloques. Este diseo requiere la construccin de semiconductores ms complejos. Una alternativa, se cambi la corriente de diseo, ofrece una construccin ms simple y no requiere el condensador de entrada, pero puede ser menos preciso, y tiene menor abanico - puede conducir solamente un bloque siguiente.

Tiempo continuo dispositivos funcionan ms como una matriz de transistores o amplificadores operacionales que pueden operar a su ancho de banda completo. Los componentes estn conectados en una disposicin particular a travs de una matriz configurable de interruptores. Durante el diseo de circuitos, las contribuciones inductancia parsita de la matriz de conmutacin, la capacitancia y el ruido deben ser tomadas en cuenta.

DSP
Un procesador de seal digital (DSP) es un especializado microprocesador con una arquitectura optimizada para las necesidades operativas de rpido procesamiento de seales digitales. DSP arquitectura afecta directamente el sistema por rendimiento. Debido a que la mayora de las funciones DSP son multiplicar / acumular-base, el rendimiento de el MAC es crucial. Casi todos los procesador es capaz de realizar DSP algoritmos, ya que casi todos los procesadores pueden realizar adiciones y se multiplica. El nico diferencia entre un DSP de propsito general y un microprocesador es lo bien que se realice este funcin. Para los estndares de procesadores de propsito general, los conjuntos de instrucciones DSP son a menudo muy irregulares. Una de las consecuencias para la arquitectura de software es que la mano-optimizado de cdigo ensamblador rutinas son comnmente envasados en las bibliotecas de reutilizacin, en lugar de depender de las tecnologas avanzadas del compilador para manejar algoritmos esenciales. BIBLIOGRAFA: 1. http://opencircuitdesign.com/~tim/research/fpaa/fpaa.html 2. http://es.scribd.com/doc/50191104/Las-Tecnologias-FPAA-y-FPGA 3. http://www.pablin.com.ar/electron/cursos/intropld/index.htm 4. http://icprgm-asic.blogspot.com/2007/12/qu-es-un-asics.html 5. http://iindustrial.obolog.com/dispositivos-logicos-programables-parte-1-209085 6. http://translate.googleusercontent.com/translate_c?hl=es&langpair=en%7Ces&rurl=tr anslate.google.com.ec&twu=1&u=http://en.wikipedia.org/wiki/Digital_signal_process or&usg=ALkJrhgPZrTRYkZkwx7Uh22A4vWZ8mPB0g