Microcontrolador 8051 Interface OCP-IP

Especificao de Caso de Uso

Projeto Fenix

BRAZIL IP

Verso 0.4 | 09/02/2004 Responsveis: Joo Bione e Marlia Lima {jfbs, msml@cin.ufpe.br}

Microcontrolador 8051

Fenix Project

Histrico de Alteraes
Data Verso Descrio Autor

23/10/2003 27/10/2003 06/11/2003 07/11/2003 11/12/03 12/12/03 09/02/04

0.1 0.1 0.2 0.2 0.3 0.3 0.4

Especificao da Interface Master Incluso dos diagramas referentes Interface Mster Especificao da Interface Slave Reviso da Interface Slave

msml, jfbs jfbs msml jfbs

Alterao das interfaces master e slave: utilizar apenas a msml porta P0 para comunicao entre as interfaces e o 8051. Correo do Slave: mandar MCmd para rotina de tratamento de interrupo do 8051 Alterao na especificao da interface master e slave: Determinao de um endereo de memria para indicar acesso plataforma via OCP-IP. Os sinais RD e WR, da cpu para memria externa, a gora passam pela interface master OCP-IP. jfbs msml

Obs: alteraes destacadas em vermelho

Lista de Aprovadores
Nome Cargo

Edna Barros

Coordenao Geral do Projeto Fnix

Interface OCP-IP

92298845.doc

Pg 2/11

Microcontrolador 8051

Fenix Project

Contedo

1. Convenes, termos e abreviaes..................................................................................................... 4 2. Caso de Uso Interface OCP-IP Master............................................................................................. 5 2.1 Descrio........................................................................................................................................ 5 2.2 Diagrama de Caso de Uso............................................................................................................ 7 2.3 Diagrama Comportamental......................................................................................................... 7 2.4 Diagrama Estrutural.................................................................................................................... 7 3. Caso de Uso Interface OCP-IP Slave................................................................................................ 8 3.1 Descrio........................................................................................................................................ 8 3.2 Diagrama de Caso de Uso............................................................................................................ 9 3.3 Diagrama Comportamental......................................................................................................... 9 3.4 Diagrama Estrutural.................................................................................................................... 9 4. Caso de Uso Resetar Interfaces Master e Slave.............................................................................. 10 4.1 Descrio...................................................................................................................................... 10 5. Referncias....................................................................................................................................... 11 [1] Documento de Requisitos Microcontrolador 8051; fenix_requisitos_8051.doc;......................... 11 [2] OCP Protocol Reference; version 1.0; 2001; OCP-IP Association;............................................. 11

Interface OCP-IP

92298845.doc

Pg 3/11

Microcontrolador 8051

Fenix Project

1. Convenes, termos e abreviaes

Esta seo explica o conceito de alguns termos importantes que sero mencionados no decorrer deste documento. Estes termos so descritos na tabela a seguir, estando apresentados por ordem alfabtica.
Termo Descrio

OCP-IP

Open Core Protocol Specification The Open Core Protocol (OCP) defines a high-performance, busindependent interface between IP cores that reduces design time, design risk, and manufacturing costs for SOC designs.

Comando OCP-IP

Representando pelo sinal MCmd, podendo assumir os seguintes valores na verso OCP-IP 1.0: Idle 000 Write 001 Read 010

Sinais OCP-IP

A relao dos sinais OCP utilizados neta verso, assim como seus respectivos tamanhos, encontra-se descrita no documento de requisitos do 8051.

Interface OCP-IP

92298845.doc

Pg 4/11

Microcontrolador 8051

Fenix Project

2. Caso de Uso Interface OCP-IP Master 2.1 Descrio

Pr-condies: no se aplica. Ps-condies: no se aplica.

Fluxo de eventos principal

1. Este caso de uso inicia quando a CPU executa uma instruo MOVX acessando o endereo de memria externa 0x00 e ocorre a transio negativa do sinal WR. [SB003] Valor Padro de Transmisso 2. Durante as prximas transies negativas do sinal WR, a interface Master ir interpretar o valor lido da porta P0 da seguinte forma: a. Primeira transio negativa de WR: comando OCP-IP (considerar apenas os trs bits menos significativos) b. Segunda transio negativa de WR: byte mais significativo do endereo OCP-IP c. Terceira transio negativa de WR: segundo byte mais significativo do endereo OCP-IP d. Quarta transio negativa de WR: terceiro byte mais significativo do endereo OCPIP e. Quinta transio negativa de WR: byte menos significativo do endereo OCP-IP
Transio 1 Transio 2 3 4 5

P02-0

Comando OCP-IP

P0 P0 P0 P0

Endereo OCP-IP

3. Caso seja um comando de escrita o subfluxo [SB001] Comando OCP-IP de Escrita ser executado. 4. A Interface Master ir setar os seus respectivos sinais de acordo com o seguinte mapeamento: a. MCmd = comando b. MAddr = endereo c. MData = dado (no caso de um comando de escrita) 5. A interface Master aguarda que a interface Slave correspondente ative o sinal SCmdAcept para concluir a execuo da requisio. [SB002] Comando OCP-IP de Leitura. 6. A interface retorna ao passo 1 deste fluxo.
Interface OCP-IP 92298845.doc Pg 5/11

Microcontrolador 8051

Fenix Project

7. Nos passos 1,2 e 3 deste fluxo, a interface Master ir manter o sinal de sada WR = 1.

[SB001] Subfluxo Comando OCP-IP de Escrita 1. Caso o comando lido seja um comando de escrita (valor 001) a Interface Master ir aguardar a prxima transio negativa do sinal WR para ler o prximo valor da porta P0. 2. A interface associa o valor lido de P0 ao dado OCP-IP referente ao comando de escrita.

[SB002] Subfluxo Comando OCP-IP de Leitura 1. Caso o comando lido seja um comando de leitura (valor 010) a Interface Master ir aguardar pelo retorno do dado. 2. Os sinais que representam a fase de resposta so: a. SResp, pode assumir o valores: NULL (00), DVA (01) ou ERR (11) b. SData: valor do dado 3. A interface ir aguardar que o sinal SResp transicione de NULL para DVA, para ento ler o sinal SData. [FS001] Dado Invlido 4. Aps a leitura do sinal a interface Master ir gerar uma interrupo externa no Microcontrolador 8051(porta P3 pino 3) e escrever o valor do sinal SData na porta P0. [SB003] Valor Padro de Transmisso dos Sinais 1. Quando a interface Master no est enviando comandos, os sinais abaixo so ativados com os seguintes valores: a. MCmd: idle b. MData: indefinido c. MAddr: indefinido. d. Sada para a porta P0: 1 e. WR: repassa o valor enviado pela CPU

Fluxos secundrios (alternativos e de exceo)

[FS001] Fluxo secundrio Dado Invlido 1. Caso o sinal transicione de null para err desconsiderar a transao.

Interface OCP-IP

92298845.doc

Pg 6/11

Microcontrolador 8051

Fenix Project

2.2 2.3 2.4

Diagrama de Caso de Uso Diagrama Comportamental Diagrama Estrutural

Interface OCP-IP

92298845.doc

Pg 7/11

Microcontrolador 8051

Fenix Project

3. Caso de Uso Interface OCP-IP Slave 3.1 Descrio

Pr-condies: no se aplica. Ps-condies: no se aplica.

Fluxo de eventos principal

1. Este caso de uso inicia quando a Interface Slave recebe um comando de leitura ou escrita de alguma interface master. Este comando representado pelo sinal MCmd. 2. A interface Slave armazena o valor dos sinais de entrada: MData, MAddr e MCmd, para em seguida ativar o sinal ScmdAccept, durante um ciclo de clock, indicando interface Master correspondente que o comando j foi percebido. [SB003] Valor Padro de Transmisso 3. O sinal MAddr possui tamanho de 32 bits, onde o byte mais significativo indica o endereo do IP na plataforma Fnix. Dessa forma apenas os 3 bytes menos significativos so passados para o microcontrolaor 8051. 4. Logo em seguida, a interface Slave gera uma interrupo externa (porta P3 pino 3) no 8051 para, dependendo do comando, ler ou escrever um determinado dado. 5. Dependendo do valor do comando recebido, sinal MCmd, a interface ir executar um dos seguinte subfluxos: a. Comando de Escrita: [SB001] Comando OCP-IP de Escrita b. Comando de Leitura: [SB002] Comando OCP-IP de Leitura 6. Em seguida, a interface ativa os sinais de sada com os valores padro. [SB003] Valor Padro de Transmisso 7. A interface retorna ao passo 1 deste fluxo.

[SB001] Subfluxo Comando OCP-IP de Escrita 1. A interface Slave aguarda que a CPU execute uma instruo MOVX acessando o endereo de memria externa 0x01 e a transio negativa do sinal WR. 2. Em seguida, a Interface Slave escreve na porta P0 os seguintes valores durante as prximas transies negativas do sinal RD aps uma para o endereo de memria 0x01, gerado pela CPU: a. Primeira transio negativa de RD: o valor do sinal MCmd b. Segunda transio negativa de RD: o segundo byte mais significativo do sinal MAddr
Interface OCP-IP 92298845.doc Pg 8/11

Microcontrolador 8051

Fenix Project

c. Terceira transio negativa de RD: o terceiro byte mais significativo do sinal MAddr d. Quarta transio negativa de RD: o byte menos significativo do sinal MAddr e. Quinta transio negativa de RD: o valor do sinal Mdata 3. Nos passos 1 e 2 deste subfluxo, a interface Slave ir manter o sinal de sada RD = 1.

[SB002] Subfluxo Comando OCP-IP de Leitura 1. A interface Slave aguarda que a CPU execute uma instruo MOVX acessando o endereo de memria externa 0x01 e a transio negativa do sinal WR. 2. Em seguida, a Interface Slave escreve na porta P0 os seguintes valores durante as prximas transies negativas do sinal RD, gerado pela CPU: a. Primeira transio negativa de RD: o valor do sinal MCmd b. Segunda transio negativa de RD: o segundo byte mais significativo do sinal MAddr c. Terceira transio negativa de RD: o terceiro byte mais significativo do sinal MAddr d. Quarta transio negativa de RD: o byte menos significativo do sinal MAddr 3. Em seguida a Interface Slave escreve os seguintes valores na prxima transio negativa do sinal WR, gerado pela CPU: a. No sinal SResp: dva (data valid accept). b. No sinal SData: o valor da porta P0. 4. Nos passos 1 e 2 deste subfluxo, a interface Slave ir manter o sinal de sada RD = 1. [SB003] Valor Padro de Transmisso dos Sinais 1. Quando a interface Slave no est respondendo a comandos, os sinais abaixo so ativados com os seguintes valores: a. SCmdAccept: 0 b. SData: indefinido c. SResp: null d. Sada para Porta P0: 1 e. RD: repassa o valor enviado pela CPU

3.2 3.3 3.4

Diagrama de Caso de Uso Diagrama Comportamental Diagrama Estrutural

Interface OCP-IP

92298845.doc

Pg 9/11

Microcontrolador 8051

Fenix Project

4. Caso de Uso Resetar Interfaces Master e Slave 4.1 Descrio

Pr-condies: no se aplica. Ps-condies: no se aplica.

Fluxo de eventos principal

1. Este caso de uso inicia quando o sinal de Reset_n for igual a zero. 2. A interface Slave seta os sinais abaixo com os seguintes valores: a. SCmdAccept: 0 b. SData: indefinido c. SResp: null d. Sada para Porta P0: 1 3. A interface Master seta os sinais abaixo com os seguintes valores: a. MCmd: idle b. MData: indefinido c. MAddr: indefinido. d. Sada para Porta P0: 1 4. Alm dos sinais acima, as interfaces reiniciam seus buffers internos.

Interface OCP-IP

92298845.doc

Pg 10/11

Microcontrolador 8051

Fenix Project

5. Referncias
[1] Documento de Requisitos Microcontrolador 8051; fenix_requisitos_8051.doc; [2] OCP Protocol Reference; version 1.0; 2001; OCP-IP Association;

Interface OCP-IP

92298845.doc

Pg 11/11