Maria Manuela Monteiro

Note que cada sada s vale 1 para uma determinada combinao das variveis de Entrada. Alm disso, cada combinao de entrada s activa uma dentre todas as 8 sadas.
Maria Manuela Monteiro

A figura mostra o circuito de um decodificador 3:8 ter, portanto, 8 sadas, sendo cada sada um dentre os 8 mintermos possveis para uma funo Booleana de 3 variveis. Smbolo para o decodificador 3:8, enquanto a figura 1.b mostra um circuito possvel para o mesmo decodificador, utilizando portas E de 3 entradas e inversores.

Figura 1-

Maria Manuela Monteiro

Maria Manuela Monteiro

A Figura 2a) mostra o smbolo para esse decodificador e a figura 2b) mostra uma possvel implementao (circuito lgico).

Figura 2: smbolo (a) e diagrama (b) de um decodificador 2x4 com entrada de habilitao.

Maria Manuela Monteiro

Seletores

A figura 3a) a mostra o smbolo para tal seletor e a figura 3.b mostra um possvel circuito em soma de produtos.

Figura 3- - Smbolo (a) e diagrama (b) de um seletor 4-1.

Maria Manuela Monteiro

Circuitos Aritmticos

Repare que no ltimo caso acima, o resultado da adio o valor 2, que em binrio necessita de dois dgitos para ser representado (10). Ora, um circuito aritmtico para realizar a adio de dois bits deve operar correctamente para qualquer combinao de valores de entrada. Isso significa que o circuito para a adio de dois bits deve possuir duas entradas e duas sadas, conforme ilustrado na figura 4

Fig 4- Esquema das entradas e sadas de um meio somador (half adder ou HAD).
Maria Manuela Monteiro

Denomina-se meia-soma a operao de adio de dois bits. O circuito mostrado na figura denominado meio somador (half adder em ingls). As duas entradas, A e B,

Fig5-

Entretanto, quando ao somarmos dois nmeros binrios que possuem mais de um dgito cada ocorrer transporte diferente de zero para a soma de um par de dgitos Intermedirios, a soma do par seguinte dever considerar esse transporte proveniente do par anterior, conforme ilustra o exemplo a seguir (figura 5).

Maria Manuela Monteiro

Figura 5 - Exemplo de adio de dois nmeros binrios com mais de um dgito.

O exemplo mostrado na figura 5- ilustra bem o fato de, para cada posio excepto a menos significativa, o resultado obtido mediante a adio de trs bits: um pertencente ao nmero A, um pertencente ao nmero B e um terceiro que o transporte proveniente do resultado da adio entre os bits da posio anterior.

vista funcional.

A tabela verdade para a soma completa mostrada a seguir, juntamente com o mapa de Karnaugh e as equaes mnimas resultantes . A figura 6 mostra a tabela de verdade para um circuito para o somador completo Cin (Entrada que recebe o transporte proveniente da soma imediatamente a seguir) Cout( transporte na sada)

Maria Manuela Monteiro

Fig 6- Tabela de verdade de um circuito somador completo

Logo, o circuito para a sada S do somador completo pode tambm ser representado com duas portas XOR, conforme mostra a figura 7

Maria Manuela Monteiro

Fig7- Circuito para o somador completo (full adder ou FAD).

Maria Manuela Monteiro