ESCUELA POLITCNICA NACIONAL

Laboratorio de Sistemas Digitales

INFORME N11

1.- Consultar las caractersticas de los contadores Anillos y los Contadores Jhonson. Contadores Los flip-flops pueden utilizarse para construir circuitos secuenciales contadores. Existen una clasificacin bsica de los contadores, que los divide en asncronos y sncronos, en funcin de si la seal de reloj dispara en paralelo a todos los flip-flops (sncrono) o no (asncrono). Adems, los contadores pueden clasificarse (1) atendiendo al tipo de secuencia que generan o (2) al nmero de estados por el que pasan (mdulo). Esquema lgico de un contador binario asncrono de tres bits.

Cronograma real de un contador binario asncrono de tres bits.

El contador en anillo El contador en anillo es un registro de desplazamiento que tiene su salida conectada a la entrada. Normalmente se implementa con flip-flops con entradas de PRESET y CLEAR, conectados en cascada y disparados de forma sncrona. Por lo tanto, un contador en anillo es un contador sncrono. La figura muestra un contador en anillo de 4 bits. Esquema de un contador en anillo de 4 bits.

ESCUELA POLITCNICA NACIONAL

Laboratorio de Sistemas Digitales

En contador en anillo funciona pasndose de flip-flop a flip-flop un nico bit. Esto quiere decir que, en cualquier instante del proceso de conteo, slo un flip-flop tiene su salida Q=1. Esto provoca que el contador en anillo sea el contador ms fcil de decodificar. De hecho, sabiendo que el flip-flop est a uno, conocemos en qu estado se encuentra el contador. La tabla presenta los estados por los que pasa nuestro contador de 4 bits, una vez inicializado. Tabla de estados de un contador en anillo de 4 bits. Pulso Q3 Q2 Q1 Q0 0 0 1 0 2 0 3 1 0 0 1 0 0 1 0 0 1 0 0 0

El principal inconveniente del contador en anillo es que para procesar n estados necesita n flip-flops. Sin embargo, no necesita lgica aadida, ni para construir el siguiente estado, ni para decodificar el estado. Debido a esto ltimo, el contador en anillo es (junto con el contador Johnson) el ms rpido que podemos construir, presentando una frecuencia mxima de funcionamiento.

El contador Johnson El contador en anillo es elegantemente simple, pero utiliza los flip-flops antieconmicamente - recurdese que con n biestables es posible codificar hasta 2n estados -. El contador Johnson o contador conmutado en cola es una variacin del contador en anillo que duplica el nmero de estados codificados, sin sacrificar su velocidad. Lo que si complica algo es la decodificacin del estado. Esquema de un contador en Johnson de 4 bits.

La figura presenta un contador Johnson de 4 bits. Como puede apreciarse, la diferencia con un contador en anillo es que ahora, en lugar de conectar Q3 a J0, y K0 conectamos a J0 y Q3 a K0. Esto provoca que el biestable 3 cambie los ceros que le llegan por unos y viceversa. La tabla presenta los estados alcanzados. Una a

ESCUELA POLITCNICA NACIONAL

Laboratorio de Sistemas Digitales

agradable ventaja del contador Johnson respecto del contador en anillo es que no es necesario utilizar las entradas asncronas para inicializar el contador - siempre y cuando, el estado inicial por defecto sea el 00002 -. Tabla de estados y lgica de decodificacin de un contador Johnson de 4 bits. Pulso Q3 Q2 Q1 Q0 Decodificador 0 1 2 3 4 5 6 7 0 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 Q3Q0

En consecuencia de lo expuesto, con n flip-flops, un contador Johnson es capaz de codificar 2n estados, y aunque la decodificacin se complica, la velocidad de conteo es igual a la del contador en anillo. 2.- Consultar acerca de la suma serial. Cul es la utilidad de los registros de desplazamiento en este caso? Sumador Serial

ESCUELA POLITCNICA NACIONAL

Laboratorio de Sistemas Digitales

ESCUELA POLITCNICA NACIONAL

Laboratorio de Sistemas Digitales

ESCUELA POLITCNICA NACIONAL

Laboratorio de Sistemas Digitales

3.- Investigue acerca de los convertidores serie-paralelo y paralelo serie. Convertidor Serie - Paralelo Este circuito es un receptor de datos en serie compatible con la norma RS-232C. Se puede configurar la velocidad entre 1200, 2400, 4800 y 9600 bps. El formato es fijo, a 8N1 y la adaptacin de tensiones entre TTL y RS232C es pasiva.

Como se ve, todo el sistema es el PICmicro y un puado de resistencias y capacitores con funciones poco importantes. La recepcin de los datos series y posterior conversin a paralelo se efecta dentro del PIC as como la generacin de los tiempos de retardo para las diferentes velocidades. La resistencia de 10K a la entrada de seal se encarga de adaptar los niveles de tensin del bus RS232C a TTL. Dado que el estndar RS232 estipula que un uno lgico (o marca) corresponde a un voltaje negativo comprendido entre -3 y -25v y un cero lgico (o espacio) corresponde a un voltaje positivo comprendido entre 3 y 25 voltios a la entrada del PIC tendremos un estado lgico invertido, siendo el cero expresado por +V y el uno por 0V. Pero como aqu todo se resuelve por soft esto no es para hacerse mala sangre.

ESCUELA POLITCNICA NACIONAL

Laboratorio de Sistemas Digitales

Vamos a explicar brevemente el funcionamiento del programa dentro del PICmicro. Es recomendable tener a mano una ventana de Notepad con el archivo abierto para poder seguirle el paso a la explicacin. En el encabezado se aclaran los pines del puerto A para saber donde se conectan. Luego se definen las equivalencias. La clsica llamada org que indica a partir de que posicin comienza a cargarse el programa en la memoria pasa saltear el vector de interrupcin. Desde la etiqueta start hasta el siguiente retlw podemos ver la rutina de retardos, empleada para generar la temporizacin entre cada bit as como la inicial del bit de arranque. Recordemos que siempre es mejor leer el bit en su parte central por lo que si demoramos un tiempo total de bit y medio al bit de arranque al primer bit de datos le atinaremos en el medio del mismo. Desde la etiqueta recibir hasta el prximo retlw tenemos la rutina que se encarga de recibir los datos por el pin serie y colocarlos en la variable recep, la cual acta como un buffer de recepcin. Empleamos una forma muy peculiar pero prctica para completar la palabra de 8 bits partiendo de uno solo seriado. Colocamos el estado de la lnea serie en el indicador de Carry del CPU. Luego rotamos la palabra recep una posicin a la derecha, con lo que conseguimos que todo su contenido se desplace. Pero como esta instruccin utiliza el carry como intermedio de un extremo al otro logramos que el bit recibido aparezca en la palabra recep. Esto ocho veces conforma la palabra total recibida. Desde la etiqueta inicio hasta el siguiente clrf ptob el programa configura los puertos, limpia el buffer de recepcin y pone a cero todos los bits de la salida paralela. Desde la etiqueta sel hasta la instruccin goto sel el programa lee el selector de velocidad de comunicaciones y carga en las variables retsb y reteb los valores necesarios para lograr el timming adecuado a la velocidad escogida. Esto lo logra dirigiendo el programa hacia sel12, sel24, sel48 o sel96 segn corresponda. Luego de establecerse la velocidad de comunicacin el programa queda en un pequeo ciclo infinito desde la etiqueta ciclo hasta la orden goto ciclo en lo cual lo que se hace es quedar a la espera de un dato va serie, recibirlo y colocarlo sobre los pines del puerto B del micro. Como sale a simple deduccin el selector de velocidad solo es ledo al arrancar el programa. Y una vez interpretado no es vuelto a consultar hasta que se reinicie el mismo. Por ello, si se cambia de velocidad ser necesario o bien aplicar reset al micro o bien apagarlo y volverlo a encender. El circuito se alimenta con 5V y consume algo menos a 100mA. Con resistencias de 470 ohms y diodos leds es posible indicar visualmente la palabra recibida. Si bien el microcontrolador es de tecnologa CMOS, alimentado con 5V puede considerarse como que funciona en TTL y por ello puede ser instalado en un circuito de lgica TTL. Transmisin de Datos en Serie. En este tipo de transmisin los bits se trasladan uno detrs del otro sobre una misma lnea, tambin se transmite por la misma lnea.

ESCUELA POLITCNICA NACIONAL

Laboratorio de Sistemas Digitales

Este tipo de transmisin se utiliza a medida que la distancia entre los equipos aumenta a pesar que es ms lenta que la transmisin paralelo y adems menos costosa. Los transmisores y receptores de datos serie son ms complejos debido a la dificultad en transmitir y recibir seales a travs de cables largos. La conversin de paralelo a serie y viceversa la llevamos a cabo con ayuda de registro de desplazamiento. La transmisin serie es sncrona si en el momento exacto de transmisin y recepcin de cada bit esta determinada antes de que se transmita y reciba y asncrona cuando la temporizacin de los bits de un carcter no depende de la temporizacin de un carcter previo. Transmisin en Paralelo. La transmisin de datos entre ordenadores y terminales mediante cambios de corriente o tensin por medio de cables o canales; la transferencia de datos es en paralelo si transmitimos un grupo de bits sobre varias lneas o cables. En la transmisin de datos en paralelo cada bit de un carcter se transmite sobre su propio cable. En la transmisin de datos en paralelo hay un cable adicional en el cual enviamos una seal llamada strobe reloj; esta seal le indica al receptor cuando estn presentes todos los bits para que se puedan tomar muestras de los bits o datos que se transmiten y adems sirve para la temporizacin que es decisiva para la correcta transmisin y recepcin de los datos. La transmisin de datos en paralelo se utiliza en sistemas digitales que se encuentran colocados unos cerca del otro, adems es mucho ms rpida que la serie, pero adems es mucho ms costosa. CONCLUSIONES EDWIN QUISILEMA Las redes secuenciales sincrnicas son circuitos digitales constituidos de una parte de lgica combinacional y de dispositivos para almacenamiento de informacin [FFs o memoria]. En una red secuencial sincrnica el contenido de la informacin bsica de los dispositivos de almacenamiento slo puede cambiar durante la ocurrencia de un pulso de reloj. El problema de analizar el comportamiento de una red secuencial sincrnica se realiza fcilmente, siempre que se tenga un diagrama circuital de la red. El diseo de una red secuencial para ejecutar una operacin dada es un arte y una ciencia. El contador Johnson o contador conmutado en cola es una variacin del contador en anillo que duplica el nmero de estados codificados, sin sacrificar su velocidad.

ESCUELA POLITCNICA NACIONAL

Laboratorio de Sistemas Digitales

La conversin de paralelo a serie y viceversa la llevamos a cabo con ayuda de registro de desplazamiento.

DANIELA JUIA DIEGO AGUAS

BIBLIOGRAFA http://www.ace.ual.es/~vruiz/docencia/laboratorio_estructura/practicas/html/nod e57.html http://www.ace.ual.es/~vruiz/docencia/laboratorio_estructura/practicas/html/nod e56.html http://www.pablin.com.ar/electron/circuito/mc/sertopar/index.htm