EEL7030-UFSC

A famlia de microcontroladores 8051

1 Comentrios sobre microcontroladores
Um microcontrolador um componente que tem, num nico chip, alm de uma CPU, elementos tais como memrias ROM e RAM, temporizadores/contadores, PWM, conversor AD, canais de comunicao e conversores analgico-digitais. Esta caracterstica diferencia os sistemas baseados em microcontroladores daqueles baseados em microprocessadores, onde normalmente se utilizam vrios componentes para implementar essas funes. Com isso, os microcontroladores permitem a implementao de sistemas mais compactos e baratos do que aqueles baseados em microprocessadores. Em contrapartida, as CPUs dos microcontroladores so, menos poderosas do que os microprocessadores. Seu conjunto de instrues costuma se limitar s instrues mais simples, sua freqncia de clock mais baixa e o espao de memria enderevel costuma ser bem menor. V-se da que o campo de aplicao dos microcontroladores diferente daquele dos microprocessadores, e que um sistema que possa ser controlado por um microcontrolador tende a ter menor complexidade e menor custo do que um sistema que exija a capacidade de processamento de um microprocessador. Exemplos de sistemas onde os microcontroladores encontram aplicao incluem controle de semforos, balanas eletrnicas, microterminais, telefones pblicos, controle de carregadores de baterias, inversores eletrnicos, controles de acesso, taxmetros, sistemas de aquisio de dados de manufatura e eletrodomsticos em geral. A programao dos microcontroladores mais simples do que a dos microprocessadores. Isto acontece porque os perifricos on-chip dos microcontroladores so acessados de uma forma padronizada e integrada na prpria linguagem de programao, dispensando o conhecimento de detalhes externos. No se deve pensar, porm, que isto simplifique a tarefa do programador em todos os nveis: necessrio que ele conhea bem o hardware conectado ao microcontrolador para poder produzir programas que funcionem corretamente. Cabe citar ainda uma vantagem particular dos microcontroladores que possuem memria ROM, que a possibilidade de armazenar programas internamente, dificultando sensivelmente a cpia ilcita do cdigo.

1.1 A famlia 8051 introduzida pela Intel

Diversos fabricantes produzem microcontroladores da famlia 8051 (Intel, AMD, Atmel, Dallas, OKI, Matra, Philips, Siemens, SMC, SSI). A Intel iniciou a produo do 8051 em 1981. Em 1982 foram produzidos 2 milhes de unidades, em 1985 foram 18 milhes e em 1993, 126 milhes. A tendncia atual uma participao crescente dos microprocessadores de 8 bits e uma diminuio da fatia de mercado dos microcontroladores de 4 bits. Alm do 8051 propriamente dito, existem variantes como o 8031 (sem memria ROM interna e com apenas 128 bytes de memria RAM), o 8751 (4 kB de memria EPROM) e o 8052 (8 kB de memria ROM, um terceiro timer e 256 bytes de memria RAM). A menos dessas diferenas, os modelos citados so idnticos, e o texto utilizar o termo 8051 de forma genrica, citando as outras verses
WWW.EEL.UFSC.BR/HARI 8051hari.08.05.2004 1/21

EEL7030-UFSC

apenas onde for necessrio. Informaes complementares podem ser obtidas em [Inte89], [Siem90] e [Silv94]. : http://www.ustr.net/

1.2 Principais caractersticas

Freqncia de clock de 12 MHz, com algumas verses que alcanam os 40 MHz; at 64 kB de memria de dados externa; 128 bytes de RAM interna; at 64 kB de memria de programa configurvel de duas formas mutuamente excludentes: 4 kB internos (ROM no 8051 e EPROM no 8751) e mais 60 kB externos; 64 kB externos; 4 portas bidirecionais de I/O, cada uma com 8 bits individualmente endereveis; duas dessas portas (P0 e P2) e parte de uma terceira (P3) ficam comprometidas no caso de se utilizar qualquer tipo de memria externa; 2 temporizadores /contadores de 16 bits; 1 canal de comunicao serial; 5 fontes de interrupo (dois timers, dois pinos externos e o canal de comunicao serial) com 2 nveis de prioridade selecionveis por software; oscilador de clock interno. As caractersticas citadas so bsicas e formam o ncleo da famlia 8051, que pode ser acrescido de uma ou mais das caractersticas especiais mostradas na figura 1.
CONVERSOR AD
ENCAPSULAMENTO MINIMIZADO

LOW POWER LOW VOLTAGE

I/O ESTENDIDAS FUNES ESPECIAIS

80C51 NCLEO

CLOCK de at 40 MHz

IC & CAN SERIAL BUS

EEPROM DERIVATIVES

MEMRIA 1k - 32k

EPROM & OTP

A ttulo de exemplo, a tabela 1 apresenta as caractersticas de alguns componentes da famlia 8051 com a indicao de seus fabricantes. O nmero total de variantes muito maior. A Philips, por exemplo, produz mais de 40 tipos diferentes.
Tipo MCS251 80C517A 80C537A 80C535A 80C515A 80535 80515 80C535 80C51GB 87C51GB 80C592 87C598 80C552 87C552 Pinos 40 84 84 68 68 68 68 68 68 68 68 80 68 68 Fabr. Intel Siemens Siemens Siemens Siemens Siemens Siemens Siemens Intel Intel Philips Philips Philips Philips RAM 1K 256 256 256 256 256 256 256 256 256 256 256 256 256 CODE 16K 64Kx 32K 64Kx 32K 64Kx 8K 64Kx 64Kx 8K 64Kx 32K 64Kx 8K Notes (LV - low voltage) 16 Bit 80x51FX! Preliminar ALU;8PWM;CC;2UART;10bA/D ALU;8PWM;CC;2UART;10bA/D 515+10bA/D;1K XRAM;BRG;OWD 515+10bA/D;1K XRAM;BRG;OWD Timer2CaptComp 6ports 8/10bA/D Timer2 CaptComp 4 ports 8b A/D Timer2 CaptComp 5 ports 8b A/D 8051FA+PCA; 8b A/D; SPI 8051FA+PCA; 8b A/D; SPI 552-I2C+CAN+XRAM 552-I2C+CAN+XRAM 10b A/D; I2C; CaptComp; PWM 10b A/D; I2C; CaptComp; PWM

Fig. 1- Caractersticas especiais da famlia 8051

Tab. 1- Alguns integrantes da famlia MCS51

WWW.EEL.UFSC.BR/HARI 8051hari.08.05.2004 2/21

1.3 Anlise externa

EEL7030-UFSC

O aspecto externo do 8051 o da figura 2. Os pinos com nomes da forma P0.0, P0.1, etc. correspondem s quatro portas de E/S (P0 a P3). Note a dupla utilidade das portas P0 e P2, que ficam comprometidas com o uso de memria externa, assim como os pinos P3.6 e P3.7. O sinal ALE (Address Latch Enable) permite fazer a demultiplexao de dados e endereos na porta P0, conforme mostra o esquema da figura 2. Atravs do sinal PSEN (program storage enable), o controlador informa o mundo externo se a operao em andamento uma leitura de instruo (acesso memria de programa) ou um acesso memria de dados. Este sinal permite que o processador tenha duas regies distintas de memria externa, uma para armazenar cdigo e outra para dados. Ambas ocupam os endereos de 0 a FFFFH (64 kB), num total de 128 kB.
P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 1 2 3 4 5 6 7 8 40 39 38 37 36 35 34 33 VCC P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7

P0
ALE

DADOS (8 Bit)

RST / VPD RxD/data P3.0 TxD/data P3.1 INT0 P3.2 INT1 P3.3 T0 P3.4 T1 P3.5 WR P3.6 RD P3.7 XTAL2 XTAL1 VSS

17 18 19 20

9 10 11 12 13 14 15 16

8 0 5 1

LATCH 8 8

RAM

EPROM

24 23 22 21

32 31 30 29 28 27 26 25

EA ALE PSEN P2.7 A15 P2.6 A14 P2.5 A13 P2.4 A12 P2.3 A11 P2.2 A10 P2.1 A9 P2.0 A8

TX RX

CPU 8031
P3

P2

ENDEREOS (16 Bit)

P1

Porta com 8 I/O

Fig. 2- Aspecto externo do 8051 O pino EA um sinal de entrada, atravs do qual o usurio escolhe se ser utilizada a memria ROM interna ou se todo o programa ser armazenado externamente. Os pinos da porta P3 tambm so utilizados para realizar certas funes especiais:

P3.0 - RxD/data - recepo serial assncrona ou E/S de dados sncronos; P3.1 - TxD/clock - transmisso porta serial assncrona ou sada de clock p/ dados sncronos; P3.2 - INT0 - entrada da interrupo 0 ou bit de controle para o temporizador/contador 0; P3.3 - INT1 - entrada da interrupo 1 ou bit de controle para temporizador/contador ; P3.4 - T0 - entrada de clock externo para o temporizador/contador 0; P3.5 - T1 - entrada de clock externo para o temporizador/contador 1; P3.6 - WR - sinal de escrita na memria de dados externa; P3.7 - RD - sinal de leitura na memria de dados externa. A alimentao (5V) feita pelo pino 40 e o GND o pino 20; o cristal para o oscilador interno conectado aos pinos 18 e 19. Finalmente, o pino 9, RST/VPD, a entrada de reset.

1.4 Modelo de programao simplificado

Desenhar um modelo de programao completo para um microcontrolador mais difcil do que para um microprocessador, porque os microcontroladores tm, em geral, um nmero bem maior de registradores, que servem para acessar os componentes perifricos on-chip. O modelo da figura 3 contempla apenas os registradores de carter geral.

O registrador A o acumulador que, como no 8085, responsvel pelas principais operaes, sobretudo as lgicas e aritmticas. B um registrador de carter geral, assim como os oito registradores R0 a R7. DH e DL tambm so de uso geral, mas podem ser utilizados como um registrador de 16
WWW.EEL.UFSC.BR/HARI 8051hari.08.05.2004 3/21

EEL7030-UFSC

bits, que se denomina DPTR. Este registrador o nico que pode conter valores de 16 bits e por isso freqentemente utilizado no endereamento da memria externa, que sempre indireto. PC contm o endereo da prxima instruo executvel e SP aponta para o topo da pilha.
15 15 7 8 0

PC

0 7 7 0 0 7

SP B R3 R7
A

DH R0 R4
6

DL R1 R5 RS1
4

DPTR R2 R6 OV
2

CY

AC

F0

O 8051 conta com quatro flags de sistema (carry, auxiliary carry, overflow e parity) e dois flags de usurio (F0 e F1), que o programador pode utilizar como desejar. Os flags esto todos reunidos no registrador PSW (program status word), que contm ainda os bits de seleo de banco de registradores, RS0 e RS1. Estes ltimos so descritos na seo 0.12.6, que tambm apresenta mais detalhes sobre os registradores R0 a R7. Os registradores de controle dos perifricos on-chip, que no aparecem no modelo acima, sero detalhados nas sees subseqentes.

Fig. 3 - Registros internos do 8051

RS0

F1

PSW

1.5 Organizao da memria de programa

A memria de programa do 8051 pode ocupar at 64 kB. Aqui h duas opes: se a memria ROM interna do controlador for utilizada, ento esta ser mapeada nos primeiros 4 kB deste espao de endereamento (endereos 0000H a 0FFFH), e os demais 60 kB (1000H a FFFFH) sero externos. Caso no se deseje utilizar a ROM interna, ento toda a memria ser externa. A escolha feita por hardware, de acordo com o nvel de tenso aplicado ao pino EA. Nvel lgico zero seleciona memria de programa externa para todos os endereos; com nvel 1, as instrues so lidas da memria interna se seu endereo for menor do que 1000H (primeiros 4 kB).

1.6 Organizao da memria de dados

1.6.1 Memria de dados interna

A memria interna dividida em trs blocos fisicamente distintos, conforme ilustra a figura 4. H dois blocos de RAM, de 128 bytes cada, mapeados nos endereos 00H-7FH e 80H-FFH, e mais cerca de 20 registradores de funes especiais, espalhados em endereos da faixa 80H-FFH. A distino entre os dois blocos cujos endereos coincidem feita pelos modos de endereamento, tambm indicados na figura 4.

WWW.EEL.UFSC.BR/HARI

8051hari.08.05.2004 4/21

EEL7030-UFSC

Bloco superior de 128 bytes MOV com endereamento indireto Bloco inferior de 128 bytes MOV com endereamento direto ou indireto

FFH 80H

Registradores de funes especiais MOV com endereamento direto

FFH 80H

7FH 00H

1.6.2 Memria de dados externa

Fig. 4- Organizao da memria de dados interna do 8051

A memria de dados externa pode ocupar at 64 kB. Portanto, h coincidncias de endereos com toda a faixa de memria de programa e com os endereos 00H a FFH da memria de dados interna. Estes conflitos so resolvidos por dois mecanismos distintos: 1. conforme mencionado na seo 1.3, a distino entre memria de programa e memria de dados feita pelo sinal PSEN, que o hardware utiliza para habilitar o banco de memria correspondente. Este sinal ativado na leitura de instrues da memria na utilizao da instruo MOVC, transfere dados entre registradores e a memria de programa; 2. para distinguir entre memria de dados interna e memria de dados externa, o microcontrolador oferece duas instrues distintas: MOV, para acessar a memria interna, e MOVX (move external), para a memria externa. interessante notar que esta ltima instruo exige sempre endereamento indireto. Por exemplo, a instruo
MOV 20H,A

armazena na posio 20H da memria RAM interna o contedo do acumulador. Por outro lado, para armazenar o mesmo contedo na posio 20H da memria de dados externa, o procedimento seria:
MOV R0,#20H MOVX @R0,A ; coloca o endereo em R0 ; copia A para a posio em R0

1.6.3 Mais detalhes sobre a RAM interna

Os primeiros 48 bytes da RAM interna (00H a 2FH) apresentam ainda algumas particularidades, conforme mostra a figura 5. Os endereos 00H a 1FH compreendem quatro bancos de oito registradores cada. Em cada banco, os registradores so denominados R0, R1, ... R7 (os nomes so repetidos). Estes podem ser endereados por seus nomes nas instrues (como em MOV A,R0), ou ento diretamente atravs dos seus endereos (MOV A,00H). No primeiro caso, o processador precisa decidir ainda a qual banco a instruo se refere, por causa da repetio dos nomes. Esta seleo de banco feita configurando os bits RS1 e RS0 do registrador PSW de acordo com a tabela 2.

WWW.EEL.UFSC.BR/HARI

8051hari.08.05.2004 5/21

EEL7030-UFSC

7F 0F 07

7E 0E 06

7D 0D 05

7C

Fig. 5 - Organizao da parte baixa da RAM interna RS1 0 0 1 1 RS0 0 1 0 1 Banco 0 1 2 3

0C 0B 04 03 R0 - R7 Banco 3 R0 - R7 Banco 2 R0 - R7 Banco 1 R0 - R7 Banco 0

...

7B

7A 0A 02

79 09 01

78 08 00

2FH ... 21H 20H 1FH 18H 17H 10H 0FH 08H 07H 00H

Acima dos bancos de registradores h uma regio de 16 bytes (endereos 20H a 2FH) cujos bits podem ser endereados individualmente, atravs das instrues SETB (set bit), CLR (clear) e CPL (complement). Os endereos desses 128 bits vo de 00 a 7FH, comeando do bit menos significativo do byte 20H e terminando no bit mais significativo do byte 2FH. A instruo SETB 00 vai setar o bit LSB do byte da posio de memria 20H. A instruo CLR 22 faz o que ?

Tab. 2- Seleo dos bancos de registradores do 8051

1.6.4 Os registradores de funes especiais

Os registradores de funes especiais incluem posies de acesso s portas de E/S, registradores de interrupo, registradores da porta serial, temporizadores e registradores aritmticos. Aqueles situados em endereos mltiplos de 8 tambm podem ser endereados bit a bit Os registradores so descritos resumidamente a seguir; os interessados em obter maiores detalhes so convidados a consultar uma das referncias bibliogrficas. P0 (80H), P1(90H), P2 (A0H) e P3(B0H) correspondem a posies de RAM contendo os dados das portas de E/S; os bits individuais so endereados como P0.0, P0.1, etc.; TH1 (8DH), TL1 (8BH), TH0 (8CH) e TL0 (8AH) contm os valores das contagens dos temporizadores/contadores 1 e 0, respectivamente; TCON (88H) e TMOD (89H) so os registradores de controle e modo de operao dos temporizadores/contadores; PCON (87H) permite adaptar o chip a uma situao na qual no h processamento, mas onde se quer manter os contedos das memrias internas (falha de alimentao, por exemplo); SCON (98H) e SBUF (99H) permitem, respectivamente, programar a porta de comunicao serial e armazenar o dado recebido ou a ser transmitido; IE (A8H) e IP (B8H) so registradores associados gesto de interrupo (habilitao e prioridade); SP (81H), PSW (D0H), A (E0H), B (F0H), DPH (83H) e DPL (82H) foram apresentados na seo 0.8.
Endereo Endereo WWW.EEL.UFSC.BR/HARI 8051hari.08.05.2004 6/21

EEL7030-UFSC F8 F0 E8 E0 D8 D0 C8 C0 B8 B0 A8 A0 98 90 88 80 B B ACC PSW FF F7 EF E7 DF D7 CF C7 BF B7 AF A7 9F 97 8F 87

IP P3 IE P2 SCON P1 TCON P0

SBUF TMOD SP TL0 DPL TL1 DPH TH0 TH1 PCON

1.7 Modos de endereamento

1.7.1 Endereamento imediato

O conjunto de instrues oferece diversos modos de endereamento, projetados de modo a agilizar o acesso RAM interna e tambm para facilitar as operaes de manipulao de bits e bytes. O valor do operando faz parte do corpo da instruo e segue o opcode na memria de programa. O operando deve ser precedido do smbolo #, a fim de evitar a confuso com o modo direto. Exemplo: MOV B,#255 - faz o registrador B igual a FFH.

1.7.2 Endereamento direto

Neste modo, a instruo especifica o endereo do operando, que deve ser um nmero de 8 bits. Conforme a seo 1.6, somente dados dos primeiros 128 bytes da memria RAM interna e dos registradores de funes especiais so endereados deste modo. Exemplo: MOV A,25H - traz para o acumulador o contedo do byte 25H da RAM interna.

1.7.3 Endereamento de bits individuais

As instrues que manipulam bits individuais especificam este bit de forma direta, quer sob a forma de um nmero (os endereos dos bits individualmente endereveis da figura 5), quer sob a forma de uma abreviatura, como no caso das portas de E/S ou de outros bits dos registradores de funes especiais. Exemplos: SETB 0FH - seta o bit mais significativo do byte 21H da memria interna; CLR P1.0 - zera o bit menos significativo da porta 1.

1.7.4 Endereamento indireto

A instruo especifica um registrador, cujo contedo o endereo do operando. Este modo pode ser utilizado para enderear tanto a memria interna quanto a memria externa. Se o endereo do operando for de 8 bits, os registradores que podem ser especificados no corpo da instrues so R0, R1 ou SP. Caso o endereo seja de 16 bits, o registrador a ser utilizado tem que ser DPTR. Exemplos: MOV @R1,#15H - coloca o valor 15H no byte endereado por R1; MOV @DPTR,A - copia o valor do acumulador para o byte endereado por DPTR.

1.7.5 Endereamento indexado

Este modo serve apenas para enderear a memria de programa (instruo MOVC). Nesse tipo de acesso, o endereo do operando dado pela soma do contedo de um registrador de base, que pode ser DPTR ou PC, com o contedo do acumulador. Dessa forma, DPTR ou PC apontam para a base
WWW.EEL.UFSC.BR/HARI 8051hari.08.05.2004 7/21

EEL7030-UFSC

de uma tabela enquanto o acumulador seleciona um elemento dentro da tabela. Exemplos: MOVC A,@A+DPTR - o acumulador indica o offset de um byte dentro da tabela que inicia em DPTR e que deve ser copiado para o acumulador; MOVC B,@A+PC - o registrador B recebe uma cpia do valor do byte que est A posies frente do PC.

1.7.6 Endereamento dos registradores R0 a R7

Os opcodes das instrues de acesso aos registradores R0 a R7 utilizam trs dos seus oito bits para especificar o registrador endereado. Desta forma, este modo consegue instrues mais curtas do que o modo direto, por dispensar byte com o endereo. O banco de registradores referenciado aquele que est selecionado pelos bits RS1 e RS0 no instante em que a instruo executada. Exemplo: MOV A,R3 - copia R3 para A.

1.7.7 Endereamento implcito de registradores

Algumas instrues trabalham sempre com um certo registradores, e portanto nenhum byte necessrio para enderear o operando. Exemplo: a instruo DA A atua sempre sobre o acumulador, e por isso no se pode especificar um registrador diferente de A..

1.8 Funcionamento da pilha

importante notar que SP um registrador de 8 bits, e que por isso o tamanho da pilha do 8051 bem menor do que o das pilhas normalmente usadas com outros microprocessadores. Alm disso, SP enderea somente a RAM interna. O funcionamento da pilha tambm diferente, pois aqui o armazenamento se faz no sentido dos endereos crescentes e os bytes so empilhados um a um, de acordo com as seguintes regras:

instruo PUSH: SP incrementado e o byte escrito na posio apontada por SP; instruo POP: o byte da posio apontada por SP copiado para o destino e em seguida SP decrementado; chamadas de sub-rotinas e interrupes: os dois bytes que formam o endereo de retorno so empilhados, com o byte menos significativo no endereo mais baixo; retorno de sub-rotinas e interrupes: os dois bytes que formam o endereo de retorno so copiados para o PC. Desta forma, o registrador SP aponta sempre para o topo da pilha. O valor de SP aps um reset 07H, de modo que a pilha comea, por default, no byte de memria interna 08H, onde inicia tambm o banco de registradores 1. Portanto, se o programa precisar trabalhar com mais de um banco de registradores, deve escolher outro local para a pilha.

1.9 As interrupes

O 8051 tem cinco fontes de interrupo: duas entradas externas (INT0 e INT1), dois temporizadores/contadores (Timer 0 e Timer 1) e o canal de comunicao serial. Conforme descrito na seo 1.3, as entradas das interrupes externas e o canal serial ocupam pinos da porta P3. Os endereos de desvio das interrupes so fixos e dados pela tabela 3. O 8051 permite habilitar ou desabilitar cada interrupo individualmente atravs dos bits EX0, ET0, EX1, ET1 e ES do registrador IE (Interrupt Enable), que aparece na figura 6. Esses bits controlam as interrupes externa 0, do timer 0, externa 1, do timer 1 e do canal serial, respectivamente. O bit EA (Enable All) permite habilitar (1) ou desabilitar (0) todas as interrupes de uma s vez. Para que uma interrupo esteja habilitada, tanto o bit correspondente quanto EA precisam estar setados.

WWW.EEL.UFSC.BR/HARI

8051hari.08.05.2004 8/21

EEL7030-UFSC

Interrupo Interrupo externa 0 Timer 0 Interrupo externa 1 Timer 1 Canal serial

7 6 5 4 3

Endereo 0003H 000BH 0013H 001BH 0023H

2 1 0

Tab. 3 - Endereos de desvio das interrupes

EA ... ... ES ET1 EX1 ET0 EX0

A cada interrupo est associado um de dois nveis de prioridade (alto ou baixo), de acordo com o registrador IP (Interrupt Priority), que aparece na figura 7. Estes nveis so tais que um tratador de interrupo s pode ser interrompido por um pedido de interrupo de nvel superior. Os bits PX0, PT0, PX1, PT1 e PS permitem setar a prioridade das interrupes associadas aos elementos INT0, Timer 0, INT1, Timer 1 e canal serial, respectivamente.
...
7

Fig. 6 - O registrador IE - Interrupt Enable

Alm disso, os bits de 0 a 3 do registrador TCON (figura 8) permitem programar o modo de reconhecimento das interrupes externas INT0 e INT1. Os bits IT0 e IT1 (bits 0 e 2) determinam o modo de reconhecimento das interrupes, se por nvel ou por transio. Quando um destes bits est em 0, a interrupo correspondente tem garantia de ser detectada se o pino permanecer em 0 por pelo menos 12 perodos de clock; quando em 1, a interrupo correspondente acontece quando ocorre uma transio de 1 para 0. Os bits IE0 e IE1 (bits 1 e 3) so flags que sinalizam internamente os pedidos de interrupo. So colocados automaticamente em 1 quando h uma transio de 1 para 0 no pino correspondente e em 0 quando essa interrupo atendida.

Fig. 7- O registrador IP - Interrupt Priority

...

...

PS

PT1

PX1

PT0

PX0

1.10 Os temporizadores / contadores

O 8051 dotado de dois temporizadores/contadores internos programveis, deste ponto em diante chamados simplesmente de timers. So controlados por software e tambm por sinais externos aplicados ao microcontrolador. Os timers so geralmente utilizados para a gerao de eventos aps decorrido um determinado intervalo de tempo (timeouts), na gerao de pedidos de interrupo peridicos, ou ainda na contagem e na medio da largura de pulsos externos. Os registradores associados programao dos timers, TCON e TMOD, aparecem nas figuras 8 e 9.
TF1
7

Fig. 8- O registradorTCON - Timer CONtrol

C/T1
6

TR1

TF0

TR0

IE1

IT1

IE0

IT0

Gate1

Os bits TF0 e TF1 (5 e 7) de TCON so flags associados aos Timers 0 e 1, respectivamente. Cada vez que ocorre um overflow (passagem de FFH para 0) na contagem de um timer, o bit correspondente
WWW.EEL.UFSC.BR/HARI 8051hari.08.05.2004 9/21

Fig. 9- O registrador TMOD - Timer MODes

M1.1

M0.1

Gate0

C/T0

M1.0

M0.0

EEL7030-UFSC

setado, o que gera um pedido de interrupo (que ser atendido se a interrupo correspondente estiver habilitada). TR0 e TR1 (bits 4 e 6) permitem habilitar ou desabilitar (parar) a contagem, respectivamente para Timer 0 e Timer 1. Os bits de 0 a 3 deste registrador dizem respeito s interrupes e foram discutidos na seo 1.9. O registrador TMOD (figura 9) define o modo de funcionamento dos timers, discutido logo adiante.

1.10.1 Habilitao da contagem

Diz-se que um timer est habilitado quando esto satisfeitas todas as condies para que sua contagem progrida com o passar do tempo. A habilitao dos timers depende dos valores atribudos aos bits C/T.x e GATE.x, bem como dos sinais externos aplicados aos pinos T.x e INT.x (entenda-se, deste ponto em diante, x como um nome genrico para 0 ou 1). As condies de habilitao de um timer so as seguintes: o bit TR.x deve estar em 1; se o bit GATE.x estiver em 0, o timer estar habilitado; caso contrrio (bit GATE.x = 1), a habilitao pode ser controlada pelo usurio atravs do pino externo INT.x, da seguinte forma: INT.x = 0: contador desabilitado; INT.x = 1: contador habilitado. Satisfeitas estas condies, a contagem avanar de acordo com a configurao do timer:

temporizador (bit C/T.x = 0): a contagem incrementada a cada 12 ciclos do oscilador interno, o que significa que o contador avana a cada ciclo de instruo do microcontrolador; contador (bit C/T.x = 1): neste modo, a contagem no avana de acordo com o oscilador interno, mas sim a cada transio descendente de um sinal externo, colocado no pino T.x (no confundir com o pino INT.x, utilizado na habilitao).

1.10.2 Aplicaes

A possibilidade de se habilitar um timer externamente atravs do pino INT.x permite medir a largura de pulsos externos. Para tanto, conecta-se o sinal cuja largura se deseja medir ao pino INT.x, com o timer correspondente configurado como temporizador (C/T.x = 0) e com o bit GATE.x = 1. Desta forma, a contagem avanar enquanto o sinal externo estiver em nvel alto, obtendo-se uma contagem proporcional durao do pulso. A largura do pulso pode ento ser calculada a partir do perodo do sinal de clock. possvel tambm contar pulsos externos. Para tanto, conecta-se o sinal a medir ao pino T.x, com o contador configurado como contador (C/T.x = 1) e com o bit GATE.x = 0. Desta forma, a contagem avanar a cada pulso do sinal externo. Os dois mecanismos acima podem ainda ser combinados para contar pulsos de um sinal externo somente durante um intervalo de tempo determinado por outro sinal externo. Para tanto, configura-se o timer como contador (bit C/T.x = 1) com o bit GATE.x=1. Desta forma, a contagem avanar de acordo com os pulsos recebidos no pino Tx, mas somente enquanto o nvel em INT.x estiver em 1.

1.10.3 Modos de operao

Cada timer pode operar em um de quatro modos de operao diferentes. O modo de operao definido pelos valores dos bits M0.x e M1.x do registrador TMOD.

Modo 0 (M1.x = 0 e M0.x = 0)

Neste modo, os registradores TLx e THx so vistos como um contador de 13 bits, formado por THx e pelos 5 bits menos significativos de TLx. Os 3 bits mais significativos de TLx so indeterminados e
WWW.EEL.UFSC.BR/HARI 8051hari.08.05.2004 10/21

EEL7030-UFSC

devem ser ignorados. O registrador THx pode ser visto como um contador de 8 bits, cuja freqncia de contagem igual a 1/32 da freqncia de clock. Este modo existe por razes de compatibilidade com a famlia MCS48, mais antiga.

Modo 1 (M1.x = 0 e M0.x = 1)

O funcionamento deste modo semelhante ao do modo 0. A nica diferena que o par de registradores TLxTHx visto como um contador de 16 bits. A figura 10 representa o funcionamento dos timers nos modos 0 e 1. Note a representao do bit C/T.x, em forma de uma chave que seleciona a fonte de pulsos de clock para o timer e tambm a sada overflow, que gera o pedido de interrupo associado. Essa figura mostra ainda o mecanismo de habilitao da contagem, descrito no incio desta seo.
OSC /12 C/T=0 Tx PIN C/T=1 TRx GATE TLx (5 bits) (8 bits) THx (8 bits)

overflow TFx INTERRUPT

CONTROL

INTx PIN

Fig. 10- Funcionamento dos timers nos modos 0 e 1

Modo 2 (M1.x = 1 e M0.x = 0)

Neste modo, o registrador TLx funciona como um contador recarregvel de 8 bits, conforme a figura 11. O registrador THx contm o valor que recarregado automaticamente em TLx sempre que a contagem deste sofre um overflow (passagem de FFH para 00). O overflow faz tambm com que o flag TFx seja setado e portanto gera um pedido de interrupo, que ser atendido de acordo com as regras de habilitao das interrupes. O valor de THx no sofre qualquer alterao e TLx retoma a contagem a partir do valor carregado.
OSC /12 C/T=0 Tx PIN C/T=1 TRx GATE THx INTx PIN (8 bits) TLx overflow TFx

(8 bits) CONTROL

INTERRUPT

Fig. 11 - Funcionamento dos timers no modo 2

Modo 3 (M1.x = 1 e M0.x = 1)

TL0 e TH0 funcionam como dois contadores independentes de 8 bits, conforme a figura 12. Note que TR1 e TF1 so desviados do Timer 1 e utilizados para controlar TH0.
WWW.EEL.UFSC.BR/HARI 8051hari.08.05.2004 11/21

EEL7030-UFSC

O par de registradores TL1TH1 continua funcionando como um contador de 16 bits. Contudo, no se pode desabilitar sua contagem atravs de TR1, e TF1 no reage quando ocorre overflow da contagem em TL1TH1. Para desabilitar a contagem de TL1TH1 quando TL0TH0 estiver no modo 3, deve-se colocar TL1TH1 tambm no modo 3. Ento, se o Timer 0 estiver no modo 3 e o Timer 1 for colocado no modo 3, o par TL1TH1 pra de contar e preserva seu valor at que outro modo de funcionamento seja escolhido para o Timer 1.
INT1 PIN GATE

0 se modo 3 para timer 1

C/T=1

CONTROL

TH1 TL1

T1 PIN C/T=0 TR1 OSC /12 C/T=0 T0 PIN C/T=1 GATE TR0 CONTROL

TH0 (8 bits)

overflow

TF1

INTERRUPT

(8 bits) CONTROL

TL0

overflow

TF0

INTERRUPT

INT0 PIN

Fig. 12 - Timer 0 no modo 3 e alteraes no timer 1

1.11 O canal serial

A interface serial no 8051 conta com dois registradores de dados, um deles utilizado na transmisso e outro na recepo. O conjunto de instrues, contudo, referencia ambos pelo nome SBUF. A distino entre eles feita de acordo com a natureza da operao, escrita ou leitura. Desta forma, escrever em SBUF implica no envio do byte escrito atravs da interface serial; analogamente, a leitura desse registrador retorna o ltimo byte recebido. O controle do canal serial feito pelo registrador SCON, apresentado na figura 13, e pelo bit SMOD do registrador PCON, que aparece na figura 14. Os bits SM0 e SM1 do registrador SCON selecionam o modo de funcionamento, de acordo com a tabela 4. SM0
7

SM1

Fig. 13 - O registrador PCON

6

SM2

REN

TB8

RB8

TI

RI

SMOD

...

Fig. 14 - O registrador PCON

...

...

GF1

GF0

PD

IDL

WWW.EEL.UFSC.BR/HARI

8051hari.08.05.2004 12/21

EEL7030-UFSC

SM0 0 0 1 1

SM1 0 1 0 1

Modo 0 1 2 3

Tipo Sncrona, HD Assncrona, FD Assncrona, FD Assncrona, FD

Bits 8 10

Taxa de TX Fclock/12 Varivel Fclock/32 ou /64 Varivel

Tab. 4 - Modos de funcionamento do canal serial

Modo 0 (SM0 = 0 e SM1 = 0)

Este modo implementa a comunicao sncrona de palavras de 8 bits. As palavras so transmitidas e recebidas atravs do pino RxD, o que significa que, neste modo, apenas a comunicao half-duplex (HD, transmisso nos dois sentidos, mas no simultnea) possvel. O sinal de clock necessrio para o sincronismo enviado pelo pino TxD. A taxa de transmisso fixa e igual a 1/12 da freqncia do clock do sistema. Nos demais modos, os dados so enviados atravs do pino TxD e recebidos atravs do pino RxD. Assim, esses modos permitem comunicao full-duplex (FD, transmisso simultnea nos dois sentidos).

Modo 1 (SM0 = 0 e SM1 = 1)

f clock 2 SMOD , 32 12(256 - TH1)

A palavra transmitida composta por 10 bits: um start bit (nvel lgico 0), oito bits de dados, e um stop bit (nvel lgico 1). A taxa de transmisso dada pela equao
Tx =

(1)

onde SMOD o bit 7 do registrador PCON (figura 14) e TH1 o registrador mais significativo da contagem do timer 1.

Modo 2 (SM0 = 1 e SM1 = 0)

Cada palavra de dados composta de 11 bits. O bit adicional enviado o bit TB8 de SCON. Na recepo, este bit que se l em RB8. A taxa de transmisso pode ser escolhida entre 1/64 (SMOD = 0) ou 1/32 (SMOD = 1) da freqncia de clock do sistema.

Modo 3 (SM0 = 1 e SM1 = 1)

Igual ao modo 2 exceto pela taxa de transmisso, dada tambm pela equao 0.2. O bit SM2 do registrador SCON tem diferentes interpretaes, dependendo do modo de operao selecionado: no modo 0, no tem qualquer efeito, devendo permanecer em 0; no modo 1, inibe (SM2 = 1) ou habilita (0) a gerao de um pedido de interrupo da porta serial quando da recepo de um stop bit invlido; nos modos 2 e 3, permite habilitar a comunicao entre vrios 8051.

REN (Reception ENable) habilita a recepo. Quando est em 1, o primeiro start bit em RxD implica recepo de um dado em SBUF. TI o bit de requisio de interrupo da transmisso. setado pelo hardware aps a transmisso do oitavo bit de dados quando no modo 0, e no incio da transmisso do stop bit nos outros modos. O bit RI o bit de requisio de interrupo na recepo. setado pelo hardware no momento da recepo do oitavo bit de dados no modo 0, ou durante a recepo de um stop bit nos outros modos. TI e RI devem ser reinicializados pelas rotinas de tratamento das respectivas interrupes de modo a habilitar novas interrupes.
WWW.EEL.UFSC.BR/HARI 8051hari.08.05.2004 13/21

1.12 Sistema de desenvolvimento Avocet

EEL7030-UFSC

Um sistema de desenvolvimento um sistema que permite fazer a edio, depurao e teste de programas para um determinado tipo de processador. A maioria dos sistemas de desenvolvimento para microprocessadores e microcontroladores se baseiam no PC. Normalmente so necessrios um editor de programas, um cross-assembler e/ou um compilador e um linker, alm de simuladores ou emuladores. Muitos cross-assemblers permitem a incluso de macros, que so trechos de programas fontes aos quais atribudo um nome. Este nome pode ento ser usado em qualquer parte do programa como se fosse uma instruo.

1.12.1 Sistema de desenvolvimento Avocet

Dentre as diversas ferramentas de software para o desenvolvimento de programas para a famlia 8051, uma das mais conhecidas o conjunto da Avocet, ilustrado na figura 15. Praticamente todos os fornecedores de software para este tipo de desenvolvimento apresentam o mesmo elenco de programas utilitrios.

1.12.2 Roteiro de elaborao de um programa

1.12.2.1 Edio do Programa Fonte 1.12.2.2 Montagem
AVMAC51 <nome>

Esta seo apresenta os passos a serem seguidos para a elaborao de um programa para microcontroladores da famlia 8051, utilizando as ferramentas da Avocet. Utilizando um editor de texto simples, que permita gravar arquivos em formato ASCII, criar o programa fonte. O nome do arquivo deve ter no mximo oito letras e extenso .ASM. A sintaxe para chamar o assembler , no caso do exemplo acima: Nesta etapa, so gerados os arquivos <nome>.obj e <nome>.prn contendo, respectivamente, os cdigos hexadecimais correspondentes s instrues e a listagem para consulta dos resultados.

WWW.EEL.UFSC.BR/HARI

8051hari.08.05.2004 14/21

EEL7030-UFSC

X.C AVC

Y.ASM AVMAC51

Programa Fonte em Assembly

SIMULADOR X.OBJ AVLIB Y.OBJ AVLINK XYZ.HEX CARREGADOR

XY.LIB

GRAVADOR DE EPROM HARDWARE

1.12.2.3 Linkagem

Fig. 15 - Conjunto de ferramentas de desenvolvimento

A sintaxe para chamar o linker , no caso do exemplo acima:

AVLINK51 <nome>=<novo nome>

Nesta etapa, so gerados os arquivos <novo nome>.hex e <novo nome>.map contendo, respectivamente, os cdigos hexadecimais em arquivo-texto e o mapa de linkagem. O sistema oferece, atravs da sintaxe <nome>=<novo nome>, a oportunidade de criar um programa final (.HEX) com nome diferente do arquivo-fonte, mas esta facilidade raramente til. Normalmente utiliza-se a sintaxe
AVLINK51 <nome>=<nome>.

1.12.2.4 Simulao

Um simulador um programa que roda em um determinado computador e simula a operao de uma outra CPU. O simulador da Avocet chamado atravs do comando AVSIM51

1.12.2.5 Gravao em EPROM

Uma vez depurado e funcionando, o programa est pronto para ser colocado na EPROM do sistema que utiliza o microcontrolador.

1.12.2.6 Utilizao do simulador AVSIM51

Chame o programa: AVSIM51; escolha a opo C (8031); tecle L (Load) para carregar um programa; digite P (Program) para escolher um programa; digite o nome do programa a ser carregado, com a extenso .HEX, e finalize com Enter; tecle ESC. Esta tecla desloca o cursor alternadamente entre a linha de comandos (na parte inferior da tela) e a parte superior da tela, onde so exibidos os registradores do 8031; aps o primeiro toque da tecla ESC, o cursor estar no campo de registradores, mais especificamente sobre o campo PC (Program Counter). Digite o endereo do incio do programa;
WWW.EEL.UFSC.BR/HARI 8051hari.08.05.2004 15/21

EEL7030-UFSC

a partir deste ponto, esto disponveis os comandos da tabela Error! Reference source not found.; para sair do programa de simulao, digite ESC, Q (Quit), E (Exit). A representao de constantes na tela do simulador se d segundo a conveno da tabela 0.10. Sistema de numerao Decimal Hexadecimal Binrio 255 $FF ou 0FFH %1111 ou 1111B Notao

1.13 Exerccios

Tab. 6 - Representao de constantes no AVSIM51

1. Estude as instrues que aparecem no programa abaixo e procure determinar o valor do acumulador ao final da execuo. Crie um arquivo-fonte com o programa, gere o arquivo .hex e simule-o no AVSIM51. So necessrias as diretivas ORG e END, que constam dos anexos.
MOV R1,#3 MOV R3,#4 INC @R1 MOV A,@R1 MOV DPTR,#MENS MOVC A,@A+DPTR SJMP $ DB "1234567890ABCDE",0 END

MENS

2. Use o simulador para ver a troca dos bancos de registradores no programa abaixo( BANCO.asm) ORG 2000H;
MOV A,12 INICIO: CLR RS0 CLR RS1 MOV R0,A MOV R1,A MOV R2,#00H MOV R3,#00H INC A SETB RS0 MOV R0,A MOV R1,A MOV R2,#11H MOV R3,#11H INC A CLR RS0 SETB RS1 MOV R0,A MOV R1,A MOV R2,#22H MOV R3,#22H INC A SETB RS0 MOV R0,A MOV R1,A MOV R2,#33H MOV R3,#33H INC A JMP INICIO END ; confirme no simulador o que faz esta instruo ? ; DADOS NO BANCO0 RS1=RS0=00

; DADOS NO BANCO1

RS1 RS0 = 01

; DADOS NO BANCO2

RS1 RS0 = 10

; DADOS NO BANCO3

RS1

RS0 = 11

WWW.EEL.UFSC.BR/HARI

8051hari.08.05.2004 16/21

EEL7030-UFSC

3. O programa abaixo l a porta P1. Se o valor lido for par, incrementa R2; em caso contrrio, incrementa R1. Os dados pares so colocados na porta P2 e os dados mpares na porta P3; todos os dados so armazenados seqencialmente a partir da posio de memria 20H
ORG 2000H MOV R0,#20H MOV R1,#0H MOV R2,#0H INICIO:MOV A,P1 MOV @R0,A ANL A,#01 JNZ IMPAR PAR: INC R2 MOV A,@R0 MOV P2,A INC R0 JMP INICIO IMPAR:INC R1 MOV A,@R0 INC R0 MOV P3,A JMP INICIO END PARIDADE.ASM e P1.DAT ; INICIO DO ARMAZENAMENTO ; CONTADOR DOS IMPARES ; CONTADOR DOS PARES ; GRAVA DADO ; VER SE PAR OU IMPAR

; MOSTRA DADO

Este programa utiliza a porta P1 como porta de entrada, dentro do simulador. Esta entrada de dados pode ser feita por meio de um arquivo (ideal quando existem muitos dados ) ou com uma entrada manual, neste caso desloque o cursor at a porta P1 e digite ali o valor pretendido. Tambm pode-se associar um arquivo a essa porta. Cada vez que o programa acessa a porta, um novo caracter do arquivo lido. O valor lido o valor hexadecimal do caracter, incluindo espaos em branco e caracteres de fim de linha (0DH, 0AH). Opcionalmente, pode-se fazer com que a leitura do arquivo recomece do incio sempre que o programa chegar ao fim do arquivo, o que garante uma fonte ininterrupta de dados para simulao. Para o programa acima, crie com um editor de texto um arquivo chamado P1.DAT, contendo a linha: 0123456789 e um ENTER no final. Monte o programa e carregue-o no AVSIM51. Para associar o arquivo de entrada porta P1, siga os passos abaixo: use o comando IO, opo Open; digite o nome do arquivo de entrada, P1.DAT; perguntado se a leitura deve recomear do incio, responda Yes; perguntado se deseja criar um arquivo de sada, responda somente com Enter (no cria arquivo de sada); perguntado sobre o modo de IO TRIGGER, selecione Opcode access; perguntado sobre o modo de transferncia de IO, digite P1,IN.

Em seguida, comece a simulao. Observe que, cada vez que o programa faz um acesso de leitura porta P1, um novo caracter do arquivo P1.DAT lido, como se estivesse presente na porta nessa hora. Os dados escritos nas portas P2 e P3 podem ser observados no simulador. Opcionalmente, v. pode criar um arquivo de sada e examinar os dados colocados l depois que encerrar a simulao.

Uma vez entendido o funcionamento do programa acima use a instruo CJNE Rn,#dado,endereo para fazer com que o programa fique em um loop infinito ( JMP $) quando tiver encontrado 3 nmeros do mesmo tipo.
WWW.EEL.UFSC.BR/HARI 8051hari.08.05.2004 17/21

EEL7030-UFSC

Crie um outro arquivo de dados P2.DAT, faa os mesmos testes e explique a diferena existente nos dois arquivos.!!!!!!!

1.14 Referncias bibliogrficas

[Mors88] [Inte89] [Siem90] [Silv94] [Nico00]

Morse, Stephen P.: Microprocessadores 8086/8088 Arquitetura, projeto, sistemas e programao. Editora Campus, Rio de Janeiro (1988)

1.15 Sistemas de Desenvolvimento na Internet avmac51 %1 ;pause avlink51 %1=%1 hexbin %1.hex %1.COM I Avsim51
AVOCET AV.BAT

INTEL CORPORATION. 8-bit Embedded Controller Handbook. Santa Clara, 1989. Microcomputer Components SAB 80C515 / 80C535. Siemens A.G. (1990) da Silva Jr., Vidal Pereira: Aplicaes Prticas do Microcontrolador 8051. Editora rica Ltda., Tatuap - SP - Brasil (1994). ISBN 085-7194-194-7 Nicolosi Denys: Microcontrolador 8051 detalhado. Editora rica Ltda., Tatuap - SP Brasil (2000). ISBN 085-7194-721-x www.eel.ufsc.br\eel7030

PINNACLE ---------- VERSO P52V1130

http://www.vaultbbs.com/pinnacle/

FRANKLIN

http://www.fsinc.com http://www.fsinc.com/devtools/Default.htm
KEIL

http://www.keil.com/c51/

WWW.EEL.UFSC.BR/HARI

8051hari.08.05.2004 18/21

2 - Conjunto de instrues do 8051

2.1 Abreviaturas utilizadas na tabela de instrues
Abreviatura Rn @Ri #dado8 #dado16 Direto Bit End16 End11 End. rel. Interpretao registrador R0 a R7 do banco selecionado por RS1 e RS0 endereamento indireto do byte endereado por Ri; i 1 endereamento imediato; dado8 uma constante de 8 bits endereamento imediato; dado16 uma constante de 16 bits endereamento direto; direto um endereo da RAM interna endereamento direto de um bit da memria RAM interna ou SFR endereo de 16 bits (LJMP e LCALL) endereo de 11 bits (SJMP e SCALL) endereamento relativo (SJMP e todos os JMPs condicionais) Funo Definir ende. montagem Criar sinnimos Criar variveis Criar vetores Criar strings ASCII Incluir arquivos-fonte Indica final de programa

EEL7030-UFSC

Diretiva ORG EQU

2.2 Principais diretivas

Significado Origin Equate Define byte Define byte Define byte Include End

DB <valor> DB <valor>,.. DB <string> %INCLUDE END

2.3 As instrues

Exemplo ORG 2000H CR EQU 0DH; LF EQU 0AH CONTAGEM DB 00H TABELA DB 15H, 22H, 35H MSG DB Mensagem 1 %INCLUDE RET.ASM END

As tabelas a seguir apresentam o conjunto de instrues do microcontrolador 8051. As colunas B e C indicam, respectivamente, o nmero de bytes e o nmero de ciclos de clock de cada instruo. As colunas CY, AC e OV de cada tabela indica como cada instruo afeta, respectivamente, os flags de carry, auxiliary carry e overflow, de acordo com a seguinte notao: 0: o flag resetado nesta operao; 1: o flag setado nesta operao *: o flag afetado e seu valor pode ser 0 ou 1, dependendo do resultado da operao. Observe que s algumas instrues alteram os flags!!!!. -: o flag no afetado.

2.3.1 Instrues aritmticas

Mnem. ADD ADD ADD ADD ADDC ADDC Operando A,Rn A,direto A,@Ri A,#dado8 A,Rn A,direto

Descrio Soma registrador ao acumulador Soma byte ao acumulador Soma byte no endereo Ri a A Soma dados imediatos a A Soma o registrador e o carry a A Soma byte e o carry a A WWW.EEL.UFSC.BR/HARI

B 1 2 1 2 1 2

C 1 1 1 1 1 1

CY * * * * * *

AC * * * * * *

OV * * * * * *

8051hari.08.05.2004 19/21

EEL7030-UFSC ADDC ADDC SUBB SUBB SUBB SUBB INC INC INC INC DEC DEC DEC DEC INC MUL DIV DA A,@Ri A,#dado8 A,Rn A,direto A,@Ri A,#dado8 A Rn Direto @Ri A Rn Direto @Ri DPTR AB AB A Soma byte no endereo Ri e carry a A Soma dados imediatos e o carry a A Subtrai Rn e borrow de A: A = A-CY-Rn Subtrai byte e borrow do acumulador Subtrai byte no end. Ri e borrow de A Subtrai dados imediatos e borrow de A Incrementa acumulador Incrementa registrador Incrementa byte Incrementa byte no endereo Ri Decrementa acumulador Decrementa registrador Decrementa byte Decrementa byte no endereo Ri Incrementa datapointer Multiplica A e B, resultado em BA Divide A/B, quociente em A e resto em B Ajuste do acumulador aps adio BCD 1 2 1 2 1 2 1 1 2 1 1 1 2 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 2 4 4 1 * * * * * * 0 0 * * * * * * * * * * * * * * * * 0 -

2.3.2 Instrues lgicas

Mnem. ANL ANL ANL ANL ANL ANL ORL ORL ORL ORL ORL ORL XRL XRL XRL XRL XRL XRL CLR CPL RL RLC RR RRC SWAP Operando A,Rn A,direto A,@Ri A,#dado8 direto,A dir,#dado8 A,Rn A,direto A,@Ri A,#dado8 direto,A dir,#dado A,Rn A,direto A,@Ri A,#dado8 direto,A dir,#dado A A A A A A A

2.3.3 Instrues de manipulao de bits

Mnem. CLR CLR SETB SETB CPL CPL ANL ANL ORL ORL MOV MOV Operando C bit C bit C bit C,bit C,/bit C,bit C,/bit C,bit bit,C

Descrio AND entre registrador e acumulador AND entre byte e acumulador AND entre o contedo do endereo Ri e A AND entre dado imediato e o acumulador AND entre acumulador e byte AND entre dado imediato e byte OR entre registrador e acumulador OR entre byte e acumulador OR entre o contedo do endereo Ri e A OR entre dado imediato e o acumulador OR entre acumulador e byte OR entre byte e dado imediato XOR entre o acumulador e Registrador XOR entre acumulador e byte XOR entre A e o contedo do endereo Ri XOR p/ dado imediato e o acumulador XOR entre acumulador e byte XOR entre byte e dado imediato Zera o acumulador Complementa o acumulador Rotaciona o acumulador para a esquerda Rotaciona A para a esquerda pelo carry Rotaciona A direita Rotaciona A direita pelo carry Permuta os bits (3-0) e (7-4) de A

B 1 2 1 2 2 3 1 2 1 2 2 3 1 2 1 2 2 3 1 1 1 1 1 1 1

C 1 1 1 1 1 2 1 1 1 1 1 2 1 1 1 1 1 2 1 1 1 1 1 1 1

CY * * -

AC -

OV -

Descrio Reseta CY Reseta o bit endereado Seta o CY Seta o bit endereado Complementa CY Complementa o bit endereado AND entre o bit endereado e CY AND entre CY e complemento do bit OR entre CY e o bit endereado OR entre CY e complemento do bit Copia bit endereado para CY Copia CY para bit endereado WWW.EEL.UFSC.BR/HARI

B 1 2 1 2 1 2 2 2 2 2 2 2

C 1 1 1 1 1 1 2 2 2 2 1 2

CY 0 1 * * * * * * -

AC -

OV -

8051hari.08.05.2004 20/21

2.3.4 Instrues de movimentao de dados

Mnem. Operando

EEL7030-UFSC

2.3.5 Instrues de controle de fluxo

Mnem. ACALL LCALL RET RETI AJMP LJMP SJMP JMP JZ JNZ JC JNC JB JNB JBC CJNE CJNE CJNE CJNE DJNZ DJNZ NOP Operando end11(2k) end16 (64k)

MOV MOV MOV MOV MOV MOV MOV MOV MOV MOV MOV MOV MOV MOV MOV MOV MOVC MOVC MOVX MOVX MOVX MOVX PUSH POP XCH XCH XCH XCHD

A,Rn A,direto A,@Ri A,#dado8 Rn,A Rn,direto Rn,#dado8 direto,A direto,Rn direto,direto direto,@Ri dieto,#dado8 @Ri,A @Ri,direto @Ri,#dado8 DPTR,#dad16 A,@A+DPTR A,@A+PC A,@Ri A,@DPTR @Ri,A @DPTR,A Direto Direto A,Rn A,direto A,@Ri A,@Ri

Descrio Move registrador para acumulador Move byte para acumulador Move contedo do endereo Ri para A Move dados imediatos para acumulador Move acumulador para registrador Move byte para registrador Move dados imediatos para registrador Move acumulador para byte Move registrador para byte Move da byte1 para a byte2 Move contedo do endereo Ri p/ byte Move dados imediatos para byte Move A para o endereo em Ri Move byte para o endereo em Ri Move dado imediato p/ endereo em Ri Carrega DPTR com constante de 16 bits Move byte endereado por DPTR+A para A Move byte endereado por PC+A para A Move RAM externa (end. de 8 bits) p/ A Move RAM externa (end. de 16 bits) p/ A Move A p/ RAM externa (end. de 8 bits) Move A p/ RAM externa (end. de 16 bits) Move byte para a pilha (stack) Retira byte da pilha (stack) Permuta A com Rn Permuta A com byte Permuta A com o contedo do endereo Ri Permuta nibble inferior de A c/ byte

B 1 2 1 2 1 2 2 2 2 3 2 3 1 2 2 3 1 1 1 1 1 1 2 2 1 2 1 1

C 1 1 1 1 1 2 1 1 2 2 2 2 1 2 1 2 2 2 2 2 2 2 2 2 1 1 1 1

CY -

AC -

OV -

end11 (2k) end16 (64k) end. rel. @A+DPTR end. rel. end rel. end rel. end rel. bit,end. rel. bit,end. rel. bit,end. rel. A,direto,end. rel. A,#dado8,end. rel. Rn,#dado8,end. rel. @Ri,#dado8,end. rel. Rn,end.rel direto,end. rel.

Descrio Chamada de sub-rotina Chamada de sub-rotina Retorno de sub-rotina Retorno de interrupo Desvio incondicional Desvio incondicional Desvio incondicional Desvio indireto relativo a DPTR Desvio se A = 0 Desvio se A 0 Desvio se CY = 1 Desvio se CY =0 Desvio se bit = 1 Desvio se bit = 0 Desvio se bit =1; zera bit Desvio se A byte Desvio se A dado imediato Desvio se Rn dado imediato Desvio se byte endereado dado Decrementa Rn; desvio se Rn 0 Decrementa byte e desvia se 0 Instruo sem efeito

B 2 3 1 1 2 3 2 1 2 2 2 2 3 3 3 3 3 3 3 2 3 1

C 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 1

CY * * * * -

AC -

OV -

WWW.EEL.UFSC.BR/HARI

8051hari.08.05.2004 21/21