Академический Документы
Профессиональный Документы
Культура Документы
SUMRIO 4.12. O Transistor como Chave O Corte e a Saturao 4.14. O Inversor Lgico Bsico Empregando TBJ
A Regio de Corte Para vI < 0,5 V, uma corrente desprezvel atravessa a JBE, que pode ser considerada reversamente polarizada. JCB tambm est reversamente polarizada, pois a tenso do coletor est maior que da base. Assim, o transistor est em corte: iB = 0 iE = 0 iC = 0 vC = VCC
1/8
A Regio Ativa Para uma corrente aprecivel atravessar JBE deve-se fazer vI 0,7 V. A corrente de base calculada por:
iB =
v I VBE v I 0,7 RB RB
iC = iB
A garantia de que o transistor est na regio ativa uma tenso positiva entre coletor e a base (JBE reversamente polarizado):
vCB 0
A Regio de Saturao A saturao ocorre quando se tenta forar uma corrente no coletor maior do que o circuito do coletor capaz de fornecer enquanto mantm-se a operao no modo ativo. A corrente mxima que o coletor pode exigir sem que o transistor saia do modo ativo determinada fazendo vCB = 0:
2/8
Na saturao tem-se 0,1V v CE 0,3V , define-se assim VCE ,sat 0,2V . Se o transistor levado a uma saturao intensa, aumenta-se a polarizao direta de JCB, e VCE,sat diminui, conseqentemente. A corrente de coletor na saturao calculada por I C,sat = VCC VCE ,sat RC
.
Para garantir a saturao, deve-se forar a corrente de base como sendo pelo menos I B( EOS) =
I C,sat (EOS Edge of Saturation Incio de Saturao).
O fator de saturao forado (overdrive factor) o fator multiplicativo do valor de IB(EOS) em que se mantm IB para se garantir a saturao, usualmente 2 a 10 vezes. A razo entre IC,sat e IB na saturao chamada de forado (forado), e um valor imposto ao circuito: forado = I C,sat IB
3/8
4/8
Figura 4.60 Inversor lgico bsico empregando TBJ. O inversor lgico utiliza os modos de saturao e corte do transistor. Com vI alto (perto de VCC), o transistor conduz saturado, v O = VCE ,sat 0V . Com vI baixo (perto de zero ou VCE,sat) o transistor est em corte, v O VCC . Numa lgica positiva, o circuito funciona como um inversor.
o Nvel de tenso alto corresponde ao nvel lgico 1 (verdadeiro). o Nvel de tenso baixo corresponde ao nvel lgico 0 (falso).
5/8
Figura 4.61 Caracterstica de transferncia de tenso para o circuito da figura 4.60 com RB = 10k, = 50 e VCC = 5V. Para vI = VCE,sat = 0,2V, vO = VOH = 5V. Para vI = VIL, o transistor inicia a conduo, portanto VIL 0,7V. Para VIL < vI < VIH, o transistor est na regio ativa, operando como um amplificador com ganho para pequenos sinais de
Av
vo RC R 1 = C = 50 = 5V / V vi R B + r RB 10
VCC VCE ,sat I B = I B(EOS) = RC = 0,0096mA
6/8
VIH = I B(EOS )R B + VBE = 1,66V Para vI = VOH = 5V, o transistor est fortemente saturado com: v O = VCE ,sat 0,2V
VCC VCE ,sat forado = RC 4,8 = = 1,1 VOH VBE 0,43 RB
Margens de rudo: MR H = VOH VIH = 5 1,66 = 3,34V MR L = VIL VOL = 0,7 0,2 = 0,5V O ganho de tenso na regio de transio : VOL VOH 0,2 5 = = 5V / V VIH VIL 1,66 0,7 (por coincidncia, igual ao valor aproximado encontrado anteriormente) Exemplo: Implementar o circuito mostrado no simulador de circuitos, e observar vO quando vI uma onda quadrada que assume valores de 0V e 5V. Observar vO sobrepondo um sinal de rudo com 0,1V (e 1V) de pico quadrada.
Portas lgicas
Anlise de uma porta nou e uma porta nand utilizando a tecnologia RTL (Resistor Transistor Logic).
Uma famlia importante de circuitos lgicos com TBJ saturado a famlia TTL (Transistor Transistor Logic). H uma limitao de velocidade em circuitos que usam TBJ saturados, pois necessrio um tempo relativamente longo para cortar o transistor saturado.
7/8
Para atingir a velocidades de resposta elevadas, o transistor no deve entrar em saturao. Esse o caso da lgica ECL (Emitter-Coupled Logic).
REFERNCIAS
SEDRA, Adel S. e SMITH, Kenneth S. Captulo 3 Diodos, em Microeletrnica. 4a. Edio. Makron Books Ltda, So Paulo, 1998.
8/8