37 CAPTULO 3 CIRCUITOS SEQUENCIAIS I: REGISTRADORES Sumrio 3.1. Introduo ................................................................................................................................. 39 3.2. Transferncia Serial de Dados: Registradores de Deslocamento (Reg.

. ESSS) ................... 40 3.2.1. Transferncia Dados Registrador .................................................................................... 40 Registrador ........................................................................... 41

3.2.2. Transferncia Registrador

3.2.3. Outros Registradores de Deslocamento ............................................................................... 42 3.3. Transferncia Paralela de Dados (Reg. EPSP)....................................................................... 43 3.3.1. Transferncia Dados Registrador .................................................................................... 43 Registrador ........................................................................... 43

3.3.2. Transferncia Registrador

3.4. Transferncia Serial x Paralela ............................................................................................... 45 3.5. Configuraes Hbridas (Reg. ESSP e EPSS)......................................................................... 46 3.5.1. Registrador ESSP ................................................................................................................. 46 3.5.2. Registrador EPSS ................................................................................................................. 46 3.6. Exerccios de Fixao ................................................................................................................ 48

Curso de Lgica Sequencial Cap. 3: Circuitos Sequenciais I: Registradores

Prof. Marcelo Wendling

38 CAPTULO 3 CIRCUITOS SEQUENCIAIS I: REGISTRADORES A partir de agora, estudaremos algumas aplicaes de flip-flops, ou elementos de memria, em circuitos sequenciais. O primeiro estudo a ser realizado a de Circuitos Registradores, que nada mais so que circuitos capazes de armazenar dados binrios. Aps esse captulo voc dever ser capaz de: (1) Entender o funcionamento de circuitos registradores e suas topologias; (2) Projetar um registrador a partir das especificaes necessrias; e (3) Entender basicamente a estrutura de sistemas de transmisso que utilizam registradores.

Curso de Lgica Sequencial Cap. 3: Circuitos Sequenciais I: Registradores

Prof. Marcelo Wendling

39 3.1. Introduo O uso mais comum de flip-flops no armazenamento de dados binrios, nmeros BCD, etc. Esses dados so geralmente armazenados em grupos de flip-flops denominados registradores. Basicamente, um registrador consiste em um grupo de FF tipo D que atua no armazenamento de dados binrios, pois um FF tem a capacidade de armazenar somente um bit, e de realizar a transferncia dele. A figura 3.1 ilustra o uso de um FF tipo D no armazenamento de um dado de um bit:

Figura 3.1 Flip-flop tipo D utilizado no armazenamento de um bit.

Podemos observar que o valor lgico que est atualmente presente em A transferido para o FF B na transio negativa do pulso transfer. Portanto, aps esta transio, a sada B ter o mesmo valor de A. Estudaremos apenas aplicaes envolvendo FF tipo D, porm outros FF podem ser utilizados, desde que sejam analisadas suas caractersticas.

Curso de Lgica Sequencial Cap. 3: Circuitos Sequenciais I: Registradores

Prof. Marcelo Wendling

40 3.2. Transferncia Serial de Dados: Registradores de Deslocamento (Reg. ESSS) O grupo de FF organizado de modo que os nmeros binrios a serem armazenados sejam deslocados de um FF para o FF seguinte, a cada pulso de clock.

3.2.1. Transferncia Dados

Registrador

Consiste em inserir dados na entrada do registrador, respeitando o nmero de bits, e efetuar o nmero de pulsos de clock necessrios para que todo o dado seja inserido no registrador. A figura 3.2 mostra um registrador ESSS de 4 bits, um FF para cada bit a ser armazenado.

Figura 3.2 Registrador ESSS de 4 bits.

Observe que os FF esto conectados de tal modo que o valor da sada X3 transferido para X2, o de X2 transferido para X1 e o de X1 para X0. Isto significa que, quando ocorre uma transio negativa do pulso de deslocamento, cada FF assume o valor armazenado anteriormente pelo FF que est sua esquerda.

Exemplo: Possuindo o dado 1102, escreva a tabela verdade da transferncia de dados para o registrador da figura abaixo, considerando que inicialmente ele foi limpo.

Curso de Lgica Sequencial Cap. 3: Circuitos Sequenciais I: Registradores

Prof. Marcelo Wendling

41 Q1 (LSB) Q3 (MSB)

CLK

D1

D2

D3

Q2

1 1 0 X

0 1 1 0

0 0 1 1

0 1 1 0

0 0 1 1

0 0 0 1

Dado 1102 armazenado no registrador.

3.2.2. Transferncia Registrador

Registrador

A figura 3.3 mostra dois registradores de deslocamento de trs bits conectados de tal modo que o contedo do registrador X seja transferido serialmente (deslocado) para o registrador Y. Portanto, quando os pulsos de deslocamento so aplicados, a transferncia de informao ocorre da seguinte forma: X2 X1 X0 Y2 Y1 Y0.

Figura 3.3 Registradores de ESSS conectados em srie.

Supondo que inicialmente temos o dado 1012 armazenado no registrador X e que o registrador Y foi limpo, temos a tabela verdade da figura 3.4.

Curso de Lgica Sequencial Cap. 3: Circuitos Sequenciais I: Registradores

Prof. Marcelo Wendling

42

Figura 3.4 Tabela verdade do registrador da figura 3.3

A partir dessa tabela podemos concluir que:

- Na transio negativa de cada pulso, cada FF assume o valor que foi armazenado no FF sua esquerda, antes da ocorrncia do pulso. - Aps 3 pulsos, todo o contedo presente no registrador X est presente no registrador Y, portanto, a transferncia completa de 3 bits necessita de 3 pulsos de deslocamento.

Exemplo: Considerando os mesmos registradores X e Y anteriores, determine o que ocorreria aps o sexto pulso de deslocamento aplicado a eles. Construa uma tabela verdade dessa transferncia.

3.2.3. Outros Registradores de Deslocamento

Existem algumas aplicaes para os registradores de deslocamento, so elas o Registrador de Deslocamento Circulante (RDC) e o Registrador Bi-Direcional (RBD).

Curso de Lgica Sequencial Cap. 3: Circuitos Sequenciais I: Registradores

Prof. Marcelo Wendling

43 3.3. Transferncia Paralela de Dados (Reg. EPSP) O grupo de FF organizado de maneira que o dado binrio a ser armazenado seja transferido simultaneamente para todos os FF, com a aplicao de apenas 1 pulso de transferncia ou clock.

3.3.1. Transferncia Dados

Registrador

Consiste em inserir o dado a ser armazenado diretamente na entrada do registrador, efetuando-se 1 pulso de transferncia, como mostra a figura 3.5:

Figura 3.5 Registrador EPSP de 3 bits.

Podemos observar que aps 1 pulso de transferncia, temos todo o contedo foi armazenado no registrador, pois todo o dado foi transferido simultaneamente.

3.3.2. Transferncia Registrador

Registrador

A figura 3.6 mostra dois registradores, X e Y, interligados para executar uma transferncia paralela de dados, ou seja, aps a aplicao de 1 pulso de transferncia, todo o contedo de X armazenado tambm em Y.

Curso de Lgica Sequencial Cap. 3: Circuitos Sequenciais I: Registradores

Prof. Marcelo Wendling

44

Figura 3.6 Registradores EPSP conectados em srie.

importante destacar que a transferncia paralela de dados entre registradores no altera o contedo da fonte, enquanto na transferncia serial altera gradativamente o valor do registrador que atua como fonte de dados.

Curso de Lgica Sequencial Cap. 3: Circuitos Sequenciais I: Registradores

Prof. Marcelo Wendling

45 3.4. Transferncia Serial x Paralela A escolha de um tipo particular de transferncia, serial ou paralela, depende da aplicao e das especificaes fornecidas. Abaixo temos uma tabela comparativa, que mostra as duas principais diferenas entre a transferncia paralela e serial de dados:

PARALELA

SERIAL

1) Todas as informaes so transferidas 1) A transferncia completa de N bits, necessita simultaneamente na ocorrncia de um nico de N pulsos de clock MENOR

pulso de transferncia, no importando o VELOCIDADE. nmero de bits que estejam sendo transferidos MAIOR VELOCIDADE.

2) Requer um maior nmero de conexes entre 2) Necessita de apenas uma conexo entre TX e TX e RX MAIOR CUSTO. RX MENOR CUSTO.

Geralmente, uma combinao dos dois tipos utilizada para tirar proveito da velocidade da transferncia paralela e da economia e simplicidade da transmisso serial, e essa combinao depende da aplicao e das especificaes fornecidas para o sistema, da surgem outros dois tipos de registradores: Entrada Serial e Sada Paralela (ESSP) e Entrada Paralela e Sada Serial (EPSS), que derivam das estruturas bsicas ESSS e EPSP estudadas anteriormente.

Curso de Lgica Sequencial Cap. 3: Circuitos Sequenciais I: Registradores

Prof. Marcelo Wendling

46 3.5. Configuraes Hbridas (Reg. ESSP e EPSS) 3.5.1. Registrador ESSP

O prprio Registrador de Deslocamento (ESSS) pode ser utilizado para converter uma informao srie em paralela, ou seja, funcionar como um conversor Srie Paralelo, bastando

retirar a informao armazenada no registrador de modo simultneo. A configurao bsica nessa situao, para uma informao de 3 bits vista no circuito apresentado na figura 3.7:

Figura 3.7 Registrador ESSP.

3.5.2. Registrador EPSS

Para entrarmos com uma informao paralela e obt-la de modo serial, necessitamos de FF que contenham as entradas Preset e Clear, pois atravs destas que fazemos com que o registrador armazene a informao paralela. O registrador com estas entradas visto na figura 3.8:

Figura 3.8 Registrador EPSS. Curso de Lgica Sequencial Cap. 3: Circuitos Sequenciais I: Registradores | Prof. Marcelo Wendling

47 Primeiramente, vamos estudar o funcionamento da entrada ENABLE. Quando a entrada ENABLE estiver em 0, as entradas PRE dos FF assumiro, respectivamente, nveis 1, fazendo com que o registrador atue normalmente. Quando a entrada ENABLE assumir valor igual a 1, as entradas PRE dos FF assumiro os valores complementares das entradas paralelas conectadas elas, logo, os FF assumiro os valores que estiverem, respectivamente nessas entradas. Para um melhor entendimento. Vamos analisar uma clula do registrador, apresentada na figura 3.9: Para que esse conversor funcione,

necessrio inicialmente um pulso de nvel 0 na entrada CLEAR dos FF.

Com ENABLE = 0, a entrada PRE assumir nvel 1 e o FF ir funcionar como um registrador de deslocamento comum (ESSS).

Com ENABLE = 1 e Din = 0, PRE assumir nvel 1, logo, a sada Q manter seu estado anterior (que era 0).

Com ENABLE = 0 e Din = 1, PRE assumir

Figura 3.9 Clula do registrador EPSS.

nvel 0, logo a sada Q assumir valor 1.

Aps essa anlise, conclumos que, se zerarmos o registrador e logo aps introduzirmos a informao paralela, as sadas Q dos FF assumiro os valores inseridos respectivamente nessas entradas. Depois de inserida paralelamente essa informao, basta colocarmos ENABLE = 0 novamente e prosseguir como um registrador de deslocamento comum. Com esse conjunto obtivemos um registrador com Entrada Paralela e Sada Serial (EPSS).

Curso de Lgica Sequencial Cap. 3: Circuitos Sequenciais I: Registradores

Prof. Marcelo Wendling

48 3.6. Exerccios de Fixao 1) Implemente um registrador ESSS de 4 bits com reset automtico.

2) Implemente um registrador EPSP de 4 bits com reset automtico ao ser ligado e reset controlado por uma varivel externa.

3) Implemente um registrador EPSS de 3 bits e explique o processo de armazenamento de dados paralelos nesse tipo de registrador.

4) Implemente um registrador ESSS de 1 byte, sendo o dgito mais significativo armazenado no ltimo flip-flop. Construa a tabela verdade de transferncia para a palavra A7h. 5) Cite a diferena entre transmisso serial e paralela de dados. 6) Implemente um registrador de 6 bits, ESSS, que possui o dado X na entrada do primeiro flip-flop e indique o valor armazenado (em funo de X) aps 4 pulsos de clock, sabendo que ele foi previamente limpo e que o primeiro flip-flop armazena o dgito menos significativo.

7) Implemente um registrador bi-direcional de 4 bits.

8) Implemente o sistema de armazenamento e transmisso abaixo:

Curso de Lgica Sequencial Cap. 3: Circuitos Sequenciais I: Registradores

Prof. Marcelo Wendling

49 9) Analisando o circuito a seguir, a partir do momento em que ele ligado, construa uma tabela verdade contendo 6 pulsos de clock e explique o que ocorre matematicamente com as sadas a cada pulso de clock.

10) Em certo sistema de armazenamento e transmisso de dados, necessita-se combinar os tipos de transmisso e armazenamento segundo o diagrama de blocos abaixo. Implemente esse sistema.

Curso de Lgica Sequencial Cap. 3: Circuitos Sequenciais I: Registradores

Prof. Marcelo Wendling