Вы находитесь на странице: 1из 13

APLICACIONES DE FPGA

CONTROL ELECTRNICO MEDIANTE TELEFONA MVIL DIGITAL NOMBRE : CARLOS ALVARADO ROJAS

Es conocido por todos la gran importancia que tiene actualmente el campo de las telecomunicaciones y el protagonismo que estn adquiriendo los sistemas electrnicos de comunicacin a distancia, ya sea a nivel de usuario particular o en el mbito de aplicaciones industriales.

Arquitectura

Base Transceiver Station (BTS):proporciona un nmero de canales radio a la zona a la que da servicio. Base Station Controller (BSC):su funcion es el mantenimiento de la llamada, as como la adaptacin de la velocidad del enlace radio al estndar de 64 Kbit/s. utilizado por la red. Mobile Switching Centre (MSC):Es el centro de control de llamadas, responsable del establecimiento, enrutamiento y terminacin de cualquier llamada, control de los servicios suplementarios y del handoverentre MSCs Home Location Register (HLR):contiene informacin de estado (nivel de suscripcin, servicios suplementarios, etc.) de cada usuario asignado al mismo, as como informacin sobre la posible rea visitada, a efectos de enrutar llamadas destinadas al mismo (terminadas en el mvil). Visitor Location Register (VLR):contiene informacin de estado de todos los usuarios que en un momento dado estn registrados dentro de su zona de influencia.

Desarrollo de la aplicacin
consiste en un sistema de control automtico de un determinado proceso, con la posibilidad de intervenir en dicho control de forma remota, utilizando para ello un terminal GSM conectado a una red de comunicaciones. - Red de comunicaciones operativa - Dispositivo de comunicaciones para el acceso a dicha red -Interfase para la comunicacin entre el dispositivo de comunicaciones y el controlador del proceso.

Seleccin de los dispositivos


Mdem Siemens MC35T La familia Spartan II. Y ms concretamente por la FPGA XC-2S200- PQ-208. El fabricante Xilinx (Xilinx, 2004) ofrece esta FPGA montada sobre una placa de pruebas, se trata de la placa Digilab 2

En primer lugar, es necesario el diseo de un convertidor serie-paralelo/paralelo- serie, para poder establecer la comunicacin con el mdem. Esta es la finalidad del mdulo UART (Universal Asncronous Receiver Transmiter ). Los comandos AT consisten en cadenas de caracteres transmitidos en cdigo ASCII, finalizadas por el carcter de RETURN. Para poder trabajar con stos de forma sencilla se ha aadido el mdulo Codificador de Comandos y el mdulo Decodificador de Comandos. El primero de ellos se encarga de leer sucesivamente los caracteres recibidos, interpretar el comando formado por dichos caracteres y asignarle un cdigo numrico. El mdulo Decodificador de Comandos realiza la funcin inversa: recibe un cdigo numrico, lo asocia con una cadena de caracteres y enva dichos caracteres secuencialmente. De esta forma con un nico nmero se pueden hacer referencia a todos estos comandos y otras cadenas de caracteres que se van a utilizar.

Como su nombre indica, la funcin del mdulo Convertidor Nmeros=>Caracteres es transformar nmeros binarios en los caracteres correspondientes asociados a los dgitos en sistema decimal, teniendo en cuenta que sern transmitidos en cdigo ASCII. Dado que es posible enviar caracteres a la UART a travs de varios mdulos, se ha colocado un mdulo Multiplexor con el fin de seleccionar en cada momento cul es el mdulo que va a transmitir, evitando de esta manera conflictos o colisiones de informacin. El mdulo Controlador de Comunicaciones es, sin duda, el bloque ms complejo y a la vez importante de todo el sistema que constituye la interfaz. Se encarga de gestionar y procesar el trfico de informacin entre el mdem GSM y el controlador del proceso. Dispone de diversos puertos de entrada/salida con el fin de poder comunicar con el resto de bloques del sistema. Entre otras funciones, es capaz de configurar el mdem GSM, dar la orden de realizar una llamada de telfono, redactar un SMS y dar la orden de envo, y leer e interpretar un SMS recibido y actuar en consecuencia.

Este modelo consta de: Dos fuentes de datos para la que se emplean dos bloques Xilinx Counter configurados como contadores libres de 4 bits con signo. Estas fuentes alimentan las lneas de datos real e imaginaria respectivamente. Dos bloques Xilinx Convert que aaden seis posiciones decimales, para poder entrar al bloque FFT y no perder informacin. En este caso se aaden 6 posiciones decimales porque se emplea una FFT de N=64 (n=6). Dos bloques Xilinx FFT v1_0 consecutivos. El primero configurado como FFT y el segundo como IFFT. Se han definido con N=64 y reescalado 1/N. Dos bloques Xilinx Shift para deshacer el reescalado. Se realiza un desplazamiento lgico a la izquierda 6 posiciones. Las posiciones decimales se eliminan directamente definiendo el tipo de salida con 4 bits sin punto binario. Dos bloques Xilinx Delay, dos bloques Xilinx Serial to Paralell y dos bloques Xilinx Paralell to serial. La conjuncin de los bloques serie a paralelo y paralelo a serie se emplean para deshacer la inversin de orden. El bloque de retardo se emplea para alinear la trama al instante adecuado. Un bloque Xilinx WaveScope para observar la forma de las seales a la entrada y salida del bloque.

Вам также может понравиться